Imagen abstracta de una mujer sentada en libros y estudiando en una computadora portátil

Capitulo02

Descargar como PPT, PDF
Joan Luis Avalos Caycho, profile picture
Joan Luis Avalos Caycho

El documento presenta una introducción a la arquitectura de computadores, comenzando con una descripción del álgebra Booleana y sus operaciones lógicas básicas. Luego explica circuitos combinacionales, que son aquellos cuya salida depende solo de las entradas actuales y no del tiempo, ilustrando compuertas lógicas como AND, NAND, OR y NOR. Finalmente, anticipa que también cubrirá circuitos aritméticos, circuitos síncronos y memorias.

Empresariales
1 de 147
Descargado 97 veces
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentation IIC 2342 Semestre 2005-2 Domingo Mery D.Mery Arquitectura de Computadores Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación
[ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
[ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos. George Boole 1815-1864
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Su álgebra consiste en un método para resolver problemas de lógica que recurre solamente a los valores binarios 1 y 0 y a tres operadores: AND (y) OR (o) NOT (no) George Boole 1815-1864
[ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Las variables Booleanas sólo toman los valores binarios: 1 ó 0. Una variable Booleana representa un bit que quiere decir: Binary digIT
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: Si una de las entradas es 1, entonces la salida es 1 x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta OR: x y x + y
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: x y x y 0 0 0 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: Si una de las entradas es 0, entonces la salida es 0 x y x y 0 0 0 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta AND: x y x y
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: x x 0 1 1 0
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: La salida es la negación de la entrada x x 0 1 1 0
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta NOT: x x
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones.
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones. x y z xy yz w 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Postulados de Identidad: 0 + x = ? 1 × x = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Postulados de Identidad: 0 + x = x 1 × x = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Postulados de Identidad: 0 + x = x 1 × x = x
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad conmutativa: x + y = ? x y = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad conmutativa: x + y = y + x x y = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad conmutativa: x + y = y + x x y = y x
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Axiomas de complemento: x x = ? x + x = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Axiomas de complemento: x x = 0 x + x = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Axiomas de complemento: x x = 0 x + x = 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de idempotencia: x x = ? x + x = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de idempotencia: x x = x x + x = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de idempotencia: x x = x x + x = x
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = ? x + 1 = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = 0 x + 1 = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = 0 x + 1 = 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = ? x + ( y z ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = x y + x z x + ( y z ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = x y + x z x + ( y z ) = ( x + y ) ( x + z )
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ley involutiva: ( x ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ley involutiva: ( x ) = x
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de absorción: x + x y = ? x ( x + y ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de absorción: x + x y = x x ( x + y ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de absorción: x + x y = x x ( x + y ) = x
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema del consenso: x + x y = ? x ( x + y ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema del consenso: x + x y = x + y x ( x + y ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema del consenso: x + x y = x + y x ( x + y ) = x y
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ? x ( y z ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ( x + y ) + z x ( y z ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ( x + y ) + z x ( y z ) = ( x y ) z
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Leyes de Morgan: ( x + y ) = ? ( x y ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Leyes de Morgan: ( x + y ) = x y ( x y ) = ?
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Leyes de Morgan: ( x + y ) = x y ( x y ) = x + y
[ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
[ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Un circuito combinacional es aquel cuya salida depende sólo de las entradas. Es decir: No depende de la salida No depende del tiempo
[ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta AND: x y x y TABLA DE VERDAD x y x y 0 0 0 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NAND: x y x y TABLA DE VERDAD x y x y 0 0 1 0 1 1 1 0 1 1 1 0
[ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta OR: x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NOR: x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 0
[ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XOR (OR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 0
[ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XNOR (NOR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales x y z w
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Primera Ley de Morgan: ( x + y ) = x y Circuitos combinacionales x y x + y = x y
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Primera Ley de Morgan: ( x + y ) = x y = x y Circuitos combinacionales x y x y
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Segunda Ley de Morgan: ( x y ) = x + y Circuitos combinacionales x y x y = x + y
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Segunda Ley de Morgan: ( x y ) = x + y = x + y Circuitos combinacionales x + y x y
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas. Circuitos combinacionales
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas.
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales MAPAS DE KARNOUGH: Para dos variables Para tres variables Para cuatro variables (temas vistos en la pizarra)
[ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec Regla 1: 0 + 0 = 0 Regla 2: 0 + 1 = 1 Regla 3: 1 + 0 = 1 Regla 4: 1 + 1 = 2
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: A + B dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0 suma acarreo
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos ¿Cómo sería el circuito combinacional de suma y acarreo? A B suma acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma acarreo
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma (  ) acarreo (As) half adder
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B  As Half Adder
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 + 1 1 ___________________
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 + 1 1 ___________________ 0
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 0
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0 Se necesita un Full Adder que considere el acarreo. Full Adder A B Ae  As
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Half Adder A B Ae  As Full Adder Half Adder  As  As A B
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits con acarreo: Circuitos aritméticos Ae B  As Full Adder A
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders. A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 Ae B  As Full Adder A A B  As Half Adder
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 A 1 B 1  As HA  As FA  As FA Ae  As FA Ae Ae A 2 B 2 A 3 B 3 A 4 B 4 C 1 C 2 C 3 C 4 C 5 sumador de cuatro bits
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 sumador de cuatro bits Especificaciones técnicas
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: 0010 1011 1101 0100 + 1 1101 0101 Complemento a 2
[ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits.
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’.
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. Ejemplo: 57 – 34: 57: 0011 1001 (A) 34: 0010 0010 (B) not 1101 1101 not(B) +1 1101 1110 B’ 10001 0111 A+B’ => 0001 0111 = 23dec
[ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo.
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 ? 0 1 ? 1 0 ? 1 1 ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R FF set reset S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 0 0 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono S Q Q R CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono CK S Q Q R FF set reset clock CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK S Q Q R FF data clock D Sin clock la salida no cambia CK D Q 0 0 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK D Q Q data clock PR CLR Especificaciones técnicas PR CLR CK D Q 0 1 X X 1 1 0 X X 0 1 1  1 1 1 1  0 0 1 1 0 X Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop JK CK J Q Q K data clock Especificaciones técnicas CK J K Q  0 0 Q  0 1 0  1 0 1  1 1 Q 0 X X Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Contador de 4 bits basado en Flip-Flop JK CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 LSB MSB
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D CK D Q data CK D Q CK D Q CK D Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D (shift register) CK D Q data CK D Q CK D Q CK D Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de control
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Como el contador tiene dos bits, se usarán dos flip-flops (A y B), uno para cada bit. AB A B x A B 0 0 0 ? ? 0 0 1 ? ? 0 1 0 ? ? 0 1 1 ? ? 1 0 0 ? ? 1 0 1 ? ? 1 1 0 ? ? 1 1 1 ? ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Tabla de estado A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF control Tabla de excitación A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A J A = Bx K A = Bx A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B J B = x K B = x A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B
[ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B x clock
[ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores Consideraciones de diseño: Hacer un diagrama de estado identificando las variables entrada (control) y salida. En el diagrama: un estado es un círculo, un flecha es una transición de un estado a otro. El número de flip-flops necesarios para el circuito es el número de bits que tienen los estados. Se realiza la tabla de estados y la tabla de excitación para cada flip-flop. Se diseña el circuito combinacional para cada entrada de cada flip-flop usando mapas de Karnough. Se implementa el circuito secuencial.
[ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria entrada seleccionar salida leer/escribir (1/0) BC
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Unidad de memoria de 4 × 3 bits
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Decoder 2 ×4 A 0 A 1 D 0 D 1 D 2 D 3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria RAM ( random access memory )
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria de 1024 × 16 bits
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Celda de memoria
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores RAM bit slice
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state IN OUT EN = 0 IN OUT EN = 1 Esquema eléctrico EN: enable IN: input OUT: output
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state EN: enable IN: input OUT: output Diagrama Tabla de verdad
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state Diagrama Tabla de verdad
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM usando celdas de 4 x 4
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Chip 64 x 8 RAM
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 256 RAM usando 4 chips 64 x 8 RAM
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 16 RAM usando 2 chips 64 x 8 RAM
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Memoria ROM (read only memory)
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores L ógica interna de una ROM de 32 × 8
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores ROM de 32 × 8 Ejemplo de tabla de verdad
[ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Programación de ROM de 32 × 8 del ejemplo anterior

Más contenido relacionado

ODT
Tarea 4
FAUSTO YAULEMA GARCÉS
 
PDF
Ejercicios resuletos de programacion
William Lozano
 
PPT
5 06 7
Norma75
 
PPT
Bad ct 5_31 (1)
marcoyucute
 
PDF
Derivadasaplicacion
guest257de
 
PDF
Taller i matemáticas ii (1)
Teofilo Morales Maestre
 
PDF
Teoría y Problemas de matemática básica i ccesa007
Demetrio Ccesa Rayme
 
PDF
Calculo determinantes n x n
David Narváez
 
Tarea 4
FAUSTO YAULEMA GARCÉS
 
Ejercicios resuletos de programacion
William Lozano
 
5 06 7
Norma75
 
Bad ct 5_31 (1)
marcoyucute
 
Derivadasaplicacion
guest257de
 
Taller i matemáticas ii (1)
Teofilo Morales Maestre
 
Teoría y Problemas de matemática básica i ccesa007
Demetrio Ccesa Rayme
 
Calculo determinantes n x n
David Narváez
 

Destacado (18)

PPTX
Memoria del computador
Sofylutqm
 
PPTX
Arquitectura de Computadores Capitulo II
Videoconferencias UTPL
 
PPTX
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)
Videoconferencias UTPL
 
PPT
Historia de la computadora
erika_carhuamaca
 
PDF
Estudio de-mercado-cj-para-frutas-frescas
JOSE ANTONIO VARGAS OROPEZA
 
PPTX
Importancia de la maquetación
David Correa
 
PDF
WhiteLotusCorpPresentation
Whitelotus Corporation
 
PDF
Psicologia Laboral
memoop
 
PDF
Suryakant gupta
Suryakant Gupta
 
PPTX
Comunidad Valenciana
Haval Ibrahim
 
PPTX
REDES NEURONALES
Joan Luis Avalos Caycho
 
PDF
Episcopado e profecia: Las Casas, Proaño e Romero.
Vanildo Zugno
 
DOCX
El almohadón de plumas11
Jose Pachon
 
PDF
Pastoral coletiva de 1890
Vanildo Zugno
 
PPT
Presentación de Moodle
cruizgaray
 
PPTX
Análisis sitios web
Marcel Etheve
 
PDF
Unid3 tem2
Alejandra Martínez Gordillo
 
PDF
Python advanced 01-numpypandas
Studiabo
 
Memoria del computador
Sofylutqm
 
Arquitectura de Computadores Capitulo II
Videoconferencias UTPL
 
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)
Videoconferencias UTPL
 
Historia de la computadora
erika_carhuamaca
 
Estudio de-mercado-cj-para-frutas-frescas
JOSE ANTONIO VARGAS OROPEZA
 
Importancia de la maquetación
David Correa
 
WhiteLotusCorpPresentation
Whitelotus Corporation
 
Psicologia Laboral
memoop
 
Suryakant gupta
Suryakant Gupta
 
Comunidad Valenciana
Haval Ibrahim
 
REDES NEURONALES
Joan Luis Avalos Caycho
 
Episcopado e profecia: Las Casas, Proaño e Romero.
Vanildo Zugno
 
El almohadón de plumas11
Jose Pachon
 
Pastoral coletiva de 1890
Vanildo Zugno
 
Presentación de Moodle
cruizgaray
 
Análisis sitios web
Marcel Etheve
 
Unid3 tem2
Alejandra Martínez Gordillo
 
Python advanced 01-numpypandas
Studiabo
 
Publicidad

Similar a Capitulo02 (20)

PDF
01 introduccion
Armando José Espinal Medina
 
PPTX
Clase de Computación 2
Universdad de Guayaquil
 
PDF
Informatica
Emma Daniela Ruiz Maldonado
 
PPT
Informatica
Rommel Chocho
 
PPT
Informatica
Rommel Chocho
 
PDF
Informatica
Shirle Yanira Garcia Ojeda
 
PDF
1 unidad metodos numericos
TelmitHa Lopez Lopez
 
PDF
Conceptos básicos de R
Alvaro Miguel Naupay Gusukuma
 
PDF
Infomatica
YOSELIN ODALIA CHORRES MORE
 
PDF
Tema 1 - Representación de Datos software
Irania3
 
PDF
Informatica
Katherine Nayra Pintado
 
PPT
Unidad4
lusetgo Gil
 
PDF
Ucv 2014 1_ads clase 15
Taringa!
 
PPTX
PDS Unidad 2 Sección 2.2: Representación de sistemas discretos con diagrama a...
Juan Palacios
 
PDF
Sistemas Difusos
SIRIUS e-Learning
 
PDF
Sistemas de producción: Introducción a CLIPS
fmartin6
 
PDF
Introduccion informatica
Margaritha Sosa
 
PDF
Diagramar sistemas digitales
EliezerNava
 
PDF
Tutorial matlab
Fran Diaz
 
PDF
Tutorial matlab super importa
DANIELITOSL
 
01 introduccion
Armando José Espinal Medina
 
Clase de Computación 2
Universdad de Guayaquil
 
Informatica
Emma Daniela Ruiz Maldonado
 
Informatica
Rommel Chocho
 
Informatica
Rommel Chocho
 
Informatica
Shirle Yanira Garcia Ojeda
 
1 unidad metodos numericos
TelmitHa Lopez Lopez
 
Conceptos básicos de R
Alvaro Miguel Naupay Gusukuma
 
Infomatica
YOSELIN ODALIA CHORRES MORE
 
Tema 1 - Representación de Datos software
Irania3
 
Informatica
Katherine Nayra Pintado
 
Unidad4
lusetgo Gil
 
Ucv 2014 1_ads clase 15
Taringa!
 
PDS Unidad 2 Sección 2.2: Representación de sistemas discretos con diagrama a...
Juan Palacios
 
Sistemas Difusos
SIRIUS e-Learning
 
Sistemas de producción: Introducción a CLIPS
fmartin6
 
Introduccion informatica
Margaritha Sosa
 
Diagramar sistemas digitales
EliezerNava
 
Tutorial matlab
Fran Diaz
 
Tutorial matlab super importa
DANIELITOSL
 
Publicidad

Más de Joan Luis Avalos Caycho (10)

PPTX
Negocios electronicos
Joan Luis Avalos Caycho
 
PPTX
REDES NEURONALES
Joan Luis Avalos Caycho
 
PPTX
Clasificacion De La Informacion
Joan Luis Avalos Caycho
 
PPTX
REDES NEURONALES
Joan Luis Avalos Caycho
 
PPT
La Robotica
Joan Luis Avalos Caycho
 
PPT
La Robotica
Joan Luis Avalos Caycho
 
PPTX
Tipos De Sistemas De Informacion
Joan Luis Avalos Caycho
 
PPTX
Tipos De Sistemas De Informacion
Joan Luis Avalos Caycho
 
POT
015
Joan Luis Avalos Caycho
 
POT
015
Joan Luis Avalos Caycho
 
Negocios electronicos
Joan Luis Avalos Caycho
 
REDES NEURONALES
Joan Luis Avalos Caycho
 
Clasificacion De La Informacion
Joan Luis Avalos Caycho
 
REDES NEURONALES
Joan Luis Avalos Caycho
 
La Robotica
Joan Luis Avalos Caycho
 
La Robotica
Joan Luis Avalos Caycho
 
Tipos De Sistemas De Informacion
Joan Luis Avalos Caycho
 
Tipos De Sistemas De Informacion
Joan Luis Avalos Caycho
 
015
Joan Luis Avalos Caycho
 
015
Joan Luis Avalos Caycho
 

Último (20)

PPTX
CAPACITACION SEÑALIZACION, tipos de señales.pptx
BreiderTorresnuez
 
PPTX
Distorsion_de_corrientes_armonicas[1][2].pptx
ChristianHuancaOsco2
 
PPTX
MARIA RMMV TRABAJO DE PRESENTACION 2.pptx
KIMSAPICHQA
 
PDF
alejandrobcjjjjjjjjjjjjjjjjjjjjjjjjjjj.pdf
MauricioSoto247028
 
PPTX
norma epidemiologica en el primer nivel de atencion
ssuserc6359a
 
PDF
NIAS 250 ............................................
mariavasquez220201
 
PPTX
Tema 3 La Función Dirección.fundamental pptx
BrayanSuzaoQuispe
 
PPT
Comercio-InternacionSSSSSSSSSSSSSSSSSSSSal-UC.ppt
julissaespinlumbano
 
PPT
equipo_de_proteccion_personal de alida met
carlosbenaventeholgu
 
PDF
2003_Introducción al análisis de riesgo ambientales_Evans y colaboradores.pdf
bbgaga2012
 
PPTX
S13 CREATIVIDAD E INNOVACIÓN 2025-I.pptx
AngeloAnibalOntaneda2
 
PDF
EMPRENDIMIENTO, MODELO1 LEANS CANVAS.pdf
omarnovajaimes2024
 
PDF
IDEAS PARA PROYECTOS EMPRENDIMIENTO EPT-
OlgalidiaMORALESOLAY
 
PPTX
Elementos del Entorno-Elementos del Entorno
nancymarcelaquinayag
 
PDF
Importancia de Implementar Cero Papel y la IA en las Empresas
César Vilchez Inga
 
PPTX
MAESTRIA TRABAJO GRUPAL N° 7.1 POLITICAS PUBLICAS.pptx
marcoantonioramirezc9
 
PPTX
1748538606_68389hhhhhhhhhhh4ee56ae5.pptx
LucianaCastillo36
 
PPT
RELACION DE MARKETING CON EL CLIENTE DE EXPE
CiroAlejandroCamacho
 
PPT
ADMINISTRACION EN MARCO ESTRATEGIAS.ppt
mknales1
 
PDF
PPT Presentacion Politica Nacional de Desarrollo e Inclusion Social (1) (1).pdf
AlfredoVilca4
 
CAPACITACION SEÑALIZACION, tipos de señales.pptx
BreiderTorresnuez
 
Distorsion_de_corrientes_armonicas[1][2].pptx
ChristianHuancaOsco2
 
MARIA RMMV TRABAJO DE PRESENTACION 2.pptx
KIMSAPICHQA
 
alejandrobcjjjjjjjjjjjjjjjjjjjjjjjjjjj.pdf
MauricioSoto247028
 
norma epidemiologica en el primer nivel de atencion
ssuserc6359a
 
NIAS 250 ............................................
mariavasquez220201
 
Tema 3 La Función Dirección.fundamental pptx
BrayanSuzaoQuispe
 
Comercio-InternacionSSSSSSSSSSSSSSSSSSSSal-UC.ppt
julissaespinlumbano
 
equipo_de_proteccion_personal de alida met
carlosbenaventeholgu
 
2003_Introducción al análisis de riesgo ambientales_Evans y colaboradores.pdf
bbgaga2012
 
S13 CREATIVIDAD E INNOVACIÓN 2025-I.pptx
AngeloAnibalOntaneda2
 
EMPRENDIMIENTO, MODELO1 LEANS CANVAS.pdf
omarnovajaimes2024
 
IDEAS PARA PROYECTOS EMPRENDIMIENTO EPT-
OlgalidiaMORALESOLAY
 
Elementos del Entorno-Elementos del Entorno
nancymarcelaquinayag
 
Importancia de Implementar Cero Papel y la IA en las Empresas
César Vilchez Inga
 
MAESTRIA TRABAJO GRUPAL N° 7.1 POLITICAS PUBLICAS.pptx
marcoantonioramirezc9
 
1748538606_68389hhhhhhhhhhh4ee56ae5.pptx
LucianaCastillo36
 
RELACION DE MARKETING CON EL CLIENTE DE EXPE
CiroAlejandroCamacho
 
ADMINISTRACION EN MARCO ESTRATEGIAS.ppt
mknales1
 
PPT Presentacion Politica Nacional de Desarrollo e Inclusion Social (1) (1).pdf
AlfredoVilca4
 

Capitulo02

  • 1. [ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentation IIC 2342 Semestre 2005-2 Domingo Mery D.Mery Arquitectura de Computadores Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación
  • 2. [ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
  • 3. [ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
  • 4. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos. George Boole 1815-1864
  • 5. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Su álgebra consiste en un método para resolver problemas de lógica que recurre solamente a los valores binarios 1 y 0 y a tres operadores: AND (y) OR (o) NOT (no) George Boole 1815-1864
  • 6. [ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Las variables Booleanas sólo toman los valores binarios: 1 ó 0. Una variable Booleana representa un bit que quiere decir: Binary digIT
  • 7. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
  • 8. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: Si una de las entradas es 1, entonces la salida es 1 x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
  • 9. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta OR: x y x + y
  • 10. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  • 11. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: Si una de las entradas es 0, entonces la salida es 0 x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  • 12. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta AND: x y x y
  • 13. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: x x 0 1 1 0
  • 14. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: La salida es la negación de la entrada x x 0 1 1 0
  • 15. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta NOT: x x
  • 16. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones.
  • 17. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones. x y z xy yz w 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1
  • 18. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Postulados de Identidad: 0 + x = ? 1 × x = ?
  • 19. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Postulados de Identidad: 0 + x = x 1 × x = ?
  • 20. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Postulados de Identidad: 0 + x = x 1 × x = x
  • 21. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad conmutativa: x + y = ? x y = ?
  • 22. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad conmutativa: x + y = y + x x y = ?
  • 23. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad conmutativa: x + y = y + x x y = y x
  • 24. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Axiomas de complemento: x x = ? x + x = ?
  • 25. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Axiomas de complemento: x x = 0 x + x = ?
  • 26. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Axiomas de complemento: x x = 0 x + x = 1
  • 27. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de idempotencia: x x = ? x + x = ?
  • 28. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de idempotencia: x x = x x + x = ?
  • 29. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de idempotencia: x x = x x + x = x
  • 30. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = ? x + 1 = ?
  • 31. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = 0 x + 1 = ?
  • 32. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = 0 x + 1 = 1
  • 33. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = ? x + ( y z ) = ?
  • 34. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = x y + x z x + ( y z ) = ?
  • 35. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = x y + x z x + ( y z ) = ( x + y ) ( x + z )
  • 36. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ley involutiva: ( x ) = ?
  • 37. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ley involutiva: ( x ) = x
  • 38. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de absorción: x + x y = ? x ( x + y ) = ?
  • 39. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de absorción: x + x y = x x ( x + y ) = ?
  • 40. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema de absorción: x + x y = x x ( x + y ) = x
  • 41. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema del consenso: x + x y = ? x ( x + y ) = ?
  • 42. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema del consenso: x + x y = x + y x ( x + y ) = ?
  • 43. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema del consenso: x + x y = x + y x ( x + y ) = x y
  • 44. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ? x ( y z ) = ?
  • 45. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ( x + y ) + z x ( y z ) = ?
  • 46. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ( x + y ) + z x ( y z ) = ( x y ) z
  • 47. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Leyes de Morgan: ( x + y ) = ? ( x y ) = ?
  • 48. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Leyes de Morgan: ( x + y ) = x y ( x y ) = ?
  • 49. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Leyes de Morgan: ( x + y ) = x y ( x y ) = x + y
  • 50. [ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
  • 51. [ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Un circuito combinacional es aquel cuya salida depende sólo de las entradas. Es decir: No depende de la salida No depende del tiempo
  • 52. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta AND: x y x y TABLA DE VERDAD x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  • 53. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NAND: x y x y TABLA DE VERDAD x y x y 0 0 1 0 1 1 1 0 1 1 1 0
  • 54. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta OR: x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 1
  • 55. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NOR: x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 0
  • 56. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XOR (OR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 0
  • 57. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XNOR (NOR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 1
  • 58. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales
  • 59. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales x y z w
  • 60. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Primera Ley de Morgan: ( x + y ) = x y Circuitos combinacionales x y x + y = x y
  • 61. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Primera Ley de Morgan: ( x + y ) = x y = x y Circuitos combinacionales x y x y
  • 62. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Segunda Ley de Morgan: ( x y ) = x + y Circuitos combinacionales x y x y = x + y
  • 63. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Segunda Ley de Morgan: ( x y ) = x + y = x + y Circuitos combinacionales x + y x y
  • 64. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas. Circuitos combinacionales
  • 65. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas.
  • 66. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales
  • 67. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w
  • 68. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales MAPAS DE KARNOUGH: Para dos variables Para tres variables Para cuatro variables (temas vistos en la pizarra)
  • 69. [ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
  • 70. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec Regla 1: 0 + 0 = 0 Regla 2: 0 + 1 = 1 Regla 3: 1 + 0 = 1 Regla 4: 1 + 1 = 2
  • 71. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0
  • 72. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: A + B dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0 suma acarreo
  • 73. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos ¿Cómo sería el circuito combinacional de suma y acarreo? A B suma acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1
  • 74. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma acarreo
  • 75. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma (  ) acarreo (As) half adder
  • 76. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B  As Half Adder
  • 77. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 + 1 1 ___________________
  • 78. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 + 1 1 ___________________ 0
  • 79. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 0
  • 80. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0
  • 81. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0 Se necesita un Full Adder que considere el acarreo. Full Adder A B Ae  As
  • 82. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Half Adder A B Ae  As Full Adder Half Adder  As  As A B
  • 83. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits con acarreo: Circuitos aritméticos Ae B  As Full Adder A
  • 84. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders. A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 Ae B  As Full Adder A A B  As Half Adder
  • 85. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 A 1 B 1  As HA  As FA  As FA Ae  As FA Ae Ae A 2 B 2 A 3 B 3 A 4 B 4 C 1 C 2 C 3 C 4 C 5 sumador de cuatro bits
  • 86. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 sumador de cuatro bits Especificaciones técnicas
  • 87. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: 0010 1011 1101 0100 + 1 1101 0101 Complemento a 2
  • 88. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits.
  • 89. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’.
  • 90. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. Ejemplo: 57 – 34: 57: 0011 1001 (A) 34: 0010 0010 (B) not 1101 1101 not(B) +1 1101 1110 B’ 10001 0111 A+B’ => 0001 0111 = 23dec
  • 91. [ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
  • 92. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo.
  • 93. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 ? 0 1 ? 1 0 ? 1 1 ?
  • 94. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  • 95. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
  • 96. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R FF set reset S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
  • 97. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  • 98. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 0 0 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  • 99. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono S Q Q R CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 100. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono CK S Q Q R FF set reset clock CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 101. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 102. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 103. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK S Q Q R FF data clock D Sin clock la salida no cambia CK D Q 0 0 1 1
  • 104. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK D Q Q data clock PR CLR Especificaciones técnicas PR CLR CK D Q 0 1 X X 1 1 0 X X 0 1 1  1 1 1 1  0 0 1 1 0 X Q
  • 105. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop JK CK J Q Q K data clock Especificaciones técnicas CK J K Q  0 0 Q  0 1 0  1 0 1  1 1 Q 0 X X Q
  • 106. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Contador de 4 bits basado en Flip-Flop JK CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 LSB MSB
  • 107. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D CK D Q data CK D Q CK D Q CK D Q
  • 108. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D (shift register) CK D Q data CK D Q CK D Q CK D Q
  • 109. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
  • 110. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
  • 111. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de control
  • 112. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Como el contador tiene dos bits, se usarán dos flip-flops (A y B), uno para cada bit. AB A B x A B 0 0 0 ? ? 0 0 1 ? ? 0 1 0 ? ? 0 1 1 ? ? 1 0 0 ? ? 1 0 1 ? ? 1 1 0 ? ? 1 1 1 ? ?
  • 113. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Tabla de estado A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0
  • 114. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
  • 115. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF control Tabla de excitación A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
  • 116. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
  • 117. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
  • 118. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A J A = Bx K A = Bx A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
  • 119. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
  • 120. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 121. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 122. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 123. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B J B = x K B = x A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 124. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B
  • 125. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B x clock
  • 126. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores Consideraciones de diseño: Hacer un diagrama de estado identificando las variables entrada (control) y salida. En el diagrama: un estado es un círculo, un flecha es una transición de un estado a otro. El número de flip-flops necesarios para el circuito es el número de bits que tienen los estados. Se realiza la tabla de estados y la tabla de excitación para cada flip-flop. Se diseña el circuito combinacional para cada entrada de cada flip-flop usando mapas de Karnough. Se implementa el circuito secuencial.
  • 127. [ Índice ] Präsentation D.Mery Arquitectura de Computadores 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias
  • 128. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria
  • 129. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria entrada seleccionar salida leer/escribir (1/0) BC
  • 130. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Unidad de memoria de 4 × 3 bits
  • 131. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Decoder 2 ×4 A 0 A 1 D 0 D 1 D 2 D 3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1
  • 132. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria RAM ( random access memory )
  • 133. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria de 1024 × 16 bits
  • 134. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Celda de memoria
  • 135. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores RAM bit slice
  • 136. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state IN OUT EN = 0 IN OUT EN = 1 Esquema eléctrico EN: enable IN: input OUT: output
  • 137. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state EN: enable IN: input OUT: output Diagrama Tabla de verdad
  • 138. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state Diagrama Tabla de verdad
  • 139. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM
  • 140. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM usando celdas de 4 x 4
  • 141. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Chip 64 x 8 RAM
  • 142. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 256 RAM usando 4 chips 64 x 8 RAM
  • 143. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 16 RAM usando 2 chips 64 x 8 RAM
  • 144. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Memoria ROM (read only memory)
  • 145. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores L ógica interna de una ROM de 32 × 8
  • 146. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores ROM de 32 × 8 Ejemplo de tabla de verdad
  • 147. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Programación de ROM de 32 × 8 del ejemplo anterior