![プロジェクトの作成 (2)
©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 12
create_clock –period 20.000 –name CLK [get_ports {CLK}]
derive_clock_uncertainty
ソースコード一式
SDC ファイル （クロック制約を指定するファイル)](https://image.slidesharecdn.com/acri20210824de10-210827003859/85/_20210824_de10-12-320.jpg)
藤枝先生ご講演資料_20210824_de10
- 1. Intel FPGA ボードの使い方紹介 第5回 ACRi ウェビナー 2021-08-24 藤枝 直輝 (愛工大)
- 2. ACRi ルーム（1周年！) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 2 • https://gw.acri.c.titech.ac.jp/
- 3. 利用可能なボード・カード ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 3 x 100 x 9 画像出典: Digilent, https://reference.digilentinc.com/reference/programmable-logic/arty-a7/start Xilinx, https://japan.xilinx.com/products/boards-and-kits/alveo.html Terasic, https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=1021 New!
- 4. DE10-lite ボード ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 4 • Terasic 社のエントリー向け FPGA ボード • Intel MAX 10 FPGA (10M50) 搭載 • Intel Quartus Prime Lite で開発 • (ACRi ルームで使う上での) 欠点 • シリアル通信 (USB-UART) が標準搭載で ない • 別途シリアル通信モジュールを接続して対応 画像出典: Terasic, https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=1021
- 5. ACRi ルームの DE10-lite ボード ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 5 • 汎用 I/O のうち2ピンを シリアル通信モジュールに接続 • FPGA → サーバ: AA2 ピン • サーバ → FPGA: AB2 ピン • シリアル通信モジュールは USB でサーバに接続 • ボード自体もサーバに接続 • FPGA の書込み用 画像出典: Terasic, https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=1021 秋月電子通商, https://akizukidenshi.com/catalog/g/gM-08461 USB1 (FPGA 書込み用) USB2 (シリアル通信用)
- 6. 例: “Hello, FPGA" の移植 ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 6 • ACRi ブログ “シリアル通信で Hello, FPGA" • ピン配置 • CLK: クロック入力 (50 MHz) • RST_X: プッシュボタン KEY0 (負論理) • TXD: 先述の通り AA2 ピンを使う https://www.acri.c.titech.ac.jp/wordpress/archives/category/20q1-10a
- 7. ソースコードを一部修正して使う ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 7 module serial_fpga2 ( input logic CLK, RST_X, output logic TXD); ... serial_send # ( .WAIT_DIV(434)) ser ( .CLK(CLK), .RST_X(RST_X), .DATA_IN(data_in), .WE(we), .DATA_OUT(TXD), .BUSY(busy)); ... always_ff @ (posedge CLK) begin if (~ RST_X) begin state <= STATE_SEND; ... 1 2 3 16 17 18 19 20 21 22 23 24 63 64 65 クロック入力の周波数が Arty の半分なので， カウンタの周期も半分に 正論理のリセット (RST) から 負論理のリセット (RST_X) へ
- 8. vsA サーバにログインする ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 8 • DE10-lite の接続されたサーバ: vsA01 ～ vsA09 • 他の vs サーバと同じ要領で，予約とリモートデスクトップ 接続の設定を行う • 例: WSL や PowerShell を使って vsA01 へのポート 転送を行う場合 • 詳しくは，以下のマニュアルページを参照 ssh –L 13389:vsA01:3389 u_●●●●@gw.acri.c.titech.ac.jp https://gw.acri.c.titech.ac.jp/wp/manual/how-to-reserve
- 9. Quartus Prime Lite の起動 ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 9 • リモートデスクトップでサーバにログインする • Quartus のディレクトリを環境変数に追加する • Quartus を起動する • 初回起動時のみ？ ライセンス確認が表示される • Run the Quartus Prime Software を選択 $ export PATH=${PATH}:/tools/Intel/intelFPGA_lite/20.1/quartus/bin/ $ quartus
- 10. Quartus Prime の起動画面 ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 10 アップデートの確認に失敗 するが，無視してよい
- 11. プロジェクトの作成 (1) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 11 作業ディレクトリ プロジェクト名 トップモジュール
- 12. プロジェクトの作成 (2) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 12 create_clock –period 20.000 –name CLK [get_ports {CLK}] derive_clock_uncertainty ソースコード一式 SDC ファイル （クロック制約を指定するファイル)
- 13. プロジェクトの作成 (3) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 13 Board → MAX 10 → MAX 10 DE10 – Lite を選択 Create top-level design file のチェックを外す
- 14. 論理合成 (1回目) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 14 Compile Design → Analysis & Synthesis を実行
- 15. ピン配置の設定 ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 15 Assignments → Pin Planner を起動 Location と I/O Standard の列を適切に指定
- 16. 論理合成 (2回目) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 16 Compile Design を すべて行う 成功したら Program Device
- 17. シリアル通信の受信の準備 ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 17 • GTKTerm を準備しておく • GTKTerm (Serial port terminal) を起動する • Configuration → Port の設定を変更する
- 18. FPGA への書き込み (1) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 18 Hardware Setup をクリック USB-Blaster を選択
- 19. FPGA への書き込み (2) ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 19 Start をクリック Progress が 100% になれば成功
- 20. Hello! ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 20
- 21. まとめとこれから ©︎ 2020-2021 Adaptive Computing Research Initiative - ACRi 21 • Intel FPGA ボード (Terasic DE10-lite) が 使えるようになった • シリアル通信もサポートしている • 使い始めるまでの方法をざっくり解説した • 今後，ACRi ブログの記事の追加・更新などを通じ， Intel FPGA に関する情報・解説も充実を図る予定