c_1_cac_thiet_bi_logi_lap_trinh_duoc.ppt
- 20. ĐẠI SỐ BOOLE – CỔNG LOGIC
- 47. Chương 1: CÁC THIẾT BỊ LOGIC LẬP TRÌNH ĐƯỢC Bộ nhớ bán dẫn được phân làm mấy loại ?
- 48. Chương 1: CÁC THIẾT BỊ LOGIC LẬP TRÌNH ĐƯỢC Phân loại bộ nhớ bán dẫn Bộ nhớ bán dẫn Bộ nhớ bảng Bộ nhớ hàm
- 49. Chương 1: CÁC THIẾT BỊ LOGIC LẬP TRÌNH ĐƯỢC Có mấy loại bộ nhớ bảng?
- 50. Phân loại bộ nhớ bán dẫn Bộ nhớ bảng RAM ROM
- 51. RAM Có mấy loại RAM?
- 52. Bộ nhớ bảng RAM RAM TỈNH RAM ĐỘNG
- 53. ROM Có mấy loại ROM?
- 54. Bộ nhớ bảng ROM MROM PROM EPROM EEPROM
- 55. BỘ NHỚ HÀM Kể tên các loại bộ nhớ hàm?
- 56. Bộ nhớ hàm PLD PLA PAL EPLD
- 57. Các từ viết tắt ROM: Read Only Memory RAM: Random Access Memory M: Mask programmed P: Programmable EP: Erasable and Programmable EEP: Electrically Erasable and Programmable PLD: Programmale logic Device PLA: Programmable logic Array PAL: Programmable Array logic
- 58. Dung lượng bộ nhớ Định nghĩa: Dung lượng bộ nhớ K = m.n m: số địa chỉ n: độ rộng từ dữ liệu Số đường địa chỉ: m = 2N N: độ rộng từ địa chỉ
- 59. Ví dụ: N= 3 ( bit địa chỉ ) và n = 2 ( bit dữ liệu ) A D A2A1A0 d1d2 0 000 00 D0 1 001 11 D1 2 010 10 D2 3 011 11 D3 4 100 00 D4 5 101 11 D5 6 110 10 D6
- 60. ROM(Read Only Memory ) Một loại thiết bị lưu trữ dùng trong máy tính và các thiết bị khác Chỉ cho phép đọc dữ liệu từ chúng Cho phép ghi dữ liệu ít nhất 1 lần (trong lúc sản xuất hoặc sau khi sản suất)
- 61. Phân lọai ROM PROM(Programmable Read-Only Memory) - Là vi mạch lập trình đầu tiên và đơn giản nhất trong nhóm các vi mạch bán dẫn lập trình được (PLD) - PROM chỉ lập trình được một lần duy nhất bằng phương pháp hàn cứng - PROM có số đầu vào hạn chế, thông thường đến 16 đầu vào, vì vậy chỉ thực hiện được những hàm đơn giản
- 62. Cấu trúc của PROM tạo bởi mảng cố định các phần tử AND nối với mảng các phần tử OR lập trình được. (•) trong mảng liên kết thể hiện kết nối cứng “X” dùng để biểu diễn kết nối chưa lập trình
- 63. EPROM (Erasable Programmable Read-Only Memory) Loại ROM này có thể bị xóa bằng tia cực tím và ghi lại thông qua thiết bị ghi EPROM. EPROM Cửa sổ xóa dữ liệu bằng tia UV
- 64. EEPROM ( Electrically Erasable Programmable Read-Only Memory) Là một chip nhớ có thể xóa được dữ liệu, thường dùng trong các máy tính và các thiết bị di động để lưu trữ một lượng dữ liệu thấp và cần thiết có thể thay đổi nội dung được. EEPROM thuộc loại "bộ nhớ không mất dữ liệu khi ngừng cung cấp điện" (non-volatile storage).
- 65. EEPROM ( Electrically Erasable Programmable Read-Only Memory) Chúng có khả năng xóa được bằng phương pháp lập trình (xóa bằng điện) mà chúng không cần đến các thiết bị chuyên dụng như các thế hệ trước của nó.
- 66. EEPROM Pin Number Description 1 A0 - Address Input 2 A1 - Address Input 3 A2 - Address Input 4 GND - Ground 5 SDA - Serial Data 6 SCL - Serial Clock Input 7 WP - Write Protect 8 Vcc - Positive Power Supply
- 67. RAM (Random Access Memory) RAM được gọi là bộ nhớ truy xuất ngẫu nhiên RAM khác biệt với các thiết bị bộ nhớ tuần tự (sequential memory device) chẳng hạn như các băng từ, đĩa; mà các loại thiết bị này bắt buộc máy tính phải di chuyển cơ học một cách tuần tự để truy cập dữ liệu. RAM thông thường được sử dụng cho bộ nhớ chính (main memory) trong máy tính để lưu trữ các thông tin thay đổi, và các thông tin được sử dụng hiện hành
- 68. RAM (Random Access Memory) Thông tin lưu trên RAM chỉ là tạm thời, chúng sẽ mất đi khi mất nguồn điện cung cấp Đặc trưng tiêu biểu của RAM là có thể truy cập vào những vị trí khác nhau trong bộ nhớ và hoàn tất trong khoảng thời gian tương tự, ngược lại với một số kỹ thuật khác, đòi hỏi phải có một khoảng thời gian trì hoãn nhất định.
- 69. RAM (Random Access Memory) Phân lọai RAM: Tùy theo công nghệ chế tạo, người ta phân biệt thành 2 loại: SRAM (Static RAM): RAM tĩnh DRAM (Dynamic RAM): RAM động
- 70. Phân lọai RAM RAM tĩnh - RAM tĩnh được chế tạo theo công nghệ ECL (dùng trong CMOS và BiCMOS). - Mỗi bit nhớ gồm có các cổng logic với 6 transistor MOS. - SRAM là bộ nhớ nhanh, việc đọc không làm hủy nội dung của ô nhớ và thời gian thâm nhập bằng chu kỳ của bộ nhớ.
- 71. Phân lọai RAM RAM động dùng kỹ thuật MOS - Mỗi bit nhớ gồm một transistor và một tụ điện. - Việc ghi nhớ dữ liệu dựa vào việc duy trì điện tích nạp vào tụ điện và như vậy việc đọc một bit nhớ làm nội dung bit này bị hủy
- 72. Phân lọai RAM - Do vậy sau mỗi lần đọc một ô nhớ, bộ phận điều khiển bộ nhớ phải viết lại nội dung ô nhớ đó - Việc lưu giữ thông tin trong bit nhớ chỉ là tạm thời vì tụ điện sẽ phóng hết điện tích đã nạp và như vậy phải làm tươi bộ nhớ sau khoảng thời gian 2μs
- 73. Bộ nhớ hàm (Function memory) Bộ nhớ hàm chứa các hàm logic thay vì bảng, thường là các họ logic lập trình được PLD Các lọai PLD thông dụng: PLA, PAL, . . . - PLA - Programable logic array (mảng logic lập trình được) - PAL - Programable array logic (logic mảng lập trình được)
- 74. Công nghệ FPGA Coâng ngheä maïch tích hôïp maät ñoä cao (VLSI) cho pheùp cheá taïo caùc maïch soá phöùc taïp giaù thaønh thaáp coù soá löôïng haøn trieäu transistor treân moät chip Coâng ngheä naøy coù chi phí ban ñaàu cao vaø thôøi gian saûn xuaát vaøi thaùng, daãn ñeán giaù cuûa moãi ñôn vò saûn phaåm cao tröø khi ñöôïc saûn xuaát vôùi soá löôïng lôùn.
- 75. Công nghệ FPGA Field Programmable Gate Arrays (FPGAs) laø moät thieát bò caáu truùc logic coù theå ñöôïc ngöôøi söû duïng laäp trình tröïc tieáp maø khoâng phaûi söû duïng baát kì moät coâng cuï cheá taïo maïch tích hôïp naøo. Noù cho pheùp cheá taïo ngay vaø giaù saûn phaåm raát thaáp tranh thuû thôøi gian ñeå ñöa ta thò tröôøng vaø ruûi ro taøi chính phaûi gaùnh chòu trong quaù trình nghieân cöùu saûn xuaát
- 76. Công nghệ FPGA Cấu trúc của FPGA FPGA goàm moät daõy caùc phaàn töû rôøi raïc coù theå ñöôïc keát noái vôùi nhau theo moät caùch chung caùc keát noái giöõa caùc phaàn töû laø coù theå laäp trình ñöôïc Khoái logic Ma traän chuyeån maïch
- 77. Công nghệ FPGA ÖÙng duïng cuûa FPGA: - Caùc maïch tích hôïp có öùng duïng ñaëc bieät (ASICs) - Cheá taïo maãu - Maùy tính döïa treân FPGA - Taùi caáu hình phaàn cöùng tröïc tuyeán Khoái logic Ma traän chuyeån maïch
- 78. Công nghệ FPGA 320 chân 500.000 cổng có 232 chân I/O cho người dùng tự định nghĩa Chíp Spartan-3E XS3S500E
- 80. 1.1 ROM – Thiết kế hệ tổ hợp và hệ tuần tự dùng ROM 1.1.1 ROM là một mạch tổ hợp có m ngõ vào và n ngõ ra. A0 A1 A2 . . . . . . D0 D1 D2 Am-2 Am-1 Dn-2 Dn-1 Ngõ vào địa chỉ Ngõ ra dữ liệu
- 81. Bảng chân trị của hàm logic tổ hợp 3 ngõ vào, 4 ngõ ra. input output A2A1A0 D3D2D1D0 000 1 1 1 0 001 1 1 0 1 010 1 0 1 1 011 1 1 1 1 100 0 0 0 1 101 0 0 1 0 110 0 1 0 0 111 1 0 0 0
- 82. 1.1.2 Dùng ROM cho các hàm logic tổ hợp Giải mã 2 sang 4 với điều khiển cực tính giá trị ra xây dựng bằng cổng
- 83. 1.1.2 Dùng ROM cho các hàm logic tổ hợp Giải mã 2 sang 4 với điều khiển cực tính giá trị ra xây dựng bằng ROM 8x4 8x4 ROM A0 A1 A2 D0 D1 D2 D3 I0 I1 POL Y0 Y1 Y2 Y3
- 84. Ví dụ: Dùng ROM để thực hiện một hàm nhân nhị phân không dấu cho 2 số 4 bit với nhau. Nếu dùng mạch rời ta dùng các IC 74284 và 74285, còn dùng ROM thì sử dụng ROM 28 x8 ( 256 x 8 ) với kết nối như hình 256x8ROM A0 A1 A2 A3 A4 A5 A6 A7 D0 D1 D2 D3 D4 D5 D6 D7 Y0 Y1 Y2 Y3 X0 X1 X2 X3 P0 P1 P2 P3 P4 P5 P6 P7
- 85. 1.1.3 Cấu trúc nội của ROM
- 86. Các MOS ROM thường dùng transistor thay vì diode ở mỗi vị trí mà bit sẽ lưu trữ.
- 87. Đường từ, đường bit Mạch giải mã ● Đường từ Phần tử chuyển mạch Đường bit
- 88. Cấu trúc của ROM 128x1 dùng giải mã 2 chiều
- 89. 1.1.6 Thiết kế hệ tuần tự dùng ROM
- 90. Kiểu Mealy dùng ROM VÀ D F/F Phần tổ hợp của hệ tuần tự có thể dùng ROM để thực hiện các hàm ra ( Z1, Z2,…, Zn ) và các trạng thái kế ( Q1+, Q2+ , …, Qk+) Trạng thái của hệ được chứa trong một thanh ghi tạo bằng các D-F/F và đưa hồi tiếp về các ngõ vào của ROM
- 91. 1.1.6 Thiết kế hệ tuần tự dùng ROM
- 92. Hệ tuần tự mealy với m input, n output và k biến trạng thái cần: Bao nhiêu D F/F? ROM có bao nhiêu ngõ vào, bao nhiêu ngõ ra?
- 93. Hệ tuần tự mealy với m input, n output và k biến trạng thái cần: K D Flip-flop ROM có: m+K ngõ vào n+K ngõ ra Dung lượng ROM: 2(m+k) x (n+k)
- 94. Tại sao người ta không chọn các flip-flop khác mà người ta hay dùng D F/F?
- 95. Tại sao người ta không chọn các flip-flop khác mà người ta hay dùng D F/F? Các flip-flop khác có 2 ngõ vào sẽ cần phải tăng số ngõ ra của ROM kích thước của ROM chỉ phụ thuộc vào số các ngõ vào và ngõ ra và không phụ thuộc vào độ phức tạp của các phương trình được cài đặt
- 96. Ví dụ: thiết kế bộ chuyển mã từ BCD sang quá 3. Ngõ vào và ra là nối tiếp với LSB đi trước.
- 97. Phương pháp
- 98. X Input (BCD) Y Output (excess-3) t3 t2 t1 t0 t3 t2 t1 t0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 Thành lập bảng chuyển mã BCD sang quá 3
- 99. Giản đồ trạng thái
- 100. Bảng trạng thái Thời điểm Chuỗi vào nhận được (LSB được nhận dầu tiên) Trạng thái hiện tại Trạng thái kế X=0 1 Giá trị ra hiện tại X=0 1 t0 Reset A B C 1 0 t1 0 1 B C D F E G 1 0 0 1 t2 00 01 10 11 D E F G H L I M J N K P 0 1 1 0 1 0 1 0 t3 000 001 010 011 100 101 110 111 H I J K L M N P A A A A A - A - A - A 0 1 0 1 0 - 0 - 0 - 1 - 1 - 1 -
- 101. Phương pháp rút gọn
- 106. Các trạng thái tương đương H I J K L ≡ ≡ ≡ ≡ N M P. ≡ ≡ Sau khi khử I, J, K, L, N và P, ta thấy: E F G ≡ ≡
- 107. Bảng trạng thái rút gọn
- 108. Gán trạng thái Các hướng dẫn gán trạng thái: 1. Các trạng thái có cùng trạng thái kế thì nên gán chúng có giá trị trạng thái kế nhau. S1, S5 nên gán giá trị trạng thái kế nhau
- 109. Gán trạng thái Các hướng dẫn gán trạng thái: 2. Các trạng thái là trạng thái kế của cùng một trạng thái thì nên gán chúng có giá trị trạng thái kế nhau. S1, S4 nên gán giá trị trạng thái kế nhau
- 110. Gán trạng thái Các hướng dẫn gán trạng thái: 3. Các trạng thái có cùng giá trị ra thì nên gán chúng có giá trị trạng thái kế nhau. S0, S1, S4, S5 nên gán giá trị trạng thái kế nhau
- 111. Ví dụ: PS NS Z X = 0 x = 1 X = 0 x = 1 S0 S0 S1 0 0 S1 S2 S1 0 0 S2 S0 S3 0 0 S3 S4 S1 0 0 S4 S0 S5 0 0 S5 S4 S1 1 0 S6 S0 S5 0 1 Các trạng thái có cùng trạng thái kế: (S0, S1, S3, S5), (S3, S5), (S4, S6), (S0, S2, S4, S6)
- 112. GÁN TRẠNG THÁI Q2 Q3 Q1 0 1 00 S0 01 S2 S5 11 S4 S3 10 S6 S1 Q2 Q3 Q1 0 1 00 S0 01 S1 S6 11 S3 S4 10 S5 S2 Nhóm (S0, S2, S4, S6) Nhóm (S0, S1, S3, S5)
- 113. Gán trạng thái Q1Q2 Q3 0 1 00 A - 01 B C 11 M H 10 E D
- 114. bảng chuyển trạng thái Thời gian Trạng thái hiện tại Q1 Q2 Q3 Q1 + Q2 + Q3 + X=0 1 Z X=0 1 t0 A 000 010 011 1 0 t1 B 010 C 011 101 100 100 100 1 0 0 1 t2 D 101 E 100 111 111 111 110 0 1 1 0 t3 H 111 M 110 000 000 000 --- 0 1 1 -
- 115. x Q1 Q2 Q3 Q1 + Q2 + Q3 + Z 0 000 010 1 0 001 Xxx X 0 010 101 1 0 011 100 0 0 100 111 1 0 101 111 0 0 110 000 1 0 111 000 0 1 000 011 0 1 001 Xxx X 1 010 100 0 1 011 100 1 1 100 110 0 1 101 111 1 1 110 Xxx X 1 111 000 1
- 116. Thiết kế bộ chuyển mã trên bằng cách dùng cổng và JK flip- flop
- 117. x Q1 Q2 Q3 Q1 + Q2 + Q3 + Z J1 K1 J2 K2 J3 K3 0 000 010 1 0 X 1 X 0 X 0 001 Xxx X X X X X X X 0 010 101 1 1 X X 1 1 X 0 011 100 0 1 X X 1 X 1 0 100 111 1 X 0 1 X 1 X 0 101 111 0 X 0 1 X X 0 0 110 000 1 X 1 X 1 0 X 0 111 000 0 X 1 X 1 X 1 1 000 011 0 0 X 1 X 1 X 1 001 Xxx X X X X X X X 1 010 100 0 1 X X 1 0 X 1 011 100 1 1 X X 1 X 1 1 100 110 0 X 0 1 X 0 X 1 101 111 1 X 0 1 X X 0 1 110 Xxx X X X X X X X 1 111 000 1 X 1 X 1 X 1
- 118. Rút gọn hàm J1 XQ1 Q2Q3 00 01 11 10 00 X 1 1 01 X X X X 11 X X X X 10 X 1 1 XQ1 Q2Q3 00 01 11 10 00 x x x x 01 1 1 11 1 x 10 x x x x Rút gọn hàm K1 J1 = Q2 K1 = Q2
- 119. Rút gọn hàm J3 XQ1 Q2Q3 00 01 11 10 00 X X 1 01 1 X X 11 X X X 10 1 x x XQ1 Q2Q3 00 01 11 10 00 1 X 01 1 X 11 1 X 10 1 X Rút gọn hàm K3 J3 = X’Q’1Q2+X’Q1Q’2 + +XQ’1Q’2 K3 = Q2
- 120. Dùng các J-K flip-flop sau khi lập các bảng Karnaugh và rút gọn, ta có: J1= K1 = Q2 J2= K2 = 1 J3 =X’Q1’Q2+X’Q1Q’2+XQ’1Q’2 K3 = Q2 Z = X’Q’3+XQ3 3 3 XQ Q X
- 121. KẾT QUẢ
- 122. Thiết kế dùng ROM: ROM 16 word x4bit ○ > CK D1 ○ > CK D2 ○ > CK Dk Q1 + Q2 + Q3 + Q1 Q2 Q3 Q1 Q2 Q3 Z X CK
- 123. BẢNG TRẠNG THÁI Trạng thái hiện tại Trạng thái kế X=0 1 Giá trị ra z X=0 1 A B C 1 0 B D E 1 0 C E E 0 1 D H H 0 1 E H M 1 0 H A A 0 1 M A - 1 -
- 124. BẢNG CHUYỂN TRẠNG THÁI Q1 Q2 Q3 Q1 + Q2 + Q3 + X=0 1 Z X=0 1 A 000 001 010 1 0 B 001 011 100 1 0 C 010 100 100 0 1 D 011 101 101 0 1 E 100 101 110 1 0 H 101 000 000 0 1 M 110 000 - 1 -
- 125. BẢNG ROM X Q1 Q2 Q3 Z D1 D2 D3 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 1 x x x x 1 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 0 x x x x 1 1 1 1 x x x x
- 126. 1.2 PLD tổ hợp (Combinational PLD ) 1.2.1 Dãy logic lập trình được (PLA)
- 127. PLA
- 128. Ví dụ: Tổ chức nội của PLA 3x2 với 4 số hạng tích.
- 129. Bảng PLA của PLA trên B A C B A Số hạng tích Ngõ vào A B C Ngõ ra F1 F2 1 1 0 - 1 - AC 2 1 - 1 1 1 BC 3 - 1 1 - 1 4 0 1 0 1 - Mỗi hàng trong bảng PLA biểu diễn một số hạng tích tổng quát. Do đó một tổ hợp giá trị vào có thể được chọn bởi nhiều hàm.
- 130. Phân loại PLA Có hai loại PLA: PLA lập trình được mặt nạ (mask – programmable) thì được lập trình lúc chế tạo ra. PLA lập trình trường có các kết nối cầu chì (fusible link) có thể làm đứt để lưu trữ các mẫu trong các dãy AND và OR
- 131. Chú ý: Khi số biến vào nhỏ, thì tổng quát là ROM kinh tế hơn dùng PLA. Tuy nhiên khi số biến vào lớn, PLA thường cho giải pháp kinh tế hơn ROM
- 132. Ví dụ: Để cài đặt 8 hàm theo 16 biến sẽ cần ROM 65536 word (8 bit) có thể dùng nhiều → ROM nhỏ hơn. Nhưng cũng cùng chức năng như 8 hàm của 16 biến trên có thể cài đặt dùng một PLA miễn là tổng số các số hạng tích là nhỏ nhất. Nếu cần nhiều số hạng hơn thì có thể OR các output của nhiều PLA.
- 133. Quy ước một số ký hiệu kết nối trong PLD
- 134. 1.2.2 Logic dãy lập trình được (PAL: Progammable array logic) PAL là trường hợp đặc biệt của PLA mà trong đó dãy AND lập trình được và dãy OR là cố định Cấu trúc cơ bản của PAL thì giống như PLA Bởi vì chỉ có dãy AND lập trình được, do đó PAL ít mắc tiền hơn PLA và dễ lập trình hơn. Vì lý do này, các nhà thiết kế logic thường sử dụng các PAL để thay thế các cổng logic khi phải cài đặt nhiều hàm
- 135. PAL
- 139. Chú ý:
- 140. Phương pháp thiết kế Thành lập bảng trạng thái Rút gọn bảng trạng thái Gán trạng thái suy ra bảng chân trị Viết phương trình ngõ vào của các D F/F và ngõ ra bằng cách rút gọn bìa Karnaugh Thành lập bảng PLA
- 141. 1.2.4 Thiết kế hệ tuần tự dùng PAL Dùng các PAL tổ hợp, cách thiết kế tương tự như thiết kế dùng PLA nhưng phải chú ý rút gọn hàm.
- 142. 1.2.3 Thiết kế hệ tuần tự dùng PLA Ta cũng có thể cài đặt hệ tuần tự dùng PLA và các flip-flop theo cách tương tự như dùng ROM và các flip-flop. Tuy nhiên trong trường hợp các PLA, phép gán trang thái có thể quan trọng vì sử dụng phép gán tốt có thể giảm được số các số hạng tích cần có và từ đó có thể giảm được kích thước của PLA.
- 143. Ví dụ: Xét cài đặt bảng trạng thái của bảng sau bằng D F/F và PLA Trạng thái hiện tại Trạng thái kế X=0 1 Giá trị ra z X=0 1 A B C 1 0 B D E 1 0 C E E 0 1 D H H 0 1 E H M 1 0 H A A 0 1 M A - 1 -
- 144. Gán trạng thái Q1Q2 Q3 0 1 00 A - 01 B C 11 M H 10 E D
- 145. bảng chuyển trạng thái Thời gian Trạng thái hiện tại Q1 Q2 Q3 Q1 + Q2 + Q3 + X=0 1 Z X=0 1 t0 A 000 010 011 1 0 t1 B 010 C 011 101 100 100 100 1 0 0 1 t2 D 101 E 100 111 111 111 110 0 1 1 0 t3 H 111 M 110 000 000 000 --- 0 1 1 -
- 146. x Q1 Q2 Q3 Q1 + Q2 + Q3 + Z 0 000 010 1 0 001 Xxx X 0 010 101 1 0 011 100 0 0 100 111 1 0 101 111 0 0 110 000 1 0 111 000 0 1 000 011 0 1 001 Xxx X 1 010 100 0 1 011 100 1 1 100 110 0 1 101 111 1 1 110 Xxx X 1 111 000 1
- 148. x Q1 Q2 Q3 D1 D2 D3 Z 0 000 010 1 0 001 Xxx X 0 010 101 1 0 011 100 0 0 100 111 1 0 101 111 0 0 110 000 1 0 111 000 0 1 000 011 0 1 001 Xxx X 1 010 100 0 1 011 100 1 1 100 110 0 1 101 111 1 1 110 Xxx X 1 111 000 1
- 149. Rút gọn hàm D1 XQ1 Q2Q3 00 01 11 10 00 X 1 1 01 1 1 11 1 1 X 10 X X 1 1 XQ1 Q2Q3 00 01 11 10 00 1 X 01 1 1 11 1 1 10 1 X Rút gọn hàm D2 D1 = Q’1Q2+Q1Q’2 D2 = Q’2
- 150. Rút gọn hàm D3 XQ1 Q2Q3 00 01 11 10 00 1 X 1 01 1 1 11 1 1 X 10 X 1 XQ1 Q2Q3 00 01 11 10 00 X 1 01 1 1 11 1 10 1 X Rút gọn hàm Z Z = X’Q’3 + XQ3 D2 = Q’2Q3 +X’Q1Q’2 + +XQ’1Q’2 + X’Q’1Q2Q’3
- 151. BẢNG NẠP PLA X Q1 Q2 Q3 Z D1 D2 D3 - 0 1 - 0 1 0 0 - 1 0 - 0 1 0 0 - - - - 0 0 1 0 - - 0 1 0 0 0 1 0 1 0 - 0 0 0 1 1 0 0 - 0 0 0 1 0 0 1 0 0 0 0 1 0 - - 0 1 0 0 0 1 - - 1 1 0 0 0
- 163. Chương 2 THIẾT KẾ MÁY TRẠNG THÁI BẰNG LƯU ĐỒ MÁY TRẠNG THÁI Khái niệm:Người ta còn gọi hệ tuần tự là máy trạng thái thuật toán (algorithmic state machine), hay đơn giản hơn là máy trạng thái (state machine), ở đây ta gọi tắt là SM Người ta có thể định nghĩa trạng thái bằng các giản đồ trạng thái, hoặc một kiểu lưu đồ đặc biệt gọi là lưu đồ máy trạng thái hay lưu đồ SM dùng để mô tả đặc tính làm việc của một máy trạng thái.
- 164. Chương 2 THIẾT KẾ MÁY TRẠNG THÁI BẰNG LƯU ĐỒ MÁY TRẠNG THÁI Phân loại máy trạng thái: - Máy trạng thái Moore - Máy trạng thái Mealy
- 165. Mô hình máy trạng thái Moore
- 166. Mô hình máy trạng thái Mealy