Asdd
0 recomendaciones763 vistas
El documento se centra en la teoría de circuitos y dispositivos electrónicos, abarcando temas como la polarización de Transistores Bipolares y FET, configuraciones de diodos y su aplicación en circuitos, así como análisis a pequeña señal. Se presentan ecuaciones importantes y métodos de polarización, además de discutir la construcción y características de diferentes tipos de transistores y diodos. La obra es una traducción de una edición en inglés, utilizada como referencia en el ámbito académico y profesional en ingeniería eléctrica.
![6 Polarización de FET Polarización fija: Vas =-Vaa. Vos = Voo - IJio: autopolarización: Vas = -IJis' Vos = Voo -
Io(Rs + Ro)' Vs = IsRs: divisor de voltaje: Va = R,Vool(R, + R,), Vas = Va - IJis' Vos = Voo - lo(Ro + R): MOSFET
incremental: ID == k(VGS - VGS(Th»
2
, k == 1D(encendido)/(VGS(encendido) - VGS(Th»2; polarización por retroalimentación: VDS =VGS'
Vas = Vr¡o- loRD: divisor de voltaje: Va =R,Vool(R, + R,). VGS = VG-1oRs: curva universal: m = 1Vp 1IlossRs' M = m x
vall Vp 1, Va =R,Vool(R, + R,)
7 ModeJaje de transistores bipolares Z,= Y,Jl,,l, = (V, - V,)/R""",,,lo = (V, - V) IR""",,,ZO = V)Io,A,= V)V,.A" =
Z¡Av~L /(Z¡ + Rs)' A¡ == -AvZJRL' re == 26 mV/lé base común: Z¡ == re,Zo ::::: 00 n,Av ::::: R¿fre' A¡ :::: -1; emisor común: Z¡ = fjre•
Zo =ro' Av = -R{Jre' A¡ :::: f3, hie = f3re, hft! == f3ac' hib == Te' hfb = -a.
8 Análisis a pequeña señal del transistor bipolar Emisor común: A, = -Reir,. Z, = RBIIf3r,. Zo = Re. A, = f3: divisor de
voltaje: R' = R,IR,. A, = -Re Ir,. Z, = R'1If3r,. Zo = Re: polarización en emisor: Zb = f3(r, + RE) = f3R"A,. = -f3ReIZb= -RJ
(r, + RE) = -ReiRé emisor seguidor: Zb = f3(r, + RE)' A, = l. Zo = r,: base común: A, = Reir,. Z, = REllr,. Zo = Re: retroali-'
mentación en colector: A, =-Reir,. Z, = f3r,IIRF/I A,I. Zo = ReIIRe: retroalimentación de de en colector: A, =-(RF.IIRe)/r"
Z, = RF,lIf3r,. Zo = RclIRF,: parámetros híbridos: A, = h¡(l + hoRL). A, = -h¡RJ[h, + (h,ho- h¡h,)RLl. Z, = h, - h¡h/?LI(l +
hoRL)' Zo = l/[ho- (h¡h/(h, + R,»] .
9 Análisis a pequeña señal del FET gm = gmo(l - VGSIVp). 8mo =2losslJVpl: configuración básica: A, =-gmRO:
resistencia de fuente sin desvío: A, =-gmROI(1 + gmRS): seguidor de fuente: A, = gmRs/(l + gmRS): compuerta común: A, =
gm(Rollr)
10 Aproximacíónalossistemas:efectodeR,yRL BJT:A =RLA I(RL+R ).A.=-A 7./RL•V=RVj(R.+R):w v VNL o I v<-'¡ I l i S
polarización fija: A, = -(RcIlRL)/r,. A" = Z,A)(Z, + R,). Z, = f3r,. Zo = Re: divisor de voltaje: A,. = -(RcIlRL)/r,. A" = Z¡A)
(Z, + R,). Z, = R,IIRzllf3r,.Z, = Re: polarización en emisor: A, = -(RclIRL)/R" A" =Z,A)(Z, + R,). Z, = RBIlf3RE'Zo = Re:
retroalimentación en colector: A, = -(RcIlRL)lr,. A" = Z,A,/(Z, + R,). Z, =f3r,lIRF/IA). Z, =RclIRF: emisor seguidor: R~ =
REIIRL' A,. = R~(R~ + r,), A" = R~/(R~ + R/f3 + r,l. Z, = RBIlf3(r, + R~). Zo = REIICR/f3 + r,): base común: A, = (RelIRL)lr,.
A, =-l. Z, = r,.Zo = Re: FET: con desvío R,: A, = -gm(RoIIRL). Z, = RG'Zo = Ro: sin desvío Rs:A, = -gm(RoIIRL)/(l +
gmRS)' Z, = RG,Zo =RD: seguidor de fuente: A, = gm(RsIIRL)/[1 + gm(RsIIRL)], Z, =RG'Zo = Rsllrdll1lgm; compuerta común:
A.. = gm(RDIIRL). Z = Rslll/g •Zo = Ro: en cascada: A = A . A . A .. ' A ,A = ±A Z IRL' I m lir VI 12 13 11. Ir Ir 11](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-3-320.jpg)
![ECUACIONES IMPORTANTES
1 Diodos semiconductores W =QV, I eV =1.6 x 10-'9J,lD =1,(ekVD
ff, - 1), RDC = VDIID, rd = I!.V/Md
= 26 mVl
ID' r" =I!.V/Md , PD=VdD, Te =I!.V/[V,(T,- To)] x 100%
2 Aplicaciones de diodos VBE = VD =0.7 V; media onda: Vdo
=0.318Vm
; onda completa: Vdo
=0.636Vm
4 Polarización en dc-BJT En general: VBE = 0.7 V, Ic = lE' Ic =f31B; polarización fija: lB =(Vcc- VBE)/RB, VCE =
Vcc-lcRc- Ic~ = Vcc'Ró estabilizada en emisor: lB = (Vcc- VBE)/(RB+ (13+ I)RE), R¡= (13+ I)RE' VCE = Vcc-I¿"Rc+
RE),ICw =Vcc/(Re + RE); divisor de voltaje: exacto: RTh =R, 11 R2, ETh =R2Veel(R, + R2), lB =(ETh - VBE)I(RTh + (13 +
l)RE), VeE = Vcc-I¿"Rc + RE)' aproximado: VB=R2Vee/(R, + R2), f3RE? IOR2, VE =VB- VBE' Ic = lE =V¡;IRé por
retroalimentación de voltaje: lB = (Vee- VBE)/[RB+ f3(Re + RE)]; base común: lB = (VEE - VBE)/Ré conmutación de
transistores: le,,,,,"do =t, + Id' I,p, ,do =1, + 11; estabilidad: S(leo) =Me/Meo; polarización fija: S(leo) =13 + 1;
polarización en emisor: S(leo) = (~+ 1)(1 + RIRE)/(l + 13 + RIRE); divisor de voltaje: S(lco) = (13 + 1)(1 + RnfRE)/(l + 13 +
RnfRE); polarización por retroalimentación: S(lco) = (13 + 1)(1 + R/Rc)/(l + 13 + RB/Re), S(VBE) = M¿I!.VBé polarización
fija: S(VBE) = -/3IRB; polarización en emisor: S(VBE) = -/3I[RB+ (13 + l )RE]; divisor de voltaje: S(VBE) = -/3I[RTh + (13 +
I)RE]; polarización por retroalimentación: S(VBE) =-/3I(RB+ (13+ I)Re), S(f3J =M e/l!..f3; polarización fija: S(f3J =le,lf3,;
polarización en emisor: S(f3J = Ic,o + RBIRE)/[I3,(I + 132+ RBIRE)]; divisor de voltaje: S(f3J = le,o + RThIRE)/[f3¡(l + 132+ _
RTh/RE)]; polarización por retroalimentación: S(f3J = Ic,(RB+ Rc)/[f3,(RB + R¿"I + 132))], Me = S(lco) Meo + S(VBE) I!.VBE +
S(f3J I!.f3
5 Transistores de efecto de campo IG=OA, ID =IDSS(l- VGS/Vp)2, ID =Is' VGs = Vp(l- V/D/IDSS)' ID = IDSS/4
(si VGS =Vp/2), ID =IDSs'2 (si VGS = O.3Vp), PD=VDSID' ID =k(VGS - VT)2](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-5-320.jpg)
![}
I
o 2
Figura ].20 Gráfica de ex.
(Similares)
x
figura 1.21 Condiciones de
polarización directa para un diodo
semiconductor.
14
rísticas de la figura 1.19. Observe que la escala vertical de la figura 1.19 está en miliamperes
(aunque algunos diodos semiconductores tendrán una escala vertical en amperes), y la escala
horizontal en la región de polarización directa tiene un máximo de 1 V. Por tanto, en general, el
voltaje a través de un diodo de polarización directa será de menos de 1 V. Observe también la
rapidez con que se incrementa la corriente después del punto de inflexión de la curva de respuesta.
A través del empleo de la física del estado sólido se puede demostrar que las característi-
cas generales de un diodo semiconductor se pueden definir mediante la ecuación siguiente
para las regiones de polarización directa e inversa:
(1.4)
donde Is = corriente de saturación inversa
K = 11 ,600 / 1) con 1) =1 para Ge y 1) = 2 para Si en niveles relativamente bajos de
corriente del diodo (en o abajo del punto de inflexión de la curva) y 1) = 1 para Ge
y Si en mayores niveles de corriente del diodo (en la sección de crecimiento
rápido de la curva)
TK
= Tc +273°
En la fIgura 1.19 se ofrece una gráfIca de la ecuación (1.4). Si se expande la ecuación (1.4)
en la forma siguiente, se puede describir con facilidad el componente de contribución para
cada región de la figura 1.19:
Para valores positivos de VD' el primer término de la ecuación anterior crecerá con mayor
rapidez, y superará el efecto del segundo término. El resultado será positivo para los valores
positivos de Vv e [v' y crecerá de la misma manera que la función y = ex, la cual aparece en la
figura 1.20. En Vv =0 V, la ecuación (1.4) se convierte en Iv = [,(e0 - 1) =IP - 1) =OmA, como
aparece en la fIgura 1.19. Para valores negativos de Vv' el primer término disminuirá rápidamen-
te debajo de 1" dando como resultado Iv =-1" que es la líneahorizontal de la figura 1.19. La ruptura
de las características en Vv = OV se debe sólo al cambio drástico en la escala de mA a !LA.
Observe en la figura 1.19 que la unidad comercial disponible tiene características que se
encuentran desplazadas a la derecha por unas cuantas décimas de un volt. Esto se debe a la
resistencia interna del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una
contribuye a un voltaje adicional sobre el mismo nivel de corriente, como lo determina la ley
de Ohm (V = IR). Con el tiempo, mientras se mejoran los métodos de producción, esta diferen-
cia disminuirá y las características reales se aproximarán a aquellas de la sección (1.4).
Es importante observar el cambio en la escala para los ejes vertical y horizontal. Para
los valores positivos de ID' la escala se encuentra en miliamperes y la escala de la corriente
abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para Vv' la escala
para los valores positivos está en décimas de volts y para los valores negativos la escala es
en decenas de volts.
En un principio, la ecuación (l.4) parece algo compleja y es susceptible de generar un
temor injustificado de que ésta se someterá a todas las aplicaciones subsecuentes de diodos.
Sin embargo, afortunadamente en una sección posterior se hará un número de aproximaciones
que eliminará la necesidad de aplicar la ecuación (1.4) Yofrecerá una solución con un mínimo
de dificultad matemática.
Antes de dejar el tema del estado de polarización directa, las condiciones para la conducción
(el estado "encendido") se repiten en la fIgura 1.21 con los requerimientos de polaridad y la
dirección resultante del flujo de portadores mayoritarios. Observe en particular cómo la direc-
ción de la conducción concuerda con la flecha en el símbolo (según se reveló para el diodo ideal).
Región Zener
Aunque la escala de la figura 1.19 se encuentra en múltiplos de diez volts en la región negativa,
existe un punto en el cual la aplicación de un voltaje demasiado negativo dará por resultado un
agudo cambio en las características, como lo muestra la figura 1.22. La corriente se incrementa
Capítulo 1 Diodos semiconductores](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-40-320.jpg)
![e) Para/v =2roA, Vv =0.7Vy
Vv 0.7V
Rv = = - - =350 Q
Iv 2mA
la cual excede por mucho la r d de 27.5 n.
Para Iv = 25 roA. Vv = 0.79 V Y
Vv 0.79 V
Rv = - = = 31.62 Q
Iv 25 roA
la cual excede por mucho la r d de 2 n.
Se ha encontrado la resistencia dinámica en forma gráfica, pero existe una definición
básica en el cálculo diferencial que establece:
La derivada de una función en un punto es igual a la pendiente de la únea tangente
dibujada en dicho punto.
Por tanto, la ecuación (l.6), según se definió en la figura 1.28, consiste, en esencia, encontrar la
derivada de la función en el punto Q de operación. Si se encuentra la derivada de la ecuación
general (104) para el diodo semiconductor con respecto a la polarización directa aplicada yluego
se invierte el resultado, se tendrá una ecuación para la resistencia dinámica o ac en esa región. Es
decir, tomando la derivada de la ecuación (104) con respecto a la polarización aplicada, se tendrá
d d
(lo) =- [IsCekVDITK - 1)]
dVv dV
dIo k
y =-(lv+ /,)
dVo TK
siguiendo algunas maniobras básicas de cálculo diferencial. En general, ID >- Is en la sección de
pendiente venical de las caractensticas y
dlD
k
- - '" --Iv
dVo TK
Sustituyendo 11;;:;; 1para Ge y Si en la sección de crecimiento vertical de las características, se
obtiene
II ,600 II ,600
k= = =11,600
TI
y a temperatura ambiente
TK
= Te + 273" = 250
+ 2730
= 2980
de tal ionna que
k 1l,6OO
= - 38.93
TK 298
y
dIo
= 38.931v
dVD
Invirtiendo el resultado para definir una proporción de resistencia (R =VIl), se obtiene
dVo '" 0.026
dIo Iv
o 26mV I
L-_ _ _I_o_....JGe.s;
rd = (1.7)
1.7 Niveles de resistencia 21](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-47-320.jpg)
![22
El significado de la ecuación (1.7) debe comprenderse con claridad. Este implica que la resis-
tencia dinámica se puede encontrar mediante la sustitución del valor de la corriente en el punto
de operación del diodo en la ecuación. No hay necesidad de tener las caractensticas disponi-
bles o de preocuparse per trazar líneas tangenciales como se defmió en la ecuación (1.6). Sin
embargo, es importante considerar que la ecuación (l.7) es exacta sólo para valores de ID en la
sección de crecimiento vertical de la curva. Para valores menores de ID' 1] =2 (silicio) y el
valor obtenido de rd
se debe multiplicar por un factor de 2. Para los valores pequeños de ID por
abajo del punto de inflexión de la curva,la ecuación (1.7) resulta inadecuada.
Todos los niveles de resistencia que se han detenninado hasta ahora han sido definidos
para la unión p-n y no incluyen la resistencia del material semiconductor en sí (llamada resis-
tencia del cuerpo), yla resistencia que presentan la conexión entre el material del semiconductor
y el co~ductor metálico exterior (llamada resistencia del contacto). Estos niveles de resistencia
adicionales pueden incluirse en la ecuación (1.7) al añadir la resistencia denotada por rB como
aparece en la ecuación (1.8). Por tanto,la resistencia r; incluye la resistencia dinámica defini-
da por la ecuación 1.7 y la resistencia rB que recién se presentó.
26mV
r' =: - - - + rBd 1
D
ohms (1.8)
El factor r B puede tener un rango típico desde 0.1 O para los dispositivos de alta potencia
a 2 O para algunos diodos de baja potencia y propósitos generales. Para el ejemplo 1.2 la
resistencia ac en 25 mA se calculó como 2 O. Utilizando la ecuación (l.7) se obtiene
26mV 26mV
rd = -1- = 25mA = 1.04D
D
La diferencia de aproximadamente 1n se debe tomar como una contribución de rB'
Para el ejemplo 1.2 la resistencia ac en 2 mA se calculó como de 27.5 Q. Utilizando la
ecuación (1.7), pero multiplicando por un factor de 2 para esta región (en el punto de inflexión
de la curva 1] = 2),
(
26m'V (26mj
rd = 2 ---r 2 - - = 2(130) = 260
ID 2mA
La diferencia de 1.5 Q se debe tomar como una contribución debida a rB'
En realidad,la determinación de rd con un alto grado de exactitud de una curva caractenstica
utilizando la ecuación (1.6) es un proceso difícil, y en el mejor de los casos los resultados deben
manejarse con cuidado. En los niveles bajos de corriente del diodo, el factor rB es lo suficiente-
mente bajo comparado con rd como para pennitir que se omita su impacto sobre la resistencia ac
del diodo. En los niveles altos de corriente, el nivel de rB puede acercarse al de rd, pero debido a
que con frecuencia habrá otros elementos de resistencia de mucho mayor magnitud en serie con
el diodo, a lo largo del libro se supone que la resistencia ac se encuentra determinada sólo per rd
y que el impacto de rB se ignorará a menos que se observe lo contrario. Las mejoras tecnológicas
de los años recientes sugieren que el nivel de rB continuará disminuyendo en magnitud, y en
algún momento se convertirá en un factor que con seguridad no se tomaráen cuenta al compararse
con rd
,
El análisis anterior se centró sólo en la región de polarización directa. En la región de
polarización inversa se supondrá que el cambio en la corriente a lo largo de la línea 1, es nulo
desde OV hasta la región Zener, y que la resistencia ac resultante al utilizar la ecuación (1.6) es
suficientemente alta como para permitir la aproximación del circuito abierto.
Resistencia en ac promedio
Si la señal de entrada es lo suficientemente grande para producir una gran excursión tal como
lo indica la figura 1.30, a la resistencia asociada con el dispositivo para esta región se le llama
resistencia en ac promedio. La resistencia ac promedio es, por definición, la resistencia deter-
Capítulo 1 Diodos semiconductores](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-48-320.jpg)
![TABLA 1.3 Circuitos equivalentes para diodos (modelos)
Tipo
Modelo de segmentos
lineales
Modelo
simplificado
Dispositivo
ideal
Condiciones
Rred »r~v
Ered »VT
Modelo Características
o v,
o v,
o
1.9 HOJAS DE ESPECIFICACIONES DE DIODOS
Los datos acerca de los dispositivos semiconductores específicos suele presentarlos el fabri-
cante de dos maneras. Es común que consistan sólo de una breve descripción limitada, a veces
de una página. De otra forma, es un extenso examen de las características con sus gráficas,
trabajo artístico, tablas, etc. Sin embargo, en cualquier caso, existen piezas específicas de da-
tos que deben incluirse para una correcta utilización del dispositivo. Éstos incluyen:
l. El voltaje directo VF (a una corriente y temperatura especificadas)
2. La corriente directa máxima IF (a una temperatura especificada)
3. La corriente de saturación inversa IR (a una corriente y temperatura especificadas)
4. El valor de voltaje inverso [PIVo PRV o V(BR), donde BR proviene del término "ruptura"
(por la inicial en inglés de: breakdown) (a una temperatura especificada)]
5. El nivel máximo de disipación de potencia a una temperatura en particular
6. Los niveles de capacitancia (según se definirá en la sección 1.10)
7. El tiempo de recuperación inverso t" (como se definirá en la sección 1.11)
8. El rango de temperatura de operación
Dependiendo del tipo de diodo que se considere, también se presentan datos adicionales,
como el rango de frecuencia, el nivel de ruido, el tiempo de conmutación, los niveles de resis-
tencia térmica y los valores pico repetitivos. Para la aplicación considerada. el significado de
los datos, en general, será claro por sí mismo. Si se proporciona la máxima potencia o el valor
nominal de disipación, se entiende que éste es igual al producto siguiente:
(1.10)
donde ID YVD son la corriente y el voltaje del diodo en un punto de operación en particular.
1.9 Hojas de especificaciones de diodo" 27](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-53-320.jpg)
![30
Las áreas específicas de las hojas de datos se resaltaron en gris con una letra de identifica-
ción correspondiente ala descripción siguiente:
A: Los voltajes mínimos de polarización inversa (PIV) para cada diodo a una corriente
de saturación inversa especificada.
B: Características de temperatura según se indican. Observe el empleo de la escala Celsius
y un amplio rango de utilización [recuerde que 32°F = OoC = congelamiento (H,O)
y 212°F = 100 oC = ebullición (HzÜ)]. -
C: Nivel de disipación de potencia máximaPo= Volo = 500 mW. El valor de potencia
máxima disminuye a una proporción de 3.33 mW por grado de incremento en la
temperatura arriba de la temperatura ambiente (25 oC), según se indica con claridad
en la curva de pérdida de disipación de potencia en la figura 1.36.
D: Corriente directa continua máxima IF
= 500 mA (observe IF
en función de la
m"
temperatura en la figura 1.36).
E: El rango de valores de VF
en IF
=200 mA. Observe que excede VT
=0.7 V para am-
bos dispositivos.
F: El rango de valores de VFen IF = 1.0 mA. En este caso, observe cómo los límites su-
periores se encuentran alrededor de 0.7 V.
G: En VR
" 20 Vy una temperatura de operación típica IR" 500 nA= 0.5 ¡LA, mientras
que a un voltaje inverso mayor IR cae a S nA = 0.005 ¡.¡.A.
H: El nivel de capacitancia entre las terminales es aproximadamente de 8 pF para el
diodo BAY73 en VR
= VD = OV (sin polarización) y con una frecuencia aplicada de
1 MHz.
1: El tiempo de recuperación inverso es 3 Ils para la lista de condiciones de operación.
En algunas de las curvas de la figura 1.36 se utiliza una escala logarítmica. Una breve
investigación de la sección 11.2 debe ayudar a la lectura de las gráficas. Observe, en la figura
superior izquierda, la manera en que VF
se incrementó desde cerca de 0.5 V a más de 1 V,
mientras IF aumentó de lO ¡.¡.A a más de lOO mA. En la figura inferior se encuentra que la
corriente de saturación inversa cambia un poco con los cambios crecientes de VR
, pero perma-
nece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se
aprecia en la figura adjunta, la comente de saturación inversa se incrementa con rapidez con el
aumento en la temperatura (tal como se pronosticó antes).
En la figura superior derecha se observa cómo disminuye la capacitancia con el incremen-
to en el voltaje de polarización inversa, y en la figura inferior se puede ver que la resistencia ac
(rd
) es sólo cercana al Q en lOO mA y aumenta a lOO Q en corrientes menores de 1mA (según
se esperaba a partir del análisis en secciones anteriores).
La corriente rectificada promedio, la corriente directa pico repetitiva y la corriente de
sobrecarga pico, COmo aparecen en la hoja de especificaciones, se definen de la manera
siguiente:
1. Corriente rectificada promedio. Una señal rectificada de media onda (descrita en la sec-
ción 2.8) tiene un valor promedio definido por 1" = 0.318 Ip"o' El valor de la corriente
promedio es menor que las comentes directas continuas o pico repetitivo, porque una for-
ma de onda de corriente de media onda tendrá valores instantáneos mucho más altos que el
valor promedio.
2. Corriente directa pico repetitivo. Éste es el valor máximO instantáneo de la corriente direc-
ta repetitiva. Observe que debido a que se encuentra en este nivel durante un breve periodo,
su nivel puede ser superior al nivel continuo.
,. Corriente de sobrecarga pico. Eu ocasiones, duraute el en.cendido,el mal funcionamiento
y otros factores similares, existirán corrientes muy altas a través del dispositivo durante
breves intervalos de tiempo (que no Son repetitivos). Este valor nominal define el valor
máximo y el intervalo de tiempo para tales sobrecargas del nivel de corriente.
capítulo l Diodos semiconductores](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-56-320.jpg)
![cbÁnooo
TCárod~
Figura 1.40 Notación de los diodos semiconductores.
(,)
(b)
O', K, etc.
FlgUra 1.41 Varios tipos de diodos de unión. [a) Cortesía de Motorola lnc.; y
b) y e) Cortesía de International Rectifier Corporation.]
1.13 PRUEBA DE DIODOS
(e)
La condición de un diodo semiconductor se puede detenninar con rapidez utilizando: 1) un
multímetro digital (DDM, por las iniciales en inglés de: digital display meter) con una función
de verificación de diodos, 2) la sección de medición de ohms de un multímetro, o 3) un trazador
de curvas.
Función de verificación de diodos
En la figura 1.42 se ilustra un multímetro digital con capacidad de verificación de diodos.
Observe el pequeño símbolo de diodo en la parte inferior del selector. Cuando se coloca en esta
posición y se conecta coma se muestra en la figura 1.43a, el diodo debe estar en encendido", y
la pantalla indicará el voltaje de polarización directa tal como 0.67 V (para Si). El medidor
tiene una fuente interna de corriente constante (cercana a 2 mA) que definirá el nivel de volta-
je, como se muestra en la figura 1.43b. Una indicación OL al conectar como en la figura 1.43a
revela un diodo abierto (defectuoso). Si las conexiones se encuentran invertidas, debe resultar
una indicación OL debido a la equivalencia de circuito abierto que se espera para el diodo. Por
tanto, en general, una indicación OL en ambas direcciones es indicativa de un diodo abierto o
defectuoso.
1.13 Prueba de diodos 33](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-59-320.jpg)
![(e)
40
(a)
- - - - - - - - -
lumínica por unidad de corriente, según se muestra en la figura 1.55g. La intensidad relativa de
cada color contra la longitud de onda se muestra en la figura 1.55d,
Debido a que el LED es un dispositivo de unión p-n, tendrá una característica en polarización
directa (figura 1.5Se) similar a las curvas de respuesta del diodo. Observe el incremento casi
lineal en la intensidad lumínica relativa con corriente directa (figura 1.55f). La figura 1.55h
revela que mientras más larga es la duración del pulso a una frecuencia en particular, menor
será la corriente pico permitida (después de pasar el valor de ruptura de tp
)' La figura 1.55i
muestra que la intensidad es mayor a 0° (de cabeza) y la menor a 90° (cuando el dispositivo se
observa desde un lada).
Valores máximos absolutos aTA =25 Oc
Parámetros
Disipación de potencia
Corriente directa promedio
Corriente directa pico
Rango de temperatura de operación
y almacenamiento
Temperatura de soldadura de la cone;<..ión
[1.6 mm (0.063 pulg) del cuerpo
[1] Pérdida desde 50 oC a 0.2 mA/oC.
(b)
Rojo de afra eficiencia
~160
120
20,11
60
_55°C a 100Q
C
230°C durante 3 segundos
Unidades
mv,:
mA
mA
Características eléctricas/ópticas aTA = 25 Oc
Símbolo
NOTAS,
Descripción
Intensidad lumínica
axial
Incluyendo el ángulo
entre los Pl..mtos de la
mitad de intensidad
lumínica
Longitud de onda de pico
Longitud de onda dominante
Velocidad de respuesta
Capacitancia
Resistencia ténnica
Voltaje directo
Voltaje de ruptura inverso
Eficacia lumínica
Rojo de alta eficiencia
4160
Mínimo
LO
5.0
npico
3.0
80
635
628
90
II
120
2.2
147
Máximo
3.0
Unidades
med
deg.
om
om
"'pF
°crw
v
V
lmJW
Condiciones de prueba
Nota 1
Medida en el pico
Nota 2
VF = 0:1= 1Mhz
ünión a la
conexión cátodo a
079 mm (.031 pulg)
desde el cuerpo
lF=lOmA
IR=lOO~A
)¡ota 3
l. el.'~ es el ángulo fuera dd eje al cual la intensidad lumínica es la mitad de la intensidad lumínica axial.
2. La longitud de onda dominante, P.d
, se deriva del diagrama de cromaticidad elE y representa la longitud de onda única que
define el color del dispositivo.
3. La intensidad radiante. le' en watts/estereorradianes. se puede encontrar a partir de la ecuación 1,. = /,.ITfl
• donde/l' es la
intensidad lumínica en candelas y Tf,. es la eficacia luminica en lúmenes/waU.
FIgUra 1.55 Lámpara subminiatura roja de estado sólido de alta eficiencia de Hewlett-Packard;
a) apariencia; b) valores nominales máximos absolutos; e) características eléctricas/ópticas;
d) intensidad relativa contra longitud de onda; e) corriente directa contra voltaje directo; f) intensidad
lumínica relativa contra corriente directa; g) eficiencia relativa contra corriente pico; h) corriente
pico máxima contra duración del pulso; i) intensidad lumínica relativa contra desplazamiento angular.
(Cortesía de Hewlett-packard Corporation.)
Capítulo 1 Diodos semicondnctores](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-66-320.jpg)
![Un arreglo posible aparece en la figura 1.58. Observe que los ocho diodos son internos en
el arreglo de diodos Fairchild FSAI4IOM. Esto es, en el encapsulado mostrado en la figura
1.59 existe un arreglo de diodos en una placa única de silicio que tiene todos los ánodos conec-
tados a la terminal 1 y los cátodos de cada una a las terminales 2 al 9. Observe. en la misma
figura, que la tenninal 1 puede detenninarse como la que está del lado izquierdo de la pequeña
proyección o ceja del encapsulado si se mira desde abajo hacia el encapsulado. Los otros
números siguen después en secuencia. Si sólo se utiliza un diodo, solamente se utilizarian las
tenninales 1 y 2 (o cualquier otro número del 3 al 9).
FSA1410M
ARREGLO MONOLÍTICO PLANAR DE DIODOS AISLADOS DEL AIRE
.c ... 5.0 pF CMÁX)
. dVF
••• 15 mv (~ÁX) @ lOmA
VALORES NOMINALES MÁXIMOS ABSOLUTOS (Nota 1)
Temperaturas
DIAGRA:vtA DE COl"EXIÓl"
FSA]4 ]OM
Rango de temperatura de almacenamiento
:vtáxima temperatura de operación de la unión
Temperatura en la conexión
Disipación de potencia (Nota 2)
Máxima disipación en la unión a 25 nc de ambiente
Por encapsulado a 25 oC de ambiente
_55°C a +200 oC
+150°C
+260 oC
400mW
600mW
3.2 mW¡OC
4.8 mW¡OC
rfHtHHFactor de pérdida de disipación lineal (desde 25 OC) en la unión
Encapsulado
2 J 4 5 6 7 8 9
Corriente y voltaje máximos Ver diagrama de base del encapsulado TO·96
WIV Voltaje inverso de trabajo
Corriente directa continua
Corriente de onda de pico directo
Ancho de puLso = t.o s
Ancho de pulso = l.o!ls
55 V
350 mV
1.0 A
2.0A
CARACTERÍSTICAS ELÉCTRICAS (25 Oc de temperatura ambiente a menos que se especifique lo contrarío)
SÍMBOLO CARACTERÍSTICA MÍNIMO I MÁXIMO UNIDADES
I L 27. Voltaje de ruptura 60 !
v I
V, Voltaje directQ (Nota 3)
I1
1.5 V
11 V
1.0 V
1, Corriente inversa
Corriente inversa (TA
= 150°C)
I
100 nA
100 ~A
e Capacitancia ¡ i
5.0 I pF
V", Voltaje pico directo
I
4.0
I
V
tú Tiempo de recuperación directo 40 I n,,
trr
Tiempo de recuperación inverso 10 I
n,
I
50 I n,
Igualdad de voltaje directo 15 mV
NOTAS:
I Estos valore, son nlores limItes sobre Jo, cuales la vida Oel de'empeño satIsfactorios pueden ser dañado,
I
CONDICIONES DE PRUEBA
lF = 500 mA
lF = 200 mA
IF
= 100 mA
VR
=40V
VR = 40 V
VR = O. f = 1 MHz
11
= 500 mA. Ir < 10 ns
11
_ 500 mA.l, < 10 ns
lI = 1, =10- 200mA
RL
= IOOn. Rec. a 0.1 Ir
II = 5ODmA.I, = 50mA
RL
= !DOn. Ret. a 5 mA
IF = lOmA
-----_._-
2 Estos son límites estable~ de los estados. La fábrica debe ser con,ultada para aplicaciones que mvolucn:n operacIón con pulso o un Ctclo de tra1::>;¡Jo 1::>;¡jo.
:; VFse mide utill2lmdo un pulso de & ms
Figura 1.58 Arreglo monolítico de diodos. (Cortesía de Fairchild Camera and lnstrument
Corporation.)
1.16 Arreglos de diodos: circuitos integrados 43](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-69-320.jpg)
!['-
/ Caracteósticas (dispositivo)
,
Punto Q
o E
Figu!'a 2.2 Dibujo de la recta de carga y la selección del punto de operación.
circuito. Mediante el sencillo dibujo de una línea recta hacia abajo hasta el eje horizontal puede
determinarse el voltaje del diodo VD' mientras que una línea horizontal a partir del punto de inter-
sección y hasta el eje vertical daráel ~ivel de ID .La corriente ID es en realidad la corriente a través
de toda 1a conflgúración en serie de la figura t.la. En general, al punto de operación se le llama
punto estable (abreviado "Q-pt". por las palabras en inglés de: Quiescent PoinT) y refleja sus
cualidades de "estable y sin movimiento" según se definió para una red de de.
La solución que se obtiene por la intersección de las dos curvas es la misma que podría
conseguirse mediante la solución matemática de las ecuaciones simultáneas (2.1) Y(1.4) [ID =
IsCeKvD/TK - 1)]. Puesto que la curva para un diodo tiene características no lineales,
las matemáticas involucradas requerirían del uso de técnicas no lineales que están fuera de las
necesidades y objetivo de este libro. El análisis de la recta de carga descrito antes ofrece una
solución con un mínimo de esfuerzo, y una descripción "pictórica" de la razón por la cual se
obtuvieron los niveles de solución para VDQ e 1DQ' Los siguientes dos ejemplos demostrarán las
técnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse
la recta de carga utilizando las ecuaciones (2.2) y (2.3).
Determinar para la configuración de diodos en serie de la figura 2.3a usando las características
de diodo de la figura 2.3b:
a) VDQ
e IDQ
•
b) VR
•
+
.....
Si
+
R > 1 k,Q VR
Figura 2.3 a) Circuito; b) características.
10
9
8
7
6
5
4
3
2
o 0.5 0.8
(b) •
2.2 Análisis mediante la recta de carga
EJEMPLO 2.1
55](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-81-320.jpg)
![La corriente
+ V -
1 '
~ 0.33 kn
E 110v
.".
VR
1 = - =
, R
R
0_
IOV - 0.7 V
Figura 2.31 Determinación de las
cantidades desconocidas para la
red del ejemplo 2.12.
= = 2S.1SmA
0.33 kQ
Suponiendo diodos de características similares, se tiene
1 =D,
1,
1 =- =
D, 2
28.18 mA
2
14.09mA
El ejemplo 2.12 demostró una razón para colocar diodos en paralelo. Si la corriente nomi-
nal de los diodos de la figura 2.30 es sólo de 20 mA. una corriente de 28.18 mA dañaría el
dispositivo si apareciera sólo en la figura 2.30. Al colocar dos en paralelo, la corriente está
limitada a un valor seguro de 14.09 mA con el mismo voltaje terminal.
Determinar la corriente 1 para la red de la figura 2.32.
1
-+ R
E¡=20V 2.2kQ
Solución
Si
........D,
D_
....'-'
Si
Figura 2.32 Red para el
ejemplo 2.13.
Al dibujar de nuevo la red como lo indica la fIgura 2.33. se señala que la dirección de la
corriente resultante es como para encender el diodo DI y apagar el diodo D2" La corriente
resultante 1es entonces
1=
1 R = 2.2 kQ
+
20 V - 4 V - 0.7 V
2.2kQ
_ 6.95mA
0.7 V
+
:1]':' T4V
Figura 2.33 Determinación de
las cantidades desconocidas para
la red del ejemplo 2.13.
2.5 Configuraciones en paralelo y en serie-paralelo
11
EJEMPLO 2.13
67](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-93-320.jpg)
![Repetir el ejemplo 2.22 usando un diodo de silicio con VT = 0.7 V.
Solución
El voltaje de transición suele detenninarse en primera instancia al aplicar la condición de id
:=
OA cuando vd =VD =0.7 V. y obteniendo la red de la figura 2.88. Al aplicar la ley de voltaje de
Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que
y
Vi + VT - V = O
V; = V - VT = 4 V - 0.7 V = 3.3 V
}R :::: i¡/?:::: if? = (O)R = ov
Figura 2.88 Determinación del nivel de
transición para la red de la figura 2.83.
Para los voltajes de entrada mayores que 3.3 V, el diodo estará en circuito abierto y va = v;.
Para los voltajes de entrada menores que 3.3 V, el diodo estará en estado "encendido" y resul·
tará la red de la figura 2.89, donde
v
o = 4V
+ R
e
)
0.7V
;,
] ; 07V
- 4V
3.3 V
+
Figura 2.89 Determinación de V
o
para el diodo de la figura 2.83 en
______~___o estado "encendido",o
La forma de onda resultante de salida aparece en la figura 2.90. Nótese que el único efecto de
VT fue disminuir el nivel de transición desde 3.3 V a 4 V.
16 V
3.3 V J,
o T
"2
T Figura 2.90 Dibujo de V
o para
el ejemplo 2.23.
No hay duda de que incluir los efectos de VTccmplicarán el análisis un poco, pero una vez
que el análisis se comprende con el diodo ideal, el procedimiento, incluyendo los efectos de Vro
no serán tan difíciles.
Resumen
Una variedad de recortadores en serie y en paralelo con los resultados de salida para las entra-
das senoidales se presentan en la figura 2.91. Obsérvese en particular la respuesta de la última
configuración, con su capacidad de recortar Una sección positiva o negativa como se detennÍne
por la magnitud de sus fuentes de de.
2.9 Recortadores
EJEMPLO 2.23
83](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-109-320.jpg)
![v, 16 V
+
V
+
Figura 2.110 Determinación de V
para el regulador de la figura 2.109.
Dado que V = 8.73 Ves menor que Vz = 10 V, el diodo está en estado "apagado", como se
muestra en las características de la figura 2.111. Sustituyendo el equivalente de circuito abierto
resultará la misma red que en la figura 2.110, donde se encuentra que
y
VL
= V = 8,73 V
VR = Vi - VL = l6V - 8.73V = 727V
Iz = OA
Pz = V!z = Vz(OA) = OW
b) Aplicando la ecuación (2.16) ahora resulta
3 kQ(16 V)
lkQ+3kQ
= 12 V
Debido a que V = 12 V es mayor que Vz= 10 V, el diodo está en estado "encendido" y la red de
la figura 2.112 será el resultado. La aplicación de la ecuación (2.17) genera
VL = Vz = 10V
y VR = Vi - VL = 16V-lOV=6V
con IL
e IR
de tal forma que
VL
10V
=--=--- = 3.33 mA
RL
3kQ
VR 6V
= = = 6mA
R 1 kQ
IR - IL
[Ec. (2.18)]
= 6 mA - 3.33 mA
= 2,67mA
La potencia disipada
Pz = V!z = (lOV)(2.67mA) = 26,7mW
la cual es menor que la especificada PZM = 30 mW.
+ vR
R
IkQ
+
V, ~T 16V
~
figura 2.112 Red de la figura
2.109 en estado "encendido",
2,11 Diodos Zener
iz(mA)
o '2
8.73 V
Figura 2.111 Punto de operación
resultante para la red de la figura
2.109.
91](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-117-320.jpg)
![+ V",_
Diodo Do
/ no condt7ctor
Diodo DI
conductor
r"
~II
DiodoD,
+ el / condUClo-r
c-:::---1v!-~--,-'-t-D---i,1414---r-~2~o
no conductor
(b)
En el siguiente medio ciclo positivo, el diodo Dz no está conduciendo y el capacitar Czse descar-
gará a través de la carga. Si ninguna carga está conectada a través del capacitar Cz' ambos
capacitares permanecen cargados, el a Vm y C? a 2Vm• Si, como pudiera esperarse, existe una
carga conectada a la salida del doblador de voltaje, el voltaje a través del capacitor CzCae durante
el medio ciclo positivo (en la entrada). el capacitor se recarga hasta 2Vm
durante el medio ciclo
negativo. La forma de onda de la salida a través del capacitor Czes la de una señal de media onda
filtrada por un filtro capacitar. El voltaje pico inverso a través de cada diodo eS de 2Vm
.
Otro circuito doblador es el doblador de onda completa de la figura 2.123. Durante el
medio ciclo positivo del voltaje del secundario del transformador (véase la figura 2.124a),
el diodo DI conduce carga al capacitar Cl
hasta un voltaje pico Vm
. El diodo D2 no está condu-
ciendo en este momento.
~
~II vI>!
...,r
'l
D,
j
J'm ;,J.;c,
-~
"D.
ConductOr
c+
~ V
o
,
'- - -14c - --'
D'
2 "']ioconductor
(al
o
+
21/m
figura 2.123 Doblador de voltaje
de onda completa.
/ No conductor
,..--......--_.....11". - - -..-,
D,
~II V
o
+
.....~
D2 Conductor
(b)
2.12 Circuitos multiplicadores de voltaje
Figura 2.122 Operación doble,
indicando cada medio ciclo de
operación: a) medio c.iclo
positivo: b) medio ciclo negativo.
figun 2.124- Meu:'os ddos. ue
operación alternos para el
doblador de voltaje de onda
completa.
97](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-123-320.jpg)
![~I
Si
Si
! kn
Figura 2.144 Problema 18.
-5 v
av
Si
2.2 kQ
-5 V
Figura 2.145 Problema 19.
~_-I"'W--.llld~e'i!!I~_
; +..... r oVd,·=2V
" ~T2.2 kD
~
1...
figura 2.148 Problemas 22. 23. 24.
108
12.
* 13.
Determine V , V , e 1para la red de la figura 2.142.
o] o"
Determine Vo
e ID para la red de la figura 2.143.
1 kD
+10 V
~¡. 20 V
10/' 2kD
Si
Si
2 kQ
Figura 2.142 Problema 12. Figura 2.143 Problemas 13, 54.
§ 2,6 Compuertas AND{OR
14. Determine Va para la red de la figura 2.38 con OV en ambas entradas.
15. Determine Vo para la red de la figura 2.38 con 10 V en ambas entradas.
16. Determine Va para la red de la flgura 2.41 con OV en ambas entradas.
17. Detenmne Va para la red de la figura 2.41 con 10 V en ambas entradas.
18. Determine Va para la compuerta lógica OR de la figura 2.144.
19. Detennine Va para la compuerta lógicaAND de la figura 2.145.
20. Determine el nivel de Vo para la compuerta de la figura 2..146.
21. Determine el nivel de Vo
para configuración de la figura 2.147.
IOV .5 V
Si Si
IOV 5V
Vo
Vo
Si Ge
IkD 2.2 kD.
10V ...
flgura 2.146 Problema 20. figura 2.147 Problema 21.
§ 2.7 Entradas senoidales; rectificación de media onda
2 kQ
22. Suponiendo un diodo ideal, dibuje vi' Vd e id para el rectificador de media onda de la figura 2.148.
La entrada tiene una forma de onda senoidal con una frecuencia de 60 Hz.
*23. Repita el problema 22 con un diodo de silicio (VT = 0.7 V).
* 24. Repita el problema 22 con una carga aplicada de 6.8 kQ como 10 indica la figura 2.149.
Dibuje vL e iL•
25. Para la red de la figura 2.150, dibuje V
o
y determine Vdc
.
+ "
Ideal V(c= 2V
,, ~1,
i, +
2.2 kO
+ +
-2.2 kO R, 6.8 k.Q vL
V;= 110 Y (rros) Ideal
Hgura 2.149 Problema 24. Hgura 2.150 Problema 25.
Capítulo 2 Aplicaciones de diodos](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-134-320.jpg)
![126
1 ( Ae m )
1 /e,
9
I
1
_ J)lA
¡
I
I I I
I I
I !
I ]
8
I
vt:-,... I ! i .
8Ol1A ¡I
! I
) iI I !I I
7
~V
70 )lA I
!
I i
!I I
!
!
60 )lA I , I
6
I
~ 5+
1
I
VI
I
I
I1
5 1
VV I
1
I
1
I
140 pA
1 ¡
4 I
VI
! ! I
i ¡ 1
lB: 30 pA
j i 1,
1 I
3
f{_ 1-
25 IJA
! i I
< --.... -- I I
-- Punto Q 20)1A i !, ! I
; i
2 lB I
, i¡ i I
¡ I
10 pA !
1
;
I
I
I 1i
I
II
1,-O)lA I
O 5/ 10 15 20 25 VU(V)
VcE =7.5 V
Figura 3.17 Determinación de f3ac y Pdc a partir de las características del colector.
(!J.IB) como aparece en la ecuación (3.11) se define entonces al elegir dos puntos en cada lado
del punto Q a lo largo del eje vertical, y a distancias aproximadamente similares a cada lado del
punto Q. Para esta situación, las curvas de lB = 20 }.lA Yde 30 }.lA cumplen el requisito sin
extenderse muy lejos del punto Q. También definen los niveles de lB que se definen con facilidad
en lugar de tener que interpolar el nivel de lB entre las curvas. Es pertinente mencionar que la
mejor determinación suele hacerse manteniendo la .1 18 que se seleccionó tan pequeña como
sea posible. En las dos intersecciones de lB Y el eje vertical, los dos niveles de le pueden
determinarse trazando una línea horizontal sobre el eje vertical y leyendo los valores resultantes
de le' El f3ac resultante para la región se puede determinar mediante
f3" = Me 1 =
le, - le,
LlIB vCE = constante IBc - lB I
3.2 mA - 2.2 mA 1 mA
= =
30}.lA - 20}.lA 1O}.iA
= 100
La solución anterior revela que para una entrada de ac en la base, la corriente del colector será
de aproximadamente 100 veces la magnitud de la corriente base.
Si se determina la beta de dc en el punto Q:
Capítulo 3 Transistores bipolares de unión](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-152-320.jpg)
![146
cias entre los diversos puntos mostrados en la figura 4.1 para presentar algunas ideas básicas
acerca del punto de operación y, por tanto, del circuito de polarización.
Si no se utilizara la polarización, el dispositivo estaría al principio completamente apaga-
do,dando por resultado un punto Q enA, es decir, cero corriente a través del dispositivo (y cero
voltaje a través de él), Debido a que es necesario polarizar un dispositivo de forma que pueda
responder al rango completo de la señal de entrada, el punto Ano sería precisamente el adecua-
do. Para el punto B, si la señal se aplica al circuito, el dispositivo tendrá una variación en
corriente y voltaje desde el punto de operación, permitiendo al dispositivo reaccionar (y posi-
blemente amplificar) tanto ante las excursiones positivas como negativas de la señal de entra-
da. Si la señal de entrada se elige correctamente, el voltaje y la corriente del dispositivo ten-
drán variación, pero no la suficiente como para llevar al dispositivo hacia el corte o a la
saturación. El punto e pennitiría cierta variación positiva y negativa de la señal de salida, pero
el valor pico a pico estaría limitado por la proximidad de VCE =OVIIe =OrnA, La operación en
el punto e también acarrea inquietud acerca de las no linealidades presentadas por el hecho de
que hay un cambio rápido en las curvas de lB en esta región. En general, es preferible operar
donde la ganancia del dispositivo es muy constante (o lineal) para asegurar que la aruplifica-
ción a través de la excursión completa de la señal de entrada es la misma, El punto B es una
región de espaciamiento más lineal y, por tanto, de operación más lineal, según se muestra en
la figura 4.1, El punto D establece el sitio de operación del dispositivo cerca del nivel de
voltaje y potencia máxima. La excursión del voltaje de salida en la dirección positiva se en-
cuentra entonces limitada para no exceder el voltaje máximo. Por tanto, el punto B parece ser
el mejor punto de operación en términos de ganancia lineal y la excursión más grande posible
de voltaje y corriente. Ésta es por lo general la condición deseada para los aruplificadores de
pequeña señal (capítulo 8), pero no necesariaruente es el caso para los amplificadores de poten-
cia, los cuales serán considerados en el capítulo 16. En este análisis, nos concentramos básica-
mente en la polarización del transistor para la operación de amplificación en pequeña señal.
Existe otro factor para la polarización muy importante que todavía debemos considerar.
Una vez que seleccionamos y polarizamos el BJT en un punto de operación, también debe
tomarse en cuenta el efecto de la temperatura. Este factor ocasiona que cambien los parámetros,
como la ganancia en corriente del transistor (/3,,) y la corriente de fuga del transistor (lew)'
Las mayores temperaturas dan como resultado mayores corrientes de fuga en el dispositivo,
causando un cambio en la condición de operación establecida por la red de polarización. El
resultado es que el diseño de la red debe ofrecer también un grado de estabilidad en tempera-
tura, de tal forma que dichos carubios ocasionen la menor cantidad de modificaciones en el
punto de operación. La estabilidad del punto de operación puede especificarse mediante un
factor de estabilidad S,el cual indica el grado de cambio en el punto de operación debido a una
variación en la temperatura. Es mejor un circuito de gran estabilidad; comparada con la estabi-
lidad de varios circuitos polarizados.
Para que el BJT esté polarizado en su región lineal o de operación activa, los siguientes
puntos deben resultar exactos:
1. La unión base-entisordebe teneruna polarización directa (voltaje de laregiónp máspositivo)
con un voltaje de polarización directa resultante de aproximadaruente 0.6 a 0.7 V.
2. La unión base-colector debe tener una polarización inversa (voltaje de la región n más
positivo) con un voltaje de polarización inversa resultante de cualquier valor dentro de los
límites máximos del dispositivo.
[Obsérvese que para la polarización directa el voltaje a través de la unión p-n es p-positiva,
ntientras que para la polarización inversa es opuesto (inverso) con n-positiva. Este énfasis sobre
la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.]
La operación en las regiones de corte, saturación y lineal de las características del BJT se
ofrecen de la siguiente manera:
l. Operación en la región lineal:
Unión base-emisor con polarización directa
Unión base-colector con polarización inversa
Capítulo 4 Polarización en dc-BJT](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-172-320.jpg)
![Solución
La ecuación (4.28): RTh = R,IIR,
(39 kQ)(3.9 kQ)
= = 3.55 ka
39ka + 3.9ka
La ecuación (4.29): ETh =
=
(3.9 ka)(22 V)
39 Ka + 3.9 Ka
=2V
ETh - VBE
La ecuación (4.30): lB = ---"'----"=---
RTh + ([3 + l)RE
2V-0.7V 1.3 V
= =-------
3.55 ka + (141)(1.5 kQ) 3.55 ka + 211.5 kQ
=6.05)lA
le = [3lB
=(140)(6.05 )lA)
= O.8SmA
La ecuación (4.31): VCE
=Vcc -lc(Rc + RE)
= 22 V - (0.85 mA)(10 kQ. + 1.5 kQ)
= 22 V - 9.78 V
= 12.22 V
Análisis aproximado
La sección de entrada de la configuración del divisor de voltaje se representa por la red de la
figura 4.32. La resístenciaR¡ es la resistencia equivalente entre la base y tierra para el transistor
con un resistor de emisor RE' Recuerde que, como se vio en la sección 4.4 [ecuación (4.18)], la
resistencia reflejada entre la base y el emisor está definida por R¡ = ([3 + I)RE. Si R¡ es mucho
mayor que la resistencia R2 , la comente lB será mucho menor que 12 (la comente siempre
busca la trayectoria de menor resistencia), e 12 será aproximadamente igual a 1]. Si se acepta la
aproximación de que lB es esencialmente cero comparada con II o /2' entonces 1] :;;:: 12 YR] YR2
pueden considerarse elementos en serie. El voltaje a través de R" que en realidad es el voltaje
1, ~ R,
1,
--
1
+
t1, r R,
v,
~
-- -.... ....
I
:,
I
!
II
I .'-....
I
R,
I
R¡ »R2
(11 ~:d2)
Figura 4.32 Circuito de
polarización parcial para calcular
el voltaje de base aproximado VB"
4.5 Polarización por divisor de voltaje 161](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-187-320.jpg)
![-<;
-------------------------------------------------------------Determine los niveles de Re' RE' R] YRo para la red de la figura 4.51 para el punto de operación
indicado.
VE VE 2 V
RE =- - - = 200Q
lE le lO mA
~
VCC - VeE - VE 20 V - 8 V - 2 V lOV
Re = = = =
le le 10 mA lO mA
= lkQ
VB = VBE + VE =0.7 V + 2 V = 2.7 V
Las ecuaciones para el cálculo de los resistores de base R1 Y R2 necesitarán de ciertos
análisis. Usar el valor del voltaje de la base calculado arriba y el valor del voltaje de la fuente
proporcionará una ecuación, pero existen dos incógnitas, R¡ y R2
, Se puede obtener una ecuación
adicional entendiendo la operación de estos dos resistores, al fijar el voltaje de base necesario.
Para que el circuito opere de manera eficiente se asume que la corriente a través de R1 YR2
debe ser aproximadamente igual y mucho mayor que la corriente de la base (por lo menos
1O:1). Este hecho y la ecuación del divisor de voltaje para el voltaje de base ofrecen las dos
relaciones necesarias para determinar los resistores de la base. Esto es,
y
La sustitución da
y
Ro $,),(80)(0.2 kQ)
1.6 kQ
Vs = 2.7 V
0.6 kQ)(20 V)
R] + 1.6 ka
2.7R] + 4.32 ka =32 ka
2.7R] = 27.68 ka
R] = 10.25 kQ (use 10 ka)
4.9 REDES DE CONMUTACIÓN
DE TRANSISTORES
Aplicar los transistores no se limita únicamente a la amplificación de señales. A través de un
diseño adecuado pueden utilizarse como un interruptor para computadora y para aplicaciones
de control. La red de la figura 4.52a puede emplearse como un inversor en los circuitos lógicos de
las computadoras. Obsérvese que el voltaje de salida Ve es opuesto al que se aplicó sobre la
base o a la terminal de entrada. También obsérvese la ausencia de una fuente de dc conectada
al circuito de la base. La única fuente de dc está conectada al colector o lado de la salida, y para
las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la
señal aplicada, en este caso 5 V.
4,9 Redes de conmutación de transistores
EJEMPLO 423
181](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-207-320.jpg)
 = (42.53)(19.9 nA)
" 0.85 }lA
1 + RB/RE
b) SUco) = ([3 + 1) ---"--"--
1 + [3 + RB/RE
= 51( 1+ 10) = 51 (~)
51 + 10 61
" 9.2
Mc ~ [S(Ico)](,vco) = (9.2)(19.9 nA)
:= 0.18}lA
1 + Re/RE
e) S(lco) = ([3 + 1) --~'----''-----
1 + [3 + RB/RE
(
1 + 0.01 ) ( 1.01 )
= 51 = 51--
51 + 0.01 51.01
:= 1.01
la cual se encuentra muy cercana al nivel de 1 del pronóstico si Re/RE ~ l.
Me = [S(Ico)](,veo) ~ 1.01(19.9 nA)
~ 20.1 nA
El ejemplo 4.28 revela cómo los niveles más bajos de leo para el transistor BIT moderno
mejoraron el nivel de estabilidad de las configuraciones de polarización básicas. Aun cuando el
cambio en lees considerablemente diferente en un circuito con una estabilidad ideal (S ~ 1). de uno
con un factor de estabilidad de 42.53,el cambio en le de una corriente en de que se fijó, por ejemplo,
en 2 mA, sería de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente
pequeño como para que lo ignoren la mayoría de las aplicaciones. Algunos transistores de potencia
exhiben mayores corrientes de fuga, pero para la mayor pane de los circuitos amplificadores los
niveles más bajos de leo han tenido un impacto muy positivo sobre la cuestión de la estabilidad.
CONFIGURACIÓN DE POLARIZACIÓN FIJA
Para la configuración de polarización fija, si se multiplican el numerador y el denomina-
dor de la ecuación (4.54) por RE y se hace a RE ~ OQ. resultará la siguiente ecuación:
IS(lco) ~ [3 + I (4.58)
Capítulo 4 Polarización en dc-BJT](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-220-320.jpg)
=(-DA17 x 10,3)(0.48 V - 0.65 V)
= (-D.4l7 x lO,3)(-D.17 V)
= 70,9 pA
b) En este caso, (/3 + 1) = 101 Y RBI RE = 240. La condición (/3 + 1) j¡> RBIRE no está satis-
fecha, y no pennite el uso de la ecuación (4.67) Y requiere del uso de la ecuación (4.64).
La ecuación (4.64):
-100 100
= =----
240 ka + (101)1 ka 341 ka
=-0.293 x 10-3
la cual es aproximadamente 30% menor que el valor de polarización fija debido al ténnino
adicional (13 + I)REen el denominador de la ecuación S(VBE)'
e) En este caso,
(/3+1)=
Me = [S(VBE)](Ll.VBE)
= (-D.293 x lQ-3)(-D.17 V)
_ SOpA
RB
47 ka
101 j¡> - - = - - - = 10 (satisfecha)
RE 4.7 ka
4.12 Estabilización de la polarización
EJEMPLO 429
197](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-223-320.jpg)
= (-0.212 x 10-3)(-0.17 V)
= 36.04 pA
En el ejemplo 4.29 el incremento de 70.9 pA tendrá un impacto en el nivel de le .Para una
situación donde le ;;:: 2 mA, la corriente resultante del colector aumentará a Q
Q
un incremento de 3.5%.
le =2 mA + 70.9 pA
Q
=2.0709 mA
Para la configuración por divisor de voltaje el nivel de Rs se cambiará aRTh en la ecuación
(4.64) (según se definió en la figura 4.67). En el ejemplo 4.29. al utilizar una de RB
= 47 ka
resulta ser un diseño cuestionable. Sin embargo, será RTh para la configuración del divisor de
voltaje; sin embargo, puede ser de este nivelo uno menor y todavía mantener buenas
características de diseño. La ecuación resultante para S(VSE
) para la red de retroalimentación
será similar a la de la ecuación (4.64) con RE reemplaz~da por Re
S(f3):
El último factor de estabilidad que se investigará es el de S(fJ¡. El desarrollo matemático
es más complejo que el que se encontró para SUco) y para S(VBE)' como lo da a entender la
siguiente ecuación para la configuración de polarización en emisor:
S(fJ¡ = = __l,,-e,,-e_1_+_R.::.B_IR--,E:...)__
/3,(1 + /3, + RBIRE)
(4.68)
La notación le, y /3, se utiliza para definir sus valores bajo un conjunto de condiciones de
red, mientras que la notación f32 se usa para describir un nuevo valor de beta como lo establecen
causas como un cambio en temperatura, la variación de f3 del mismo transistor o un cambio de
transistores.
Calcule le a una temperatura de 100 oC e le =2 mA a 25 oc. Utilice el transistor descrito
en la tablaº4.1. donde /3, =50 Y /3, =80 Yun ¿ociente de resistencia RBI RE de 20.
Solución
La ecuación (4.68): S(fJ¡ =
le,(I + RBIRE)
/3,(1 + /3, + RBIRE)
(2 x 10-3)(1 + 20)
=
(50)(1 + 80 + 20)
= 8.32 x 1~
y /!,le = [S(fJ¡l[L'<f3J
= (8.32 x 1()-<i)(30)
- 0.25 mA
Capítulo 4 Polarización en dc-BJT
=
42 X 10-3
5050](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-224-320.jpg)
![22 V
?
10 kQ
~
=39kn
~[l]
[]
3.9 Hl
1.5 kQ
=r:
..J..
F¡gUra 4.69 Red para ser
analizada utilizando PSpice.
50 ~F
Figura 4.70 Archivo de entrada
para el análisis con PSpice de la
red de la figura 4.69.
200
La corriente de colector resultante es de 2.077 mA o esencialmente 2.1 mA, comparada
con los 2.0 roA a 25 oC. La red es obviamente mucho más estable que la con~guración de
polarización fija, como se señaló en análisis anteriores. En este caso SCf3) no paso por encima
de los otros dos factores, y los efectos de S(VBE) y de S(lco) fueron por igual muy importantes.
A temperaturas mayores los efectos de S(leo) y de S(VBE) serán mayores que para SCiJ! para el
dispositivo de la tabla 4.1. Para temperaturas abajo de los 25 oC le disminuirá con niveles
crecientes de temperaturas negativas.
El efecto de SUco) en el proceso de diseño se convierte en una preocupación menor,
debido a las mejores técnicas de manufactura que continúan disminuyendo el nivel de leo =
1CBO' También debe mencionarse que para un transistor en particular la variación en los niveles
de leBo y VBE de un transistor a otro en un lote es casi despreciable, comparada con la variación
en beta. Además. los resultados del análisis anterior sustentan el hecho de que para un buen
diseño estable:
El cociente RBI RE o RTh I RE debe ser lo más pequeño posible con las debidas
consideraciones en todos los aspectos del diseño, incluyendo la respuesta en ac.
Aunque el análisis anterior puede resultar confuso porque las ecuaciones son muy com~
plejas para algunas de las sensibilidades, el propósito es desarrollar un alto grado de precau~
ción sobre los factores que se involucran en un buen diseño y para estar más cerca de los
parámetros de los transistores y el impacto que ejercen sobre el funcionamiento de la red. El
análisis de las secciones anteriores fue para las situaciones idealizadas con valores invariables
de parámetros. Ahora, se debe estar consciente de cómo puede variar la respuesta en de del
diseño con las variaciones de los parámetros de un transistor.
4.13 ANÁLISIS POR COMPUTADORA
Esta sección contiene un análisis de la red del divisor de voltaje del ejemplo 4.7 y se necesita
recurrir tanto a BASIC como a PSpice. Además, proporciona una excelente oportunidad para
comparar las ventajas relativas de cada uno.
PSpice (versión DOS)
La red del ejemplo 4.7 se ha redibujado en la figura 4.69 con los nodos escogidos para el
análisis PSpice. El archivo de entrada aparece en la figura4.70. Nótese que todos los parámetros
se definieron entre los nodos indicados, asumiendo al primer nodo como el de mayor potencial.
El formato del enunciado del transistor es su entrada .MODEL como lo señalarnos en el capítulo
3. Si las cantidades específicas como I(RC) =IR, =lc YV(3.4) =VCE se requieren en lugar de
un simple listado de todos los voltajes nodales, debe añadirse un enunciado de control .DC
como se indica. En el enunciado .De se especifica la fuente al nivel necesario. Si se repiten los
22 V como en este caso, el análisis únicamente se hará en este nivel. Si el segundo nivel es
distinto, el paquete desarrollará el análisis a cada nivel en y entre los dos niveles utilizando un
incremento definido como la entrada siguiente, en este caso 1V. Sin embargo, debido a que los
22 V se repiten en este enunciado de control .DC, se requiere el l V para completar el formato
OC Biasinq of BJT - Fig. 4.69
VCC 2 o 22V
Rl 2 1 39K
R2 1 O 3.9](
Re 2 3 lOR
RE 4 o l.SK
CE 4 o SOUF
Q1314QH
.MODEL QN NPN(BF-140 IS-2E-15)
.oc VCC 22 22 1
.PRINT OC I(RC) V(3,4)
.OPTIONS NOPAGE
.END
Capítulo 4 Polarizacíón en dc-BJT](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-226-320.jpg)
![9
8
7
6
5
4
3
2
°
le (mA)
5
. , 1;--;- :~~tr f110¡¡A.
¡](Xl
10 15
: 90';~
" 80~A
:70~A:
:60~A .
::::;c ,,¡:-,i,c::
:50uA '
re-: ,,;
10,A '=ti:
~ t"l/~=o~A¡
25 30
Figura 4.78 Problemas 5.10,19,35,36.
§ 4.4 Circuito de polarización estabilizado en emisor
6. Para el circuito de polarización con emisor estabilizado de la figura 4.79, determine:
a) lB
b) 1/,,
e) VCE(J'
d) Ve
e) VE'
f) VE'
7. Con la información que proporciona ia figura 4.80, calcule:
a) Re
b) RE'
e) RB'
d) VeE'
e) VE'
8. Con la información que ofrece la figura 4.81, determine:
a) f3.
b) Vee
e) RE'
9. Calcule la corriente de saturación para la red de la figura 4.79.
'* 10. Usando las características de la figura 4.78, determine lo siguiente para una configuración de
polarización en emisor si se define un punto Q en le = 4 mA y VCE = 10 V.
• Q Q
al Re SI Vcc = 24 Vy RE = 1.2 kQ.
b) f3 en el punto de operación.
el RE'
d) La potencia disipada por el transistor.
e) La potencia disipada por el resistor Re
Problemas
20 V
510 kQ
2AkQ
.leQ
~+-:---.<JVc
f3= 100
i<-Ij-k-Q--.<JVE
~
Figura 4.79 Problemas 6, 9, ~ 1,
20.24,48,51,54,58.62.
12V
=i).2mA
Re
RB
7.6 V
+
VB
VCl:" p=.W
2.4 V
RE
~
figura 4.80 Problema 7.
20 .llA t
2.7 kn
+
t----o 2.1 V
0.68 k,Q
Figura 4.81 Problema 8.
207](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-233-320.jpg)
![15. Determine la corriente de saturación (Ie", )para la red de la figura 4.82.
* 16. Determine para la siguiente configuración de divisor de voltaje de la figura 4 .85 utilizando la
aproximación. si se satisface la condición establecida por la ecuación (4.33).
a) le
b) Ver
e) lB'
d) VE'
e) VB,
* 17. Repita el problema 16 empleando el sistema exacto (Thévenin) y compare las soluciones. Basán-
dose en los resultados. ¿es el sistema aproximado una técnica válida de análisis si la ecuación
(4.33) está satÍsfecha?
18.
* 19.
• 20.
a)
b)
e)
a)
b)
e)
d)
e)
f)
a)
b)
e)
Determine lc" ' VCE" e lB , para la red del problema 12 (figura 4.82) con el método aproximado
aunque la condición establecida por la ecuación (4.33) no esté satisfecha.
Determine Ic". VCE r
, e lB, utilizando el método ex.acto.
Compare las soluciones y' comente sobre si la diferencia es lo suficientemente grande como
para requerir el respaldo de la ecuación (4.33) cuando se determine qué método debe utilizarse.
Con las caractertsticas de la figura 4.78, detennine Rc y RE para la red del divisor de voltaje
que tiene un punto Q de le := 5 mAy Ver: = 8 V. Utilice Vcc = 24 V y Rc = 3RE•
o '-0
Encuentre Vt.,.
Determine VB'
Encuentre R]. si R¡ = 24 kQ suponiendo que {3RE
> ¡ORz.
Calcule f3 en el punto Q,
Pruebe la ecuación (4.33) y obsérvese si la suposición del inciso d es correcta.
Determine le y VeE
para la red de la figura 4.82.
Cambie f3 a 120 (50% de incremento) y detennine los nuevoS valores de le y VCE
para la red de
la figura 4.82.
Determine la magnitud del porcentaje de cambio en le y VCE
utilizando las siguientes ecuaciones:
1
I - I 1%Mc ~ c.P.''';' Cr?-l"'.' X 1ooo/c.
c.]W1<., I
v - V 1%t:.V
eE
= eEIP"~'; CE,p"",,¡ X 100%
CE'p,n, "
d) Compare la solución del inciso e con las soluciones que se obtuvieron para e y f del
problema 11. Si no se llevó a cabo, obsérvense las soluciones proporcionadas en el
apéndice E.
e) Basándose en los resultados del inciso d, ¿cuál configuración es menos sensible a las
variaciones en f3'?
*21. 1 Repita los incisos a a e del problema 20 para la red de la figura 4.85. Cambie {) a 180 en el
inciso b.
II ¿Qué conclusiones generales se pueden hacer respecto a las redes en las cuales se satisface la
condición f3RE > IOR2
Ylas cantidades le y VCE deben resolverse en respuesta a un cambio en f3?
§ 4.6 Polarización de de por retroaliinentación de voltaje
22. Para la configuración de retroalimentación del colector de la figura 4.86, determine:
23.
~ ~, ~v
b) le
e) Ve
Para la configuración de retroalimentación de voltaje de la figura 4.87 , calcule:
a) le
b) Ve
el VE'
d) VeE
,
470kn 220 kn
'. o--JI--~----I
1.5 kQ
6.2kU
Figura 4.87 Problema 23.
15~F
...
Problemas
18 v
3.3 kQ
39 kf2
+--=--ov,
8.2 kQ
¡ka
Figura 4.85 Problemas 16, 17,21.
+16 v
3,6kQ
470kO:
0.51 ka
Figura 4.86 Problemas 22. 50. 56,
60.64,
209](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-235-320.jpg)
![*29. Para la red de la figura 4.93, especifique:
a) lB'
b) le
e) VE'
d) Vet.
*30. Determine el nivel de VE e lE para la red de la figura 4.94.
* 31. Para la red de la figura 4.95. determine:
a) 1é"
b) Ve
c) Vcr 6Y
~
+18V
9.1 kQ
5JükQ "Ie Ve
330 kQ
+
P=130
510 kQ
1.5 kQ
'-----+----0 -18 v
~= 120
+
].2 kD
-6/
Figura 4.93 Problema 29. Figura 4.94 Problema 30. Figura 4.95 Problema 31.
§ 4.8 Operaciones de diseño
32. Calcule Rc y RB para una configuración de polarización fija si Vcc = 12 V. f3 = 80 e le = 2.5 roA
con VCE = 6 V. Utílice valores estándar. Q
(1
33. Diseñe una red con estabilización en emisor a lc~ =flc, y VccQ =+VcC' Utilice Vcc = 20 V.
lc = 10 mA. f3= 120 YRc = 4RE
• Utilice los valores estándar.
34. Diseñe una red de polarización por divisor de voltaje utilizando una fuente de 24 V, un transistor
con una beta de 110, y un punto de operación de lc(. =4 mAy VCE (. =8 V. Elija VE =+Vcc Utilice
valores estándar.
* 35. Con las características de la figura 4.78. diseñe una configuración de divisor de voltaje que tenga
un nivel de saturación de 10 mA. Y un punto Q a la mitad entre el corte y la saturación. La fuente
que está disponible es de 28 V Y VE Ydebe ser un quinto de VCC' La condición establecida por la
ecuación (433) también debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los
valores estándar.
§ 4.9 Redes de conmutación de transistores
*36. Con las características de la figura 4.78, determine la apariencia de la forma de onda de salida para
la red de la figura 4.96. Incluya los efectos de VCE", Ydetermine lB' lB~,,, e le,,, cuando Vi = 10 V.
Detennine la resistencia colector a emisor en saturación y en corte.
*37. Diseñe el inversor a transistor de la figura 4.97 para operar con una corriente de saturación de
8 mA empleando un transistor con una beta de 100. Utilice un nivel de lB igual a1120% de lB y
valores es.tándar de resis.tores. """
10 V
v,
2.4kQ
IOV 180 ka
5Y
v,
OY
ov
FIgUra 4.96 Problema 36. F'lgura 4.97 Problema 37.
Problemas
1.8 kD
10Y
5Y
p= lOO
211](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-237-320.jpg)
![214
§ 4.12 Estabilización de la polarización
47. Determine lo siguiente para la red de la figura 4.75.
a) S(lco).
~~~. .
e) S({J) utilizando T1
como la temperatura en la que los valores de los parámetros 6stán especifi-
cados y f3(T,) como el 25% mayor que f3(T,l.
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operación con un incre-
mento de 'ca de 02 j.iAa 10 J1..A, una caída de VBE de 0.7 V a 0.5 V Yun incremento de j3del25o/c.
*48. Para la red de la figura 4.79, determine:
a) S(lco).
b) S(VBE).
e) S({J) utilizando T) como la temperatura en la cual las valores de los parámetros están especifi-
cados y {3(T2) como e125% mayor que {3(T1).
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operación con un
incremento de 1ca de 0.2 J1A a 10 J1A, una caída de VBE
de 0.7 V a 0.5 V Yun incremento de f3
del 25%.
*49. Para la red de la figura 4.82. detennine:
a) S(lco).
b) S(VBE).
c) S(fJJ utilizando T) como la temperatura en la que los valores de los parámetros están especifi-
cados y f3(T,) como el 25% mayor que f3(T]).
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operación con un
incremento de leo de 0.2 ~A a 10 j1A, una caída de VBE de 0.7 Va 0.5 V Yun incremento de f3
del 25%.
*50. Para la red de la figura 4.91, detennine:
a) S(lco).
b) S(VBE).·
c) S(fJJ utilizando T) como la temperatura en la cual Jos valores de los parámetros están especifi-
cados y j3(T,) como el 25% mayor que f3(T]).
d) Detennine el cambio neto en le si resulta un cambio en las condiciones de operación con un
incremento de lea de 0.2 ~A a 10 f..1.A, una caída de VBE de 0.7 V a 0.5 V Y un incremento de
f3 del 25%.
* 51. Compare los valores relativos de la estabilidad para los problemas 47 a150, Lc~. resultados para los
ejercicios 47 y 49 pueden encontrarse en el apéndice E. ¿Se pueden derivar algunas conclusiones
generales a partir de los resultados?
* 52. a) Compare los niveles de estabilidad para la configuración de polarización fija del problema 47 .
b) Compare los niveles de estabilidad para la configuración de divisor de voltaje del problema 49.
c) ¿Cuáles factores de los inciso a y b parecen tener mayor influencia sobre la estabilidad del
sistema, o no existe un patrón general sobre los resultados?
§ 4.13 Análisis por computadora
53. Lleve a cabo un análisis PSpice (versión OOS) de la red de la figura 4.75. Esto es,determine IC' VCE e lB.
54. Repita el problema 53 para la red de la figura 4.79,
55. Repita el problema 53 para la red de la figura 4.82.
56. Repita el problema 53 para la red de la figura 4.86,
57. Repita un análisis PSpice (versión Windows) para la red de la figura 4.75.
58. Repita el problema 57 para la red de la figura 4.79.
59. Repita el problema 57 para la red de la figura 4.82.
60. Repita el problema 57 para la red de la figura 4.86.
61. Desarrolle un análisis de la red de la figura 4.75 utilizando BASIC. Es decir, detenrune lC' VCE e lB'
62. Repita el problema 61 para la red de la flgura 4.79.
63. Repita el problema 61 para la red de la figura 4.82.
64. Repita el problema 61 para la red de la figura 4.86.
*Los asteriscos indican problemas más difíciles.
Capitulo 4 Polarización en dc-BJT](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-240-320.jpg)
![220
5 1- -
ID (mA) 1 / Ubicación de los valore~ de estrechamiento
~ /. .Región I Región de saturación
f-$~~~;.a. ;I~-:"..,.....,..,...___-:-_.,.....__
~ Lti·· L
• ,-~','-"
7 ;,' :,-~-,IJ-~. '.."-t,' 0' :, __" :,,-·_:·:,.~,"I: ~,: .. I ,
6 "T -t-~~ _' ! I =-~+-. I-i-J- ;, '
11• j I'
4
3
o , 5 10 15 '0 15
FIgUra 5.10 Características del JFET de canal-n con loss '" 8 mAy Vp '" -4 V.
El nivel de VGS que da por resultado ID = OmA se encuentra definido por VGS = Vp'
siendo Vp un voltaje negativo para los dispositivos de canal-n y un voltaje positivo
para los ]FET de canal-p.
En la mayor parte de las hojas de especificaciones, el voltaje de estrechamiento se encuen-
tra especificado como VGS(apagado) en vez de Vp' Más adelante, en este capítulo se revisará una
hoja de especificaciones cuando hayan sido presentados los elementos básicos más importan-
tes. La región a la derecha del estrechamiento en la figura 5.l0 es la región empleada
normalmente en los amplificadores lineales (amplificadores con una mínima distorsión de la
señal aplicada). y se le refiere como la región de corriente constante, saturación o región de
amplificación lineal.
Resistor controlado por voltaje
La región a la izquierda del estrechamiento en la figura 5.10 es conocida como la región óhmica
o de resistencia controlada por voltaje. En esta región al JFET se le usa en realidad como un
resistor variable (posiblemente para un sistema de control de ganancia automática) cuya resis-
tencia se encuentra controlada por medio del voltaje de la compuerta a la fuente. Obsérvese en
la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre
el drenaje y la fuente para VDS < Vp , es una función del voltaje aplicado VGs' Mientras lIGS se
convierte en más negativo, la pendiente de cada curva se hace más horizontal, correspondien-
do a un nivel creciente de resistencia. La siguiente ecuación ofrecerá una buena y primera
aproximación del nivel de resistencia en términos del voltaje aplicado VGS'
(5.1 )
donde roes la resistencia con Ves;:: OV Yrd es la resistencia en un nivel particular de VGS'
Para un JFET de canal-n con r, igual a 10 kQ (VGs=OV, Vp =-6 V), la ecuación (5.1) dará
por resultado 40 kQ en VGS = -3 V
Dispositivos de canal-p
El JFET de canal-p está construido exactamente de la misma manera que el dispositivo de
canal-n de la figura 5.2 con una inversión de los materiales tipo p y tipo n, como se muestra en
la figura 5.11.
Capítulo 5 Transistores de efecto de campo](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-246-320.jpg)
![Para las características de drenaje de la figura 5.15, si se sustituye Ves;: ~1 V,
(
Ves) 2
ID = loss 1---
Vp
( -lY)'=8mAI---
-4Y
= 8 mA(0.5625)
= 4.5 mA
8mA(1 - ~)' =8mA(0.75)2
(5.5)
como se muestra en la figura 5.15. Obsérvese el cuidado que se necesita tomar con los signos
negativos de Ves 'J Vp en los cálculos anteriores. La pérdida de un signo daría un resultado
totalmente erróneo.
Debe resultar obvio a partir de lo anterior que dados Voss y Vp (como normalmente se
proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para cualquier
nivel de Vcs' Recíprocamente, utilizando álgebra básica se puede obtener [a partir de la ecuación
(5.3)] una ecuación para el nivel resultante de Ves para un nivel dado de ID. La derivación es
bastante directa y dará como re,:s.::ul:..:t"ad::.o=--____----:===----,
Ves = Vp(l - ~ ID ) (5.6)
IDss
Puede probarse la ecuación (5.6) si se localiza el nivel de Ves que dará por resultado una
corriente de drenaje de 4.5 mA para el dispositivo con las características de la figura 5.15.
= - 4 Y(l - -) 0.5625) = -4 Y(l - 0.75)
= -4 Y(0.25)
= -1 V
como se sustituyó en el cálculo anterior y siendo verificado por la figura 5.15.
Método manual rápido
Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podría resultar
muy ventajoso tener un método manual rápido, con objeto de graficar la curva de la manera
más eficiente mientras se mantenga un grado aceptable de precisión. El formato de la ecuación
(5.3) es tal, que los niveles específicos de Ves darán niveles de ID que podrán ser memorizados
para proporcionar los puntos necesarios con objeto de graficar la curva de transferencia. Si se
especifica que Ves sea la mitad del valor de estrechamiento Vp' el nivel resultante de ID será el
siguiente, de acuerdo con la determinación de la ecuación de Shockley:
_ 12)2 __ 1DSsC0.5)2
5.3 Características de Transferencia 225](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-251-320.jpg)
![228
VALORES !'OMINALES MÁXIMOS
Clasificación Símbolo Valor Lnidad
Voltaje drenaje-fuente VD' 25 Vd,
Voltaje drenaje-compuerta VDO
25 Vd,
Voltaje inverso ,:ompuerta-fuente VOSR -25 Vdc
Corriente de la I:ompuerta lo JO mAdc
Disipacion total del dispositivo @TA
= 25 oC PD JlO mW
Pérdida de dlsipación arriba de 25 oC 2.82 mW/oC
Rango de temperatura de la unión T, 125 oC
Rango de almacenamiento de temperatura del canal T,,~ -65a+150 oC
CARACTERÍSTICAS ELÉCTRICAS (T" = 25 oC a menos que se especifique lo contrario)
Característica
CARACTERÍSTICAS "APAGADO"
Voltaje de ruptura compuerta-fuente
(iG=-IOtlAdc. VDS=O)
Corriente inver'ia de la compuerta
(Ves = -15 Vdc. Vos =0)
(VGS = :"15 Vdc. Vos =0. TA
= 100°C)
Voltaje de corte: compuerta fuente
(VDS = 15Vdc,lo= lOnAdc)
Voltaje compuerta fuente
(Vos = 15Vdc.lo = 100,uAdc)
L-...::'.
CARACTERíSTICAS "ENCENDIDO"
Corriente de drenaje con voltaje de cero en la entrada"
(VDS = 15 Vde, Vos = O)
CARACTERÍSTICAS ES PEQUEÑA SEÑAL
Admitaneia de transferencia directa para fuente común'
(Vos'" 15 'Vde.VGS =O,f= LOkHz)
Admitancia dI: salida para fuente común'
(VDS = 15 Vde, VGs=O,f= 1.0kHz)
Capacitancia de entrada
(Vos = 15 Vdc, VGS =0, f= 1.0 MHz)
Capacitancia ele transferencia inversa
(Vos = 15 Vde, VGS = O.f= 1.0 MHz)
·l'T1Jeb, de pul",: ",oho del pul'oO 5630 m" ciclo dc t,~bajo:;; 10%
VIBRIGSS
IGSS
VGS(~p.l~ado)
2N5457
2N5457 Ves
2N5457
I Yh i
2N5457
I y,,,:
e",
C,,,
Figura 5.18 JFET de canal-n 2N5457 de Motorola.
Valores nominales máximos
2N5457
E?CAPSULADO 29-04. ESTILO 5
TO-92 (TO-226AAl
Refiérase al 21'04220 para ~ráficas.
-25 - -
- - -1.0
- - -200
-0.5 - --6.0
- -2.5 -
1000 - 5000
- 10 50
- 4.5 7.0
- 1.5 3.0
I
Vd,
nAde
Vdc
Vd,
pmho~
pmho~
pF
pF
1
I
La lista de valores nominales máximos por 10 general aparece al principio de la hoja de espe-
cificaciones,junto con los voltajes máximos entre las terminales específicas, los niveles máxi-
mos de las corrientes y el nivel máximo de disipación de potencia del dispositivo. Los niveles
máximos especificados para VDS y VDG no deben excederse en ningún punto del diseño de la
operación de] dispositivo, La fuente aplicada VDD puede exceder estos niveles, pero el nivel
real de voltaje entre estas terminales nunca debe exceder el nivel especificado. Todo buen
Capítulo 5 Transistores de efecto de campo](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-254-320.jpg)
![240
Cuando VGS se incrementa más allá del nivel de umbral, la densidad de los portadores
libre en el canal inducido se incrementan, dando por resultado un nivel mayor de corriente de
drenaje. Sin embargo, si se mantiene Ves constante y sólo se aumenta el nivel de VDS' la co-
rriente de drenaje eventualmente alcanzará un nivel de saturación así corno ocurrió al JFET y
al MOSFET de tipo decrementa. La saturación de ID se debe a un proceso de estrechamiento
descrito por un canal más angosto al final del drenaje del canal inducido. como se muestra en
la figura 5.33. Al aplicar la ley de voltaje de Kirchhoff a los voltajes de las terminales del
MOSFET de la figura 5.33, se encuentra que
D
Estrechamiento (principio)
Reg.ión de ag.otamiento
Substrato
tipop
(5.11)
Figura 5.33 Cambio en la región de
agotamiento y el canal con aumento
en el nivel de Vos para un valor fijo
de VGS-
Si V GS se mantiene fijo en un valor tal como 8 Y Y VDS se aumenta de 2 Y a 5 y, el voltaje
V DG [debido a la ecuación (5.111] caerá de -6 Y a -3 Y Y la entrada será cada vez menos
positiva respecto al drenaje. Esta reducción en el voltaje de la compuerta al drenaje reducirá a
su vez la fuerza de atracción para los portadores libres (electrones) en esta región del canal
inducido, causando una reducción en el ancho efectivo del canal. Eventualmente, el canal se
reducirá al punto del estrechamiento y se establecerá una condición de saturación como se des-
cribió antes para el JFET y el MOSFET de tipo decremental. En otras palabras, cualquier creci-
lIÚento posterior en VDS y en el valor fijo de V GS no afectará el nivel de saturación de ID hasta
que se encuentren las condiciones de ruptura.
Las características de drenaje de la figura 5.34 revelan que para el dispositivo de la figura
5.33 con VGS = 8 y, la saturación ocurrió en un nivel de VDS ~ 6 Y. De hecho, el nivel de
saturación para VDS está relacionado con el nivel de VGS aplicado por
(5.12)
Por tanto. es obvio que para un valor fijo de VT' mientras mayor sea el nivel de Vcs' mayor será
el nivel de saturación para Vos' como se muestra en la figura 5.33 por la localización de los
niveles de saturación.
Capítulo 5 Transistores de efecto de campo](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-266-320.jpg)
![ID (mA)
II
10
9
8
7f-
6
5
4
3
2
o
~__---------------------------- Vos=+6V
j..___________________________ VGS:: +5 V
5 V,
6V
10 V 15 V ~ov 25V~
Figura 5.34 Características del drenaje de un MOSFET de tipo incremental
decanal~n con VT
", 2 Vyk" 0.278 x 10-3 AjV2.
Como se indicó para las características de la figura 5.33, el nivel de VT es de 2 Y, por el
hecho de que la corriente de drenaje ha caído a OmA. Por tanto:
Para los valores de VGS menores que el nivel de umbral, la corriente de drenaje de un
MOSFET de tipo incremental es de OmA.
La figura 5.34 indica que cuando el nivel de VGS
se incrementa de VT
a 8 Y, el nivel de
saturación resultante para ID también aumenta desde un nivel de O mA a 10 mA. Además, es
bastante notorio que el espaciamiento entre los niveles de VGS aumentaron cuando subió la
magnitud de Vcs' dando por resultado aumentos siempre crecientes en la corriente del drenaje.
Para los niveles de VGs > Vr la corriente de drenaje está relacionada al voltaje compuerta-
fuente aplicado mediante la siguiente relación no lineal:
(5.13)
Una vez más, es el término cuadrático que resulta de la relación no lineal (curva) entre ID y
VGs' El término k es una constante que, a su vez, es una función de la fabricación del disposi-
tivo. El valor de k se puede calcular a partir de la siguiente ecuación [derivada de la ecuación
(5.13)] donde ID(encendido) y Ves(f':nccn(itr:U) son los valores de cada uno en un punto en particular
sobre las características del dispositivo.
k = ____~ID~(~'"~C~en~d~id~O~)____ (5.14)
(V VT)2GS(encendido) -
Sustituyendo 1D(encendido) =: 10 mA donde VGS(encendido) =8 V a partir de las características
de la figura 5.34 da
lOmA 10 mA
k = - - - - = - - =
(8 Y - 2 Y)' (6 Y)2
= 0.278 X 1()-3 AN2
10 mA
36 y,
y una ecuación general para ID para las características de la figura 5.34 da por resultado:
5.8 MOSFET de tipo incremental 241](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-267-320.jpg)
![v,
v,
.. "encendido"
'----v
MOSFET de canal-p
Substrato de típo n
,.encendido"
'-....._-vMOSFET de canal-n
p
Figura 5.43 CMOS con las conexiones indicadas en la figura 5.44.
Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efec-
tivo. De l~ misma mai.1era que se presentó para los transistores de conmutación, un inversor es
un elemento lógico que "invierte" la señal aplicada. Esto es, si los niveles lógicos de operación
son OV (estado O) y 5 V (estado 1), un nivel de entrada de OV dará por resultado un nivel de 5 V
Yviceversa. Se absenta en la figura 5.44 que ambas entradas están conectadas a la señal de
entrada ylos dos drenajes a la salida VO
' La fuente del MOSFET de canal-p (Q,) está conectada
directamente al voltaje aplicado Vss' mientras que la fuente del MOSFET de canal-n (Q,) está
conectada a tierra. Para los niveles lógicos definidos arriba, la aplicación de 5 V en la entrada
deben dar por resultado una salida aproximada de OV. Con 5 Ven Vi (respecto a la tierra). VGS,
= Vi YQ, está "encendido", dando por resultado una resistencia muy baja entre el drenaje y la
fuente, como se muestra en la figura 5.45. Ya que Vi y Vss están en 5 Y, Ves, = O V, lo cual es
menor que el VT necesario para el dispositivo y da por resultado un estado "apagado". El nivel
de resistencia resultante entre el drenaje y la fuente es muy alto para Q2' como se muestra en la
figura 5AS. Una aplicación simple de la regla del divisor de voltaje indicará que Vu se en-
cuentra muy cerca de OV o en el estado O. estableciendo el proceso de inversión deseado. Para
un voltaje aplicado Vi de OV (estado O). Ves. =OV Y Q, estará apagado con Vss , =-5 V.
encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentará un 'pequeño
nivel de resistencia y Q¡ una gran resistencia y Vo == Vss = 5 V (el estado 1). Debido a que la
corriente de drenaje que fluye en cada caso está limitada por el transistor "apagado" en el valor
de fuga, la potencia que disipa el dispositivo en cada caso es muy bajo. En el capítulo 17 se
presentan más comentarios sobre la aplicación de lógica eMOS.
+
V
GS
,_tV
;s=5V
+ ~ MOSFET
de canal-p
Q,
oVu=OV
(estado O)
5 V I MOSFET
(estado 1) L-~"""1 de cana!-n
+ Q,
Ves, -
...
Figura 5.44 Inversor CMOS.
Q} apagado
Q] encendido
R]VSS
V" =- - == OV (estado O)
R] + R~
Figura 5.45 Niveles relativos de resistencia para
VI'" 5 V (estado 1).
S.l! CMOS 249](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-275-320.jpg)
![TABLA 6 l Configuraciones polarización de FET
Tipo Configuración Ecuaciones pertinentes Solución gráfica
{'f
In
RIJ ID,)
JFET
VCSQ::O -VCiG
Punto ajcon polarización fija _iRG
VDS = Voo - JoRs
V CG + , Vp VGC o Ves
d""
Iv
1055
JFET Ro
Ves = -lrfis
P"UIO~con autopolarización
VDS = Voo -I¡ARo - RsJ - - 1'0
Re Rs
Vp:v- O Ve;
G.I'
83:'"
ID
JFET RI RD V _= R~VDD 'DSS
con polarización mediante
(, RI + R:!
pumud
ve
divisor de voltaje R~ R
Ves = Ye - loRs
~, VDS = VOD - Iv(Ro + Rs)
v, O Ve vr.s
.{
In
Ro
PuulO rJ-
lD'S
Compuena común Vos = Yss - loRs Vss
JFET VDS = V¡:){) + Vs.. - lo(Ro + Rs)
~R,
-Vss V, O V5_ Ves
d'" """
Punto Q lo
¡f>S~
JFET Ro Yc;sQ= O V
)(Ves,,= OV) ID(i == Ivss
/VesQ ::;; OV
~
O Ves
d"
lo
V(;S = -l,/? loss
JFET VD = V DO
PunIOQ':J)
(Ro = Oa)
Re Rs
Vs = loRs -ro
Vos = VOD - IsRs
I VplV'GS o Ve;
MOSFET
d'"
ID
de tipo decremental Ro Punto Q
-(Todas las configu.raciones
~
Voso = -VCG
,arriba de los caso, positivos VOS = VOD -loRs
donde VGS " + voltaje)
POlarizagión fija Voo V, 01V"" Ve;
tf
Va' ID
MOSFET de tipo
R] RD
R~VDD R'
~OQdecrementa! Ve =--- ¡
RI - R2
'7Polarización mediante Ves = Vo -lsRs
divisor de voltaje R2 R
Vos = Vuo - lo(RD + Rsls
V, O Ve Ve~
CC
VOD lo
MOSFET de tipo Ro Ves = VDS Ro
~incremental VGS = VDD -loRD D(encc
Configuración por Ro
retroalimentación O Vesnñl V VDD Ves
GSfcncend,dol
S
V _ R;:YDD
ve ID
MOSFET de tipo R.¡
~incremental R Ro G - RT + R2
Polarización mediante
R: Rs
Ves = Ve; - 10ft!>
divisor de voltaje
O VesiTl'ti Ve Ves
284 Capítulo 6 Polarización del FET](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-310-320.jpg)
![6.8 REDES COMBINADAS
Ahora que se estableció el análisis en de para una variedad de configuraciones a BJT y FET, se
presenta por sí misma la oportunidad de analizar las redes con ambos tipos de dispositivos. Es
fundamental entender que el análisis sólo requiere que primero se estudie el dispositivo que
proporcionará un voltaje o un nivel de corriente en la terminal. Luego, la puerta se encuentra
abierta para calcular otras cantidades y concentrarse en las incógnitas restantes. Estos son, por
lo general, problemas que resultan interesantes, debido al reto que implica encontrar la entra-
da, y luego utilizar los resultados de las últimas secciones y el capítulo 5 para hallar las canti-
dades importantes de cada dispositivo. Las ecuaciones y relaciones que se necesitan sólo son
las que hasta ahora se han utilizado en más de una ocasión, así que no existe la necesidad de
desarrollar nuevos métodos de análisis.
Determinar los niveles de VD y Ve para la red de la figura 6.45.
r-----------------~r-016V
2.7 ka
82kn
1Mn
p= 180
24kQ
1.6kn
Figura 6045 Ejemplo 6.13.
Solución
A partir de la experiencia pasada, ahora se sabe que VGS es, por lo general, una cantidad im-
portante para determinar o escribir una ecuación con objeto de analizar las redes con JFET. Debido
a que Ves es un valor para el cual no es obvia una solución inmediata, se dará énfasis a la confi-
guración del transistor bipolar. La configuración mediante divisor de voltaje es una donde
puede aplicarse la técnica aproximada (/3RE =(180 x 1.6 kQ) =288 H.l > IOR, =240 kQ), lo
cual permite un cálculo de VB
utilizando la regla del divisor de voltaje en el circuito de entrada.
Para VB:
24 kQ(l6 V)
82kQ + 24kQ
Con el hecho que VBE = 0.7 V se obtiene
VE =VB - VBE =3.62 V - 0.7 V
= 2.92 V
= 3.62 V
6,8 Redes combinadas
.--t.
EJEMPLO 6,]3
285](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-311-320.jpg)
![básica de la red junto con algunos valores esperados del voltaje o la corriente. Para el
amplificador a JFET de canal-n está entendido con claridad que el valor estable de VGS
Q
está
limitado a OV o a un voltaje negativo. Para la red de la figura 6.54, VGSQ está restringido a
los valores negativos en el rango desde OV hasta Vp" Si se Conecta un voltímetro como lo
muestra la figura 6,54, con la punta de prueba positiva (normalmente roja) a la entrada y la
punta de prueba negativa (normalmente negra) a la fuente, la lectura debe tener un signo
negativo y una magnitud de unos cuantos volts. Cualquier otra respuesta tiene que conside-
rarse como sospechosa y debe investigarse.
El nivel de VDS normalmente se encuentra entre el 25 y el 75% de V
DD
, Una lectura de OV
para VDS indica que o bien el circuito está "abierto" o el JFET tiene un corto circuito interno
entre el drenaje y la fuente. Si VD tiene VDD volts, resulta obvio que no existe una caída a través
de RD debido a la falta de corriente a través de RD
y deben verificarse las conexiones para
revisar su continuidad.
Si el nivel de VDS parece inadecuado, puede verificarse sin problemas la continuidad de]
circuito de salida al conectar a tierra la punta de prueba negativa del voltímetro, y tomando la
medición de los niveles de voltaje desde VDO a tierra con la ayuda de la terminal positiva, Si VD ~
VDD' puede que la corriente a través de RD sea cero, pero existe continuidad entre VD YVDD' Si
Vs= VDD' el dispositivo no está abierto entre el drenaje y la fuente, pero tampoco "encendido".
Sin embargo, se confirma la continuidad de Vs' En este caso es posible que exista una conexión
pobre entre Rs y la tierra que puede no Ser muy obvia. También es posible que la conexión in-
terna entre el cable de la punta de prueba y el conector de la terminal se encuentren separados.
También existen otras posibilidades como un dispositivo en corto del drenaje a la fuente, pero
la persona que se encuentre localizando la falla simplemente tendrá que concentrar las causas
posibles del funcionamiento erróneo.
Puede verificarse la continuidad de una red midiendo sólo el voltaje a través de cual-
quier resistencia de la red (excepto para Re en la configuración JFET). La indicación de una
de OV revela de inmediato la falta de corriente a través del elemento debido a un circuito
abierto en la red.
El elemento más sensible en las configuraciones a BJT y JFET es el amplificador en sí
mismo. La aplicación de un voltaje excesivo durante las fases constructiva o de prueba, o el
uso indebido de valores incorrectos de resistores que ocasionan altos niveles de corriente,
pueden destruir el dispositivo. Si se cuestiona la situación del amplificador, la mejor prueba
para el FET es el trazador de curvas, ya que no sólo revela si el dispositivo es operable, sino
también sus rangos de valores de corriente y voltaje. Algunos probadores pueden indicar que el
dispositivo aún se encuentra básicamente en buen estado, pero no indican que su rango de
operación se ha reducido de manera severa.
El desarrollo de buenas técnicas de localización de fallas proviene en gran medida de la
experiencia y el nivel de confianza en cuanto a qué esperar y por qué. Desde luego, existen
ciertas ocasiones en que parecen desaparecer misteriosamente las razones de las causas de una
respuesta extraña cuando se verifica una red. En estos casos, lo mejor es no confiarse y conti-
nuar Con la construcción. Debe encontrarse la causa de tal situación "'buena o mala" muy
sensible o de lo contrario puede volver a ocurrir en el momento más inoportuno.
6.11 FET DE CANAL-P
Hasta ahora el análisis se ha limitado sólo a los FET de canal-n, Para los FET de canal-p se
necesita una imagen de espejo de las curvas de transferencia y se invierten las direcciones
definidas de comente, como se muestra en la figura 6.55 para los diversos tipos de FET.
Se observa en todas las configuraciones de la figura 6.55 que cada voltaje de la fuente
de alimentación es un voltaje negativo que consume corriente en la dirección indicada. En
particular, se observa que continúa la notación de doble subíndice para los voltajes tal
como se definió para el dispositivo de canal-n: V GS' VDS' y así sucesivamente. Sin embar-
go, en este caso VGS es positivo (positivo o negativo para el MOSFET de tipo decrementa!)
y VDS negativa.
6.11 FET de canal-p
s
rojo negro Rs
+ Vcs ..:
Figura 6,54 Verificación de la
operación en de de la
configuración del JFET con
autopo!arización.
291](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-317-320.jpg)
![indica como un JFET de. tipo decremental de canal-n (n-channel jfet-depletion). Si se selec-
ciona OK, aparecerá el símbolo JFET para su ubicación en la pantalla. Se coloca el JFET sobre
la localización deseada y se oprime el botón derecho del apuntador (mouse) para terminar el
proceso. Para los valores iniciales de VTO y BETA, sólo se selecciona el símbolo JFET que
está sobre el dibujo una vez (pero sólo una vez) y se opta por la selección Edit en la barra de
menús. Siguiendo la secuencia Edit - Model - Edit Instance Model, el Editor de Modelo
(Model Editor) aparecerá y se podrá inicializar VTO en -{iV y BETA en 0.222E-3. Una vez
inicializados, se elige OK para asignar estos valores en la aplicación.
En este ejemplo, VIEWPOINTS e IPROBE tendrán toda la información necesaria. Para
acelerar la ejecución, se selecciona Analysis seguido por Probe Setup y se elige Do Not
Auto-Run Probe. Una vez que se termina. la secuencia OK - Analysis - Simulation propor-
cionará los resultados que aparecen en la figura 6.64.
La corriente de drenaje igual a 4.23 mA es una réplica exacta de la solución con DOS así
como el voltaje VGS
=V(l,4) =3.5044 V -5.076 V =-1.57 V.
BASIC
Si se utiliza un lenguaje como BASIC, entonces es necesario encontrar una solución común
mediante el empleo de técnicas matemáticas para las ecuaciones que se definieron por la red y
el dispositivo. Para la red de la figura 6.65a, se observa que el dispositivo está descrito por la
ecuación de Shockley (6.65b):
(6.37)
mientras que la red está definida por (figura 6.65b)
VGS = VG - Irfis (6.38)
VG
R2
VDD
(6.39)con =
R¡ + R2
Si se inserta la ecuación para ID [ecuación (6.37)] en la ecuación (6.38), se obtiene
R¡
V, --)1--+--'"
R,
Ipss
v,
(a) (b)
VGG vGS Ftgura 6.65 Configuración mediante
divisor de voltaje Que se analizará
mediante el empleo de BASIC.
6,13 Análisis por computadora 299](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-325-320.jpg)
![la cual, cuando se expande, genera la siguiente ecuación cuadrática
IDssRs
+ (1 - 2IDSsRs) + (lDSSRS - VG)---V2
VesV2 GS Vpp
'-~ '--.-----" ~
a b e
Las soluciones a la ecuación cuadrática están determinadas por
-b ± -lb' - 4ac
2a
= O
siendo la solución real aquel valor de VGS que caiga dentro del rango entre Oy Vr El programa
probará desde luego, el valor de b2 - 4ac, indicando que no existe solución en caso de tener un
valor negativo. Luego, los voltajes del drenaje y la fuente son
Vs = IvRs
y VDS = VD - Vs
(6.40)
(6.41)
(6.42)
En las tablas 6.2 y 6.3 se proporciona un resumen de las variables y las ecuaciones que se
utilizan en el módulo 11000. En la figura 6.66 aparece el listado del programa junto Con una
ejecución con los mismos valores utilizados en el análisis PSpice. Una vez más es importante
notar la correspondencia tan cercana entre los resultados.
TABLA 6.2 Ecuaciones y enunciados
para el módulo 11000
TABLA 6.3 Ecuaciones y variables del programa
para el módulo 11000
Ecuación
R2
vG=--VDDR¡ +Rz
Vs= l"Rs
vGs=vG-VS
lD=IDS{v::]
A = IDssRs
Vi
2lDssRs
8=1----
Vp
C=IDssRs-VG
D = B2 -4AC
-B + 'iD
Vz=
2A
-B-W
2A
VD= VDD-1aRD
300
Enunciado para computadora
GG = (R2/(Rl + R2)) , DD
VS=ID'RS
GS=VG-VS
ID = SS' (1 - GSNP) ; 2
A=SS'RSNP;2
B= 1-2' SS' RSNP
C=SS' RS-GG
D=B ;2-4'A'C
VI = (-B + SQR(D))/(2' A)
V2 = (-B - SQR(D))/(2' A)
VD=DD-ID' RD
VS=ID'RS
DS=VD-VS
Capítulo 6 Polarización del FET
Variable de la ecuación Variable del programa
VG
VS
VD
GG
DD
GS
DS
VP
ID
SS
Rl
R2
RS
RD](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-326-320.jpg)
![CAPÍTULO
Análisis a pequeña
señal del transistor
bipolar
-] r-.........................................L
346
8.1 INTRODUCCIÓN
Los modelos de transistores que se presentaron en el capítulo 7 se utilizan ahora para llevar a cabo
un análisis en ac a pequeñaseñal de las configuraciones estándar de redes de transistores. Las redes
analizadas representan la mayoría de aquellas actualmente utilizadas en la práctica. Las
modificaciones a las configuraciones estándar se examinarán con relativa facilidad una vez
que se revise y entienda el contenido de este capítulo.
Debido a que el modelo r, es sensible al punto real de operación, será el modelo primario
para el análisis que se desarrollará. Sin embargo, para cada configuración, se examina el efecto
de la impedancia de salida como es proporcionado por el parámetro hoe del modelo equivalente
híbrido. Para demostrar las similitudes que existen entre los modelos, se dedica una sección al
análisis a pequeña señal de las redes BJT que únicamente utilizan el modelo híbrido equivalente.
El análisis de este capítulo no incluye una resistencia de carga RL
o la resistencia de la fuente
R,. Se reserva el efecto de ambos parámetros para un método para sistemas en el capítulo 10.
El análisis por computadora incluye una breve descripción del modelo de transistor
empleado en el paquete de programas PSpice. Este programa demuestra el rango y profundidad
de los sistemas de análisis por computadora, los cuales están disponibles en la actualidad y lo
relativamente fácil que resulta capturar una red compleja e imprimir los resultados deseados.
Se incluye un programa en BASIC para permitir una comparación entre el uso de un paquete
de programas y un lenguaje de computación.
8.2 CONFIGURACIÓN DE EMISOR COMÚN
CON POLARIZACIÓN FIJA
La primera configuración que se analizará con detenimiento es la red de polarización fija de
emisor común de la figura 8. L Se observa que la señal de entrada Vi se aplica a la base del
transistor mientras que la salida VD está en el colector. Además, la corriente de entrada Ii no es
la corriente de la base sino la corriente de la fuente. mientras que la corriente de salida lo
proviene del colector. El análisis a pequeña señal comienza por eliminar los efectos de de de
Vce y reemplazar los capacitares de acoplamiento Cl
y C, mediante cortos circuitos equivalentes,
lo cual origina la red de la figura 8.2.
En la figura 8.2 se observa que la tierra común de la fuente de y la terminal del emisor del
transistor permite la reubicación tanto de Rs como de Re en paralelo con las secciones de
entrada y de salida del transistor, respectivamente. Nótese además, la colocación de los
parámetros importantes de la red Zi' Zo' Ii e lo en la red que se redibujó. La sustitución del
modelo Te para la configuración de emisor común de la figura 8.2 dará por resultado la red de
la figura 8.3.](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-372-320.jpg)
![][
350
f) Zo = rJlRe = 50kQII3kQ = 2.83kQ vs. 3kQ
ro 11 Re 2.83 kQ
A~ = - ~-'---''- =- - - = -264.24 vs. -280.11
10.71 Qr,
f3RB
ro (100)(470 kQ)(50 kQ)
_----.:~-"---- = --.:...-.:...-_-'-.:.-.:...-_-
(ro + Rc)(R8 + f3r,) (50 kQ + 3 kQ)(470 kQ + 1.071 kQ)
= 94.13 vs. lOO
Como verificación:
Z, -(-264.24)( 1.069 kQ)
A. = -A - = = 94.16
, ~ Rc 3 kQ
la cual difiere ligeramente debido sólo a la precisión que se lleva a través de los cálculos.
8.3 POlARIZACIÓN MEDIANTE DIVISOR DE VOLTAJE
La siguiente configuracíón que se analizará es la red de polarización mediante divisor de voltaje
de la figura 8.7. Considérese que el nombre de la configuración es un resultado de la polarización
mediante divisor de voltaje en el lado de la entrada para calcular el nivel en de de VE'
Vee
R,
li
- B
V, o-----}
e,
-Zi R,
V,
Re
e
E
RE
{----<o v,
e,
---Z,
CE
Figura 8.7 Configuración de
polarización mediante divisor
de voltaje.
Al sustituir el circuito equivalente r, se obtendrá la red de la figura 8.8. Se observa la ausencia
de RE debido al efecto de reducción de baja impedancia del capacitar de desvío, CE' Esto es, a la
frecuencía (o frecuencias) de operación, la reactancia del capacitares tan pequeña en comparación
con RE que se maneja como un corto circuito para la señal a través de RE' Cuando Vcc se
+
Vi
-
li
--Zi
.....
R,
~
R'
b b
11
1
R, ~ Pr,
e
e
~ h +
•/JI, 'o Re V,
I
~
-Z, -e
'*'
Figura 8.8 Sustitución del circuito equivalente re en la red equivalente de ac de la figura 8.7.
Capítulo 8 Análisis a pequeña señal del transistor bipolar .](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-376-320.jpg)
![][
356
Debido a que el cociente Relro es siempre mucho menor que ({3 + 1),
(f3 + l)RE
Zb :. f3re + ---"---'---=--
l + (Re + RE)/ro
Zb:' f3r, + (f3 + I)RE
la cual puede compararse de manera directa con la ecuación (8.20).
En otras palabras, si ro ;? 1O(Rc + RE)' se podrán obtener todas las ecuaciones derivadas
con anterioridad.
Debido a que f3 + 1 == {3, la siguiente ecuación resulta excelente para la mayoría de las
aplicaciones:
Z,
o'
Sin embargo, ro» re y
la cual puede escribirse como
Zo:' Rcl1ro[' + f3 r ]
I + f3 e
RE
l reZO:'Rcl1ro['+ ' ]-+-
f3 RE
(8.31 )
(8.32)
Normalmente tanto 1/f3 como r/RE son menores que uno y suman un total que por lo
general es menor que uno. El resultado es un factor de multiplicación para ro mayor que uno.
Para {3 = lOO, r" = lO Q YRE = l kQ:
1 1
-1--"-- = ---'---1O-:-,...~ = - = 50
re 1 H 0,02
-+- -+
f3 RE 100 1000 n
y
la cual, por supuesto es Re Por tanto,
la cual se obtuvo con anterioridad.
A'v'
A = ~=v
Vi
Zo = Re IL-...:.__"'----' Cualquier nivel de r"
~
r ] Re
1+-:- +-r-
o o
Capítulo 8 Análisis a pequeña señal del trausistor bipolar
(8.33)
(8,34)](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-382-320.jpg)
![V, e • I
1, e,
-z,
Solución
16V
tI,
2.2 kO
90kíl
o
e, +
p =210J,,= 50 kQ
-I
z,
IOkíl
1..0.68 kQ
T eE
...-J
'=' Figura 8.14 Ejemplo 8.5.
(210)(0.68 kil) > 10(10 kfi)
142.8 k!l > 100 k!l satisfecha
V8
= R2 V - IOk!l (16 V) = 1.6 V
R, + R2 ce - 90k!l + 10k!l
VE = V8 - V8E = 1.6 V - 0.7 V = 0.9 V
VE 0.9 V
le = - = = 1.324 mA
RE 0.68k!l
r =,
26mV 26 mV = 19.64 O
1.324 mA
b) En la figura 8.15 se proporciona el circuito equivalente. Ahora, la configuración que se
obtiene es diferente a la de la figura 8.11 sólo por el hecho que
+
-z.
'~
"
- 10kQ 90kíl
RB = R' = RdlR2 = 9k!l
0.68k!l
+
2.2 kil ~
•
FIgUra 8.15 El circuito ac equivalente de la figura 8.14.
Las condiciones de prueba tanto de ro ;:;: IO(Re + RE) como de ro ;:;: IORe se satisfacen. El
empleo de las aproximaciones adecuadas dan
Zb"" {3RE = 142.8 k!l
Z; = RBIIZb = 9 k!l11142.8 k!l
= 8.47kO
8.4 Configuración de E-C con polarización en emisor
][
359](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-385-320.jpg)
![][
EjEMPLO 8.6
360
e) Zo = Re = 2.2kil
Re 2.2kO
d) A~ = - RE = - 0.68 kO = -3.24
Z¡ (8.47kO)
e) A¡ = -A~ Re = -( -3.24) 2.2 kO
= 12.47
Repetir el ejemplo 8.5 con eE en su lugar.
Solución
a) El análisis en de es el mismo y r, = 19.64 n.
b) Zb = f3r, = (210)(19.64 O) == 4.12 kO
Z¡ = RBllzb = 9 kOIl4.12 kO
= 2.83kil
e) Zo = Re = 2.2 kil
Re 2.2kO
d) A" = - - = -,--,---=- = -112.02 (un crecimiento significativo)
19.64 kOr,
e) A= -A~= _(_112.02)(2.83kO)
'~RL 2.2 kO
=144.1
En la figura 8.16 aparece otra variación de una configuración de polarización en emisor.
Para el análisis en de la resistencia del emisor es RE + REo' mientras que para el análisis en ac
el resistor RE en las ecuaciones anteriores es simplehIente-RE J con RE" en desvío por CE'
el
V, o-}I---"----I
--li
--Zi
...
-Z,
figura 8.16 Una configuración polarización
en emisor con una porción de la resistencia
de emisor en desvío en el dominio de ac.
8.5 CONFIGURACIÓN EMISOR-SEGUIDOR
Cuando se toma la salida a partir de la tenninal del emisor del transistor como se muestra en la
figura 8.17, se conoce a la red como emisor~seguidor. El voltaje de salida siempre es ligeramej'j,te
menor que la señal de entrada, debido a la caída de la base al emisor, pero la aproximación
Capítulo 8 Análisis a pequeña señal del transistor bipolar](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-386-320.jpg)
![] [.
"
+1.
Vo
+
v, 'V RE .-
-1 z"
... ...
Figura 8.19 Definición de
la impedancia de salida para la
configuración emisor-seguidor.
362
o (8.39)
y (8.40)
Zo: La impedancia de salida se describe mejor al escribir la ecuación para la comente lb:
Vi
lb =-
Zb
y luego multiplicando por (/3 + 1) para establecer 1". Esto es,
Sustituyendo por Z/) se obtiene
o
pero
y
de manera que
Vi
le = (f3 + I)h = (f3 + 1)-
Zb
le = ~-,,(f3_+,--l,-)V-,-i_
f3r, + (f3 + l )RE
Vi1 = -:-:--:-::--~_____~
, [f3r,/(f3 + 1)] + RE
(f3+l)~f3
f3re f3re
---~--=r
f3+1 f3 <
V
le == ----'-'--
re + RE
(8.4l)
Si ahora se construye la red definida por la ecuación (8.41). se obtiene la configuración de
la figura 8.19.
Para detenninar Zo' se hace cero V:. y
(8.42)
Por lo general RE es mucho mayor que Te' y a menudo se aplica la siguiente aproximación:
Z ~ ro - , (8.43)
A~,: Se puede utilizar la figura 8.19 para detenninar la ganancia de voltaje mediante la
aplicación de la regla del divisor de voltaje:
v = REVi
" RE + re
V RE
Y A,.
o
(8.44): - :
V RE. + re,
Con frecuencia, RE es mucho mayor que re' RE + r¡;::;: RE Y
(8.45)
Capitulo 8 Análisis a pequeña señal del transistor bipolar .](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-388-320.jpg)
![][
EJEMPLO 8.7
364
({3 + I)RElZb
A, ; -'--RnE~~
1+-
r"
Si se satisface la condición ro ~ 1ORE Yse utiliza la aproximación {3 + 1 ={J,
{3RE
Av=--
Zb
Pero Zb == {3(r, + RE)
de tal fonna que
RE IA, =---"---
re + RE
'--_ _ _ _ _--' ' •. ~IOR,
y
Para la red emisor-seguidor de la figura 8.20, detenninar:
a) re'
b) Z¡.
e) Zo'
d) A".
e) A,.
1) Repetir los incisos b a e cuando ro; 25 kQ Ycomparar los resultados.
12 V
f
220 ill
10 ~F
v,~I-~--I
--li
--Z,
{3 = 100. ro =00 Q
3.3 kQ
(8.52)
(8.53)
Figura 8.20 Ejemplo 8.7.
Solución
a) lB = RB
+ ({3 + I)R
E
l2V-O.7V
= 220 k!1 + (101)3.3 k!1 = 20.42pA
h=({3+ 1)/.
= (101)(20.42 ¡.tA) = 2.062 mA
r =,
26mV
= 2.062 roA = 12.61 n
capítulo 8 Análisis a pequeña señal del transistor bipolar](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-390-320.jpg)
![b) Zh = {3r, + ({3 + I)RE
= (100)(12.61 fl) + (101)(3.3 kfl)
= 1.261 kfl + 333.3 kfl
= 334.56 kfl == (3RE
Z, = RBI!Zb = 220 kfili334.56 kfl
= 132.72 ka
e) Z" = REllr, = 3.3 kfi1112.61 fl
= 12.56 a == r,
Vo RE 3.3 kfl
d) A, =V, = RE + r, = 3.3 kfl + 12.61 fl
= 0.996 ==1
e) A, == =
(100)(220 kfi) = _ 9.67
220 kfi + 334.56 kfl 3
contra
Z, ( 132.72 kfl)
A = -A ,- = -(0.996) = -40.06
, , RE 3.3 kfl
f) Al verificar la condición ro 2 lORE
, se tiene
25 kfl ;", 10(3.3 kfl) = 33 kfl
la cual no se satisface. Por tanto,
({3 + I)RE = (100)(12.61 fl) + (100 + 1)3.3 kfi
RE -=:-3.-=-3,:.::kfl:=-
+- 1 +--c
ro 25 kfl
= 1.261 kfi + 294.43 kfl
= 295.7 kfl
con Z, = RBllzh = 220 kfl11295.7 kfl
= 126.15 ka VS. 132.72 kfl a la cual se llegó de la manera anterior
Zo = REllre = 12.56 O como se obtuvo anteriormente
({3 + I)RE/Zb (lOO + 1)(3.3 kfi)/295.7 kfl
A= =-'-----;-'-'-----'-::-::---
, [1 + RE] [1 + 3.3 kfl lJ
r" 25 kfl
= 0.996 == 1
lo cual es igual al resultado anterior.
Portanto, aunque no se satisface la condición ro ;::: 10RE, los resultados para Zo y Av son los
mismos y únicamente Z¡ es un poco menor. Los resultados sugieren que para la mayoría de las
aplicaciones se puede obtener una buena aproximación de los resultados reales sólo con el
hecho de ignorar los efectos de ro para esta configuración.
La red de la figura 8.21 es una variación de la red de la figura 8.17, la cual utiliza una
sección de entrada divisor de voltaje para establecer las condiciones de polarización. Las
ecuaciones (8.37) a (8.47) se pueden cambiar con sólo reemplazar RB por R'; R¡ 1 R2•
La red de la figura 8.22 también proporciona las características de entrada/salida de
un emisor-seguidor. pero incluye un resistor colector Re En este caso RE se reemplaza una
vez más por la combinación en paralelo de R1 YR2. La impedancia de entrada Z¡ y la impe-
dancia de salida Z() no se afectan entre sí, porque Re no se refleja en las redes equivalentes
8,5 Configuración emisor-seguidor
J[
365](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-391-320.jpg)
![Por tanto,
t=
Vo Vi
=---=
RF RF
El resultado es
I [ Re]V = If3r - - I + - f3r V
1 1 e RF 'e e 1
o [
f3r, [ Re]Vi I + - I + - = lif3r,
RF 'e
y
z = Vi = ___-'-f3::-r-'-,__-,,-
'li 1+f3r'[I+Rel
RF r, J
Re = Re
pero Re es por 10 general mucho mayor que re y 1 +
z=
f3r,
,
I + f3Re
RF
de tal fOnTIa que
r
o Zi = "
-+
Re
13 RF
(8,58)
Zo: Si se hace Vi cero como se requiere para definir Zo' la red aparecerá como se muestra
en la figura 8.28. El efecto de f3rl' se elimina y RF aparece en paralelo con Re y
v, =O
¡
A,: En el nodo e de la figura 8.27,
Iv = f3Ib + r
Para los valores nOnTIales, f3Ib » r e Iv" f3Ib'
VD = -IoRe = -(f3Ib)Re
Sustituyendo lb = V/f3r, se obtiene
V,
V = -f3-Re
o 13r,
y
V Re
A, o
= - =
V r, ,
(8.59)
Figura 8.28 Definición de Zo para la
configuración de retroalimentación en
colector.
(8.60)
8.7 Configuración con retroalimentación en colector
J[
369](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-395-320.jpg)
![][
372
9V
?
1.7 kQ
180 ill ~/"
~VII""---<f-'--lf-----o V"
/; 10 ~F
--V, ~ f3 =200. r,/=ooQ
IO~F ......
__ Z"
Z,
Figura 8.29 Ejemplo 8.9.
Solución
Vce - VBE 9V - 0.7 V
a) lB = =RF + (3Re 180 kU + (200)2.7 kU
= 11.53 ¡LA
IE = «(3 + 1)IB = (201)(11.53 ¡LA) = 2.32 mA
r =,
26mV 26mV
32
= 11.21 n
2. mA
re 11.21 U 11.21 U
b) Z, =---'-- ---'---'--- =--'-'-'':''::''''=--
I Re I 2.7 kU 0.005 + 0.015
-+- -+
(3 RF 200 180 kU
= 11.21 U = 50(11.21 U) = 560.5 n
0.02
e) Zo = RcllRF = 2.7 kUII180 kU = 2.66 kn
Re
d) Al' = - - =
r,
27kU
11.21 U -240.86
(200)(180 kU)
180 kU + (200)(2.7 kU)
e) A = (3RF
, RF + (3Rc
= 50
f) 2¡: La condición ro;;:: IORc no está satisfecha. Por tanto,
2.7 kUI120 kU
1+ 180kU
1 + 1 + 2.7 kUI120 kU
(200)(11.21) 180kU (l80kU)(I1.21 U)
2.38 kU
1 + 180kU
= =
0.45 X 10-3
+ 0.006 X 10-3
+ 1.18 X 10 3
= 617.7 U vs. 560.5 U anterionnente
2:o
20 = rollRcllRF= 20 kU112.7 kUII180 kU
= 2.35 kQ VS. 2.66 kQ anterionnente
Capitulo 8 Análisis a pequeña señal del transistor bipolar
1 + 0.013
1.64 X 10 3](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-398-320.jpg)
![A:I
-[~I + ~] (ro¡¡R~) [
1 1 ]- + 2.38 k!1
180k!1 11.21!1 ( )RF re
A" = --'---r--'¡c-
1R- - 2.38 k!1
1 + ~ 1 + '::"":-'-...,-
R, 180 k!1
- [5.56 X 10-6 - 8.92 X 10-2
)(2.38 kí1)
1 + 0.013
= -209.56 VS. -240.86 anteriores
A:,
Z,
A, = -A" Re
617.7 !1
= -(-209.56)-Z-.7-k-:!1-
= 47.94 vs. 50 anteriores
Para la configuración de la figura 8.30. las ecuaciones (8.71) a (8.74) determinarán las
variables de interés. Las derivaciones se dejan como un ejercicio al final del capítulo.
z·
"
A'
"
Re
~_'VRVF'V-+t!..l_,-If----<> v,
C,1,
-v, o---::-¡f---"-----I
-z,
C,
-z,
Figura 8.30 Configuración de
retroalimentación en colector con
un resistor de emisor RE:
RE
Z¡ '" ------=----
[-i+ _(_R=.E_;_F_R-,C':"')j
(8.71)
(8.72)
(8.73)
1
A¡"'----- (8.74)
-+
f3
8.7 Configuración con retroalimentación en colector
J
lr-
I •
L...
373](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-399-320.jpg)
![pero
y
de tal forma que
Vi R'V = -{3~
o {3rl"
V
"A,. = - =-
rJRF,IIRc
Vi r,
V RF,IIRcA, o
= - ;
V r, , Ir" ~ JOR(
Ai: Para el lado de entrada
Rf/i
In = o
RF , + {3r,.
lh = RF,
li RF , + {3r,
y para el lado de salida utilizando R' = ro 11 RF
,
La ganancia de corriente
y
R'{3lh
lo = R1
+ Re o
R'{3
= -::-:'-'-.:::..,-
R' + Re
A. = lo = lo Jh
I Ji Ih Ji
R' {3 RF ,
R/ + Re RFr + f3r('
R' I'RL-_ _ _ _ _ _ _ _ _ _ _ _--' == r" I F
2
A = ~ = f3RF ,R'
, li (RF
, + f3r,)(R' + Re)
Debido a que RF,es por lo general mucho mayor que f3re• RF, + f3re == RF I
y
lo i3Rt:(r"IIR,.)A,--= .
,- li - l4';(r"IIRF, + Re)
de tal fonua que
o
(8.78)
(8.79)
(8.80)
(8.81)
(8.82)
Relación de la fase: El signo negativo en la ecuación revela un cambio claro de fase de
180' entre los voltajes de entrada y de salida.
8.8 Configuración con retroalimentación de dc en colector
][
375](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-401-320.jpg)
![JL
----------------------------------------------------Para la red de la figura 8.39. calcule:
a) Z¡-
b) Z".
e) Al'.
d) A¡.
,----r-;---o 8 v
~ /"
~ :l.7kQ
~ 330 k!2 +---11---0 V"
( -¿_)f-I_+---_---1 h¡;. = 120 Z"
h". = 1.175k!2
1, ' ha,'=: 20 !lA/V
-z, -:F.
Solución
a) Z¡ = RBllh¡, = 330 WII1.175 kl1
'" h¡e = 1.171 k!l
b)
! 1
r = - = = 50kí}
" hae 20 JLAN
1
2a = -IIRe = 50 kl1112.7 W = 2.56 k!l '" Re
hae
figura 8.39 Ejemplo 8.11.
e) A, =
h¡e(Rclll1hae)
hie
",(I:.::2""0)-,,(2:.:...7:.:..k.::.l1,,,ii:=-SO:.:..k:::l1::.:..) = _ 262.34
1.171 kl1
d) A¡ '" h¡e = 120
Configuración de divisor de voltaje
Para la configuración de polarización mediante divisor de voltaje de la figura 8.40. la red
equivalente en pequeña señal obtenida tendrá la misma apariencia que la figura 8.38
reemplazando a RB
por R'= R ]11 R2
,
~R
/, i
v, o • ll--+----i
-z,
el
Z¡: A partir de la figura 8.38 con RB
= K'.
Z¡ = R'II h¡e
2Q: De la figura 8.38.
-z"
figura 8.40 Configuración de
polarización mediante divisor
de voltaje.
(8.87)
(8.88)
8.9 Circuito equivalente híbrido aproximado
EJEMPLO 8.11
379](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-405-320.jpg)
![o -A, (8.96)
Configuración emisor-seguidor
Para el emisor-seguidor de la figura 8.42 el modelo de pequeña señal igualará la figura 8.18
con f3r" ;; hie y f3;; hf
{'· Las ecuaciones obtenidas serán, por tanto. similares.
l¡:
1,
v, e ---.- )
-z,
Figura 8.42 Configuración
de emisor-seguidor.
(8.97)
(8.98)
lQ: Para Z() la red de salida definida por las ecuaciones obtenidas aparecerá como se
muestra en la fígura 8.43. Al revisar el desarrollo de las ecuaciones en la sección 8.5 y
Z" R II~- E h
1<'
(8.99)
h"
1.... h¡e
I
VV¡
¡'e
o
+ +
-v, ', lt;¡ Z"
I l Figura 8.43 Definición de Zo para la
o configuración de emisor-seguidor.
A~: Para la ganancia de voltaje se puede aplicar la regla del divisor de voltaje a la figura
8.43 de la siguiente manera:
8.9 Circuito equivalente híbrido aproximado
][
381](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-407-320.jpg)
![] L,
EJEMPLO 8.14
Figura 8.52 Ejemplo 8.14.
388
c) La ecuación (8.107):
110
1 + (20 ",S)(4.7 kü)
110
=_.:..:..::- = 100.55
J + 0.094
contra 110 mediante el simple empleo de IzV Ya que 470 kQ »Z,.I;= J" yA;= 100.55
también.
d) La ecuación (8.110):
Vo
Z = ~ = -~--~~--
o lo ho, - [h¡,h"J(h" + R,)]
1
=~--------~~---------
20 ¡J-S - [(110)(2 X 10 4)/( 1.6 ka + 1 k!1)J
= ------'----
J1.54 ¡J-S
= 86.66 kfi
el cual es mayor que el valor detenninado mediante l/ho,' = 50 kQ.
Z~ = RcllZo = 4.7 k!11186.66 ka = 4.46 kfi
contra 4.7 kQ utilizando sólo Re
A partir de los resultados anteriores se observa que las soluciones aproximadas para Al
y Z¡ son muy cercanas a las calculadas con el modelo equivalente completo. De hecho, aún
A¡ se diferenció por menos del 10%. El valor alto de Zu sólo contribuyó a la conclusión an-
terior que Z() a menudo es tan alto que puede ignorarse comparado con la ca.rga aplicada. Sin
embargo, se debe considerar que cuando existe la necesidad de determinar el impacto de hrl'
y de huI" debe utilizarse el modelo equivalente como se describió arriba.
La hoja de especifIcaciones de un transistor en particular proporciona los parámetros de
emisor común, tal como se observó en la figura 7.28. El siguiente ejemplo utílizará los mismos
parámetros de transistor que aparecen en la figura 8.49 con una configuración pnp de base
común para presentar e1 procedimiento de conversión de parámetros y enfatizar el hecho de
que el modelo equivalente híbrido mantiene la misma distribución.
Para el amplificador de base común de la figura 8.52, calcúlese los siguientes parámetros
empleando el modelo híbrido equivalente completo y compárese con los resultados obtenidos
utilizando el modelo aproximado.
a) Z, y Z;.
b) A,yA;'
el A,.
d) Zo y Z~.
J~V, I¡
-1
+
--1;
V,
--z;
e
h".= 1.6kQ h/r == J10
hrl'=2x 10-:' h,,,,=20).l.S
--1,
3kíl
-- -z, Zo
T
6V
Capítulo 8 Análisis a pequeña señal del transistor bipolar
lo
t"~~z;
r
l2V
Vo](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-414-320.jpg)
![Solución
Los parámetros híbridos de base común están derivados de los parámetros de emisor común
empleando las ecuaciones aproximadas del apéndice A.
h'b '" _h:c..ú, _ = 1.6 kn = 14.41 n
1 + h". 1 + 110
Se observa lo cercano que están las magnitudes con los valo::-es detenninados por medio de
-hr,
hfb == =
1 + hf ,
ho,
hob == =
1 + h(,
1.6kn
-'------ = 14.55 n
110
(1.6 kn)(20 ¡,tS)
1 + 110
-110
1 + 110
= -0.991
20 ¡,tS
= 0.18 p5
1 + 110
- 2 X 10-4
Sustituyendo el circuito híbrido equivalente de base común de la figura 8.52, se tendrá la
red equivalente de pequeña señal de la figura 8.53. La red Thévenin para el circuito de entrada
dará RTh =3 kQ 111 kQ =0.75 kQ para R, en la ecuación para Zo'
¡; 1, h;b
- - ,
1
o
~- - +-z; z, 1,
R, ~ 1kll
+
! .-:-
+ ]kQ V,
0.883 x 104 VI)
"v t -0.991 le hob =O.18IlS
hrb Ve hfb 1,.
V,
I¡
i
-
Thévenin b
Figura 8.53 Equivalente a pequeña señal para la red de la figura 8.52.
a) La ecuación (8.109): Z, ~ Vi = h
ib
_ hfbh'bRL
Ii 1 + hobRL
(-0.991)(0.883 x 10-4
)(2.2 kn)
= 14.41 n - -'--'-'-'-'-'-------'-'----'-
1 + (0.18 I'-S)(2.2 kn)
= 14.41 n .;- 0.19 n
= 14.60 n
contra 14.41 Q al utilizar Z,;: h'b'
Z; = 3 Wllzi ~ Zi ~ 14.60 n
b) La ecuación (8.107): A = lo =__h..L:/b,--_
, Ii 1 + hobRL
-0.991
=----,,-,-=.:..:......_-
1 + (0.18 ¡,tS)(2.2 W)
= -0.991 = hfb
Debido a que 3 ka »Zi' 1(= f¡ y A;;;:: lo / 1;= -1 también.
8.10 Modelo equivalente híbrido completo
J[
~ =7)/0 o
-1 - +Z Z·o o
~ 2.2 kQ Vo
b
389](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-415-320.jpg)
![J[
390
e) La ecuación (S. lOS):
-(-0.991 )(2.2 kO)
~ ""1-:-4.-:-4-1-=0-+--""-[(:-:-14c-.4c-I- 0:::--)(0c-.-=-'¡S:-¡.t-"S=-)----'-'-(--0::-.9:-9=-'1-:-)(::CO.::C8:-83=--X--=¡::C0::-4<:-)]:-:2--:.2--:k~0
~ 149.25
d) La ecuación (8.110): Zo = h -[h h /(h R )]
ob fbrb ¡b+ s
0.18 ¡J.S - [(-0.991)(0.883 x 10 4)/(14.410 + 0.75 kO)]
0.295 ¡.tS
= 3.39 Mil
contra 5.56 MQ utilizando Z(/ == l/hobo Para Z:como se definió mediante la figura 8.53:
Z~ = Rcllzo ~ 2.2 kn113.39 MO = 2.199 kil
contra 2.2 kQ utilizando Z; == Re
8.11 TABLA RESUMEN
Una vez expuestas las configuraciones más comunes de los amplificadores de pequeña señal a
transistor, se pueden resumir sus características generales en la tabla 8.1. Debe quedar
absolutamente claro que los valores que se listan son sólo valores típicos con objeto de
establecer una base de comparación. Por lo general. los niveles que se adquieren en un
análisis real son diferentes y seguramente no son iguales entre una configuración y otra.
Poder repetir la mayoría de la información en la tabla constituye un importante primer paso
para familiarizarse con la materia tratada. Por ejemplo, el lector debe ser capaz de establecer
con cierta seguridad que la configuración emisor-seguidor casi siempre tiene una impedancia
de entrada alta, baja impedancia de salida y una ganancia de voltaje ligeramente menor a
uno. No debe existir una gran variedad de cálculos para recordar los hechos sobresalientes
como los anteriores. Para el futuro, esto permitirá realizar el estudio de una red o sistema sin
involucrarse en la parte matemática. La función de cada componente de un diseño se hará
cada vez más familiar cuando los hechos generales tales como los anteriores se conviertan
en parte de la experiencia personal.
Una ventaja obvia de recordar las propiedades generales como las anteriores consiste en la
capacidad de verificar los resultados de un análisis matemático. Si la impedancia de entrada de
una configuración de base común se encuentra en el rango de Jos kilohms, existe un buen
motivo para volver a verificar el análisis. Por otro lado. un resultado de 22 Q sugiere que el
análisis puede estar correcto.
8.12 SOLUCIÓN DE PROBLEMAS
Aunque la tenninología de solución de problemas sugiere que los procedimientos que se
describirán están diseñados sólo para aislar una función mal realizada. es importante observar
que pueden aplicarse las mismas técnicas para asegurar que un sistema está operando de manera
apropiada. En cualquier caso, los procedimientos para probar. verificar o aislar requieren de un
entendimiento de 10 que debe esperarse en varios lugares de la red tanto en los dominios de
Capítulo 8 Análisis a pequeña señal del transistor bipolar](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-416-320.jpg)
![J[
--------------------------------------------------------------TABLA 8.1 Niveles relativos para los parámetros importantes de los amplificadores de emisor común, base común
y colector común.
Configuración Z, Zo A,.
A
Polarización fJja: Medio (1 kQ) Medio (2kQ) Alto (-200)
Alto (lOO)
lcc
hll~" I ~ IRell ,,, I ~ 1_ R; 11 ',-1 IRe ~
¡3RBr"
RB
~
f-o [E] ~~ "
(r" + Rc1(R¡¡ + f3r,.l
,.... -
~[}] ~0(R¡¡"2lO,Br,l (r,,2: 10 Re)
(r" 2: 1ORe
V,,;::: O Re) RH"2 IO/3r)
Polarización m!- /cc Medio (1 kQ) Medio (2 kQ) Ato (-200) Alto (50)
diante divisor
Re
~I R,IIR,II~". I =IRell " I
,
{J(R, 11 R,)'"de voltaje· R,
= ~
1_ Re ll , 1f-o
t'" ~~ " (', + Re)(R, 11 R, + /3,,)
...
R,
nCE
(ro "2 lORe)
~[}] (J(R, 11 R,)
-
R, 11 R, + /3".RE ,
(r,,;::: 10 Re)
,¡..
I
(r,,"210Re )
PolarizaCIón de
RBr-Evee
Alto (100 kQ) Medio (2 kQ) Bajo (-5) Alto (50)
emisor Sin
~ 1- ,,:eRc-1
derivación: ~ IRBllzb
I ~
~
I ~
)"
Z¡, =. /3(r,.+REl (cualquier
RlJ + ZI,
=IRe ll /3RE I
nivel de rol
rn-
R¡.:
+ (RE» r) (RE» 10 r,. 'J
Emisor-seguidor
/ec
Alto (lOO kQ) Bajo (20 Q) Bajo (=.1) Alto (-50)
) ~~Re ~I RBllzb I G@ [iB~
RE ..¡- r,. -
.... Z¡) == f3(r,. + RE) =3] Ro + Zb
f-o =[0
RE = IRB II/3RE I (Rlc » r)
I
+ (RE » r)
Base común Bajo (20 Q) Medio (2 k.Q) Alto (200) Bajo (-1)
°1 U
i~ee
~
~ ~
~ =[iJ
=8]
=GJ "RE 1
o ¡ Vu • Io (RE » r,) I
Retroalimentación Medio (1 kQ) Medio (2kQ) Alto (-200) Alto (50)
en colector Vec
=hIIRFRe ,
=t=J
/3RF
RF " =
~
RF + f3Re1 Re "- + - - (ro;::: ¡ORe)
=[E/3 RE (r" ~ ¡ORe
(r" ~ tORe)
RF »Re)
I
8.12 Solución de problemas 391](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-417-320.jpg)
![§ 8.7 Configuración con retroalimentación en colector
16. Para la configuración de retroalimentación en colector de la figura 8.81:
a) Detenninar re'
b) Encontrar ZI y Zo'
e) Calcular Av y Al'
Figura 8.81 Problema 16.
220kU
v, o-------}'I--~---I
-1,
--Z¡
...
3.HU
p= 120
rQ
=40kO
*17. Dados re= 10 Q. !3=200,A.= -160 y Al = 19 para la red de la figura 8.82, determinar Rc' RrY Vcc
V¡ o---JI--~--I
*18. Para la red de la figura 8.30:
...
P=200
r(J=80kO
a) Derivar la ecuación aproximada para A,.
b) Derivar la ecuación aproximada para Aj'
e) Derivar las ecuaciones aproximadas para Z¡ y Zo'
Figura 8.82 Problema 17.
d) DadosRc = 2.2 kQ. RF
= 120 kQ, RE
= 1.2 kQ. f3~90 y Vcc = lOV. calcularlas magnitudes
de Av' A¡, ZI y 20 utilizando las ecuaciones de los incisos (l a c.
§ 8.8 Configuración con retroalimentación de dc en colector
19. Para la red de la figura 8.83:
a) Detenninar Zi y Zo'
b) Encontrar Al.' y Al'
9V
39 kn 22 kn
,.-'VVr-,........'Nt--+---l~ v,
¡ IO~F
I¡
-V¡ o--}I--~------l
-Z¡
1 ~F
I ~F
--Z,
Figura 8.83 Problema 19.
Problemas
][
411](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-437-320.jpg)
![][
412
§ 8.9 Circuito equivalente híbrido aproximado
20. a) Dados f3 =120, re =4.5 n yro =40 n, trazar el circuito híbrido equivalente aproximado.
b) Dados h¡e =1 k.o, hre =2 x 10--4, hfe =90 Yhoe =20 ps, trazar el modelo re·
21. Para la red del problema 1:
a) Detenninar re.
b) Encontrar hfe
y hie.
e) Encontrar Z¡ y lo utilizando los parámetros híbridos.
d) Calcular Av y A¡ con los parámetros híbridos.
e) Detenninar Z¡ y Zo cuando hoe = 50 pS.
f) Determinar Av y A¡ cuando hoe = 50 J1S.
g) Comparar las soluciones anteriores con aquellas del problema 1. (Nota: Las soluciones están
disponibles en el apéndice E en caso de no haberse llevado a cabo el problema 1.)
22. Para la red de la figura 8.84:
a) Detenninar Zj y Zo'
b) Calcular Av y Aj.
e) Detenninar re y comparar f3recon hie.
l8Y
68 kll
2.2kO
tI,
1;
V; o • )
5~F
-- l2kO
Z;
1.2kll
*' 23. Para la red de base común de la figura 8.85:
a) Detenninar Z¡ y Zo'
b) Calcular A, y Ai'
e) Determinar ex, f3, re y ro·
li
- )'o
+ IO'~F
>
>1.2 kll
V,
--Z; ...~4Y
figura 8.85 Problema 23.
hJ> =-0.992
h. =9.45 O
h" = 1 p.AN
.
I5 ¡1F
-Z,
IO~F
oVo
hf~ =180
hit =2.75 kO
h~=25¡15
figura 8.84 Problemas 22. 24.
1/,
, 2.7 kll
'1
--"p- 12 Y Z,
o
+
v,
Capítulo 8 Análisis a pequeña señal del transistor bipolar](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-438-320.jpg)
![EJEMPLO 9.2
418
utiliza un enfoque empleado para encontrar la resistencia ac de un diodo en el capítulo 1,
donde se estableció que
La derivada de una función en un punto es igual a la pendiente de la línea tangente
dibujada en dicho punto.
Si se toma la derivada de ID respecto a Ves (cálculo diferencial) utilizando la ecuación de
Shockley, es posible derivar una ecuación para gm de la siguiente manera:
M D 1 dID 1
d
lDSS(1 VGS )2]gm
t.VGS PLQ = dVGS pLQ
=
dVGS Vp
= I
Dss _d_ 0_ VGS)
2
= 2lDSS ~ - VGsJ_d 0_VGs)
dVGS Vp Vp dVGS Vp
y (9.4)
donde I Vp 1 denota la magnitud, sólo con objeto de asegurar un valor positivo de gm.
Ya se mencionó que la pendiente de la curva de transferencia es un máximo cuando Ves =
OV. Sustituyendo VGS = O V en la ecuación (9.4) se obtiene la siguiente ecuación del valor
máximo de gm para un JFET, en el cual se han especificado 1DSS y Vp.
=
2IDss
~ -~Jgm
Ivpl
y
2IDss
(9.5)gmo =
IVpl
donde el subíndice Oque se añadió recuerda que se trata del valor de gm cuando VGS = OV.
Entonces la ecuación (9.4) se convierte en
(9.6)
Para el JFET que tiene las características de transferencia del ejemplo 9.1,
a) Encontrar el valor máximo de gmo
b) Encontrar el valor de gm en cada punto de operación del ejemplo 9.1 utilizando la ecuación
(9.6) y comparar con los resultados gráficos.
Solución
a) gmO ;:: =
2(8mA)
4V
= 4mS (máximo valor posible de gm)
b) Cuando VGS = -D.5 V,
gm = gmo [1 - VGS ] = 4mS ~ _ -D.
5V
l = 3.5mS
Vp -4 V J
Capitulo 9 Análisis a pequeña señal del FET
(contra 3.5 mS de la
solución gráfica)](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-444-320.jpg)
![Cuando VGS = -1.5 V,
gm = gmo [1 - :GS]= 4mS [1p
-1.5 V]
- -4V = 2.5mS
Cuando V GS = -2.5 V.
g = g [1 -VGS J=
m mO V
p
[
-2.5 V]
4 mS 1 - -4V = 1.5 mS
(contra 2.57 mS de la
solución gráfica)
(contra 1.5 mS de la
solución gráfica)
Los resultados del ejemplo 9.2 de hecho son 10 sufIcientemente cercanos como para vali-
dar la ecuación (9.4) a (9.6). para usos en el futuro cuando se requiera gm'
En las hojas de especificaciones, gm se proporciona como Yjs donde la y indica que es parte
de un circuÍto equivalente de admiranda. La!significa que es un parámetro de transferencia
directa (jomará) y la s revela que está conectada con la tenninal de la fuente (source).
En fanna de ecuación,
(9.7)
Para el JFET de la figura 5.18, Yj' está en el rango desde 1000 a 5000 IlS o de 1 a 5 mS.
Gráfica de gm en función de VGS
Debido a que el factor (1 - ;;) de la ecuación (9.6) es menor que 1 para cualquier valor
de V'GS diferente de OV, la magnitud de gm se reducirá mientras VGS se aproxime a Vp y la rela-
V
ción :5se incrementa en magnitud. Cuando VGS =Vp ' gm =gmO(J - J) =O. La ecuación (9.6)
p
define una línea recta con un valor mínimo de Oy un valor máximo de gm como se muestra en
la gráfica de la figura 9.3.
v, o V GS(V)
FIgUra 9.3 Gráfica de gm en función de Vcs.
La figura 9.3 también indica que cuando VGS es igual a la mitad del valor de estrechamiento,
gm tendrá únicamente la mitad del valor máximo.
Graficar gm en función de VGS para el JFET de los ejemplos 9.1 y 9.2.
Solución
Obsérvese la figura 9.4.
9.2 Modelo de pequeña señal del FET
EJEMPLO 9.3
419](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-445-320.jpg)
![T
I
~ R,
V e I o
.;-
~
+
- V
Z R, f ~,'
,
.L...
t
fR"
=
-(1.51 mS)(3.3 kQ)
1 + (1.51 mS)O kQ)
;:;;: -1.98
Como antes, el efecto de rd
fue mínimo debido a que la condición rd ;:' lÜ(RD + Rs) se
cumplió.
La ganancia típica de un amplificador JFET es menor que la que normalmente se encuen-
tra para los BJT de configuraciones similares. Sin embargo. debe tenerse en cuenta que Z¡ es
varias veces mayor que la Z¡ típica de un BJT. lo cual tendrá un efecto muy positivo sobre la
ganancIa total de un sistema.
9.5 CONF1GURACIÓN DE DIVISOR DE VOLTAJE
PARA EL JFET
La configuración de divisor de voltaje para los BJT también puede aplicarse a los lFET, como
se demostró en la figura 9.21.
e,
r', -+
z
I
,
...
RD
/1,
D
G
C,
--z"
0.;,
figura 9.21 Configuración JFET mediante divisor
de voltaje.
Al susütuir el modele equivalente de ac ?aIa ellFET se ebtendrá la configuración de la
figura 9.22. Reemplazando la fuente VDu por UD corto circuito equivalente conectado a tierra
una terminal de R1 YRD" Debido a que cada red tiene una tierra común. RI queda en paralelo
con R],. como se muestra en la figura 9.23. RD
también puede conectarse a la tierra. pero en el
circuito de salida a través de rd
. La red equivalente en ac que se obtiene ahora tiene el formato
básico de alguna de las redes ya analizadas.
¡~1 I z"
V,
G
-z,
R, R,
+
tVgJ g",Vft" "
D
-Z,
- ..L
-=- -=- - ~ -l- ...
Figura 9.22 Red de la figura 9.21 bajo condiciones de ac. Figura 9.23 Redibujo de la red de la figura 9.22.
432 Capítulo 9 Análisis a pequeña señal del FET](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-458-320.jpg)
![v,=-------''------- =-----=------
1
- + - + - -
rd Rs 11gm
la cual tiene el mismo fonnato que la resistencia total de las tres resistencias en paralelo. Por tanto.
(9.34)
(9.35)
Av: El voltaje de salida Vose encuentra determinado mediante
y al aplicar la ley de voltaje de Kirchhoff alrededor del perímetro de la red de la figura 9.26 se
obtiene
v, ~ Vgs + Vo
y Vgs
~ v-v, o
de manera que Vo ~ gm(V; - Val(r)1 Rs)
o Vo
~
gmv;Cr)1 Rs) - gmVo(r)1 Rs)
y Voll + gm(r)1 Rs)] = gmVir) 1Rs)
V gm(rd 11 Rs)
de modo que A = _o = (9.36)
, V 1 + gm(rd 11 Rs),
En caso de ausencia de rd o en el caso de rd ;;::: lORs'
(9.37)
'-_ _ _ _ _ _ _ _ _ _..J rJ"2
lORs
Debido a que el denominador de la ecuación (9.36) es mayor que el numerador por un factor de
uno, la ganancia nunca puede ser igualo mayor a uno (como se encontró en la red BJT emisor-
seguidor). '
Relación de la fase: Debido a que A, de la ecuación (9.36) es una cantidad positiva, V,
y Vj
se encuentran en fase para la configuración JFET emisor-seguidor.
Un análisis de de la red fuente-seguidor de la figura 9.28 dará VGS =-2.86 V e ID =4.56 mA.
) D
. Q Q
a etermmar gm'
EJEMPLO 9,9
b) Encontrar rd' +9 V
c) Determinar Z;-
d) Calcular Z, con y sin rd' Comparar los resultados.
e) Calcular A, con y sin rd
. Comparar los resultados.
Figura 9.28 Red para el análisis del ejemplo 9.9.
+
V; ', --z; ¡Mil
Ivss = 16mA
vp=~v
Yos = 25 ¡.tS
--11-(--~
0.05 ~F
L-___~-----+.-----~o
9,6 Configuración fuente-seguidor (drenaje común) para el JFET 435](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-461-320.jpg)
![438
y
Zi=Rsllz;
la cual produce (9.39)
Si rd? lORD' la ecuación (9.38) pennite la siguiente aproximación porque RJrd« I y a que
1Ird« gm:
I
y (9.40)
Zo: Sustituyendo Vi =OV en la figura 9.30 hará corto circuito en los efectos de Rs y hará
Vg, a OV. El resultado es que gmVg, = OYque rd estará en paralelo con RD. Por tanto,
A,: La figura 9.30 indica que
V =-V
, "
y
El voltaje a través de rdes
y
V-Vo ,
Al aplicar la ley de corriente de Kirchhoff al nodo b se obtiene
y
de manera que
y
l,;¡ + ID + gmVgs = O
1-I-gVD - rd
m gs
Vo =IDRD = [Vi - Vo + gmV] RD
rd
V,RD VoRD
= - - - - - + gm
rd
rd
Capitulo 9 Análisis a pequeña señal del FET
(9.41)
(9.42)](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-464-320.jpg)
![V ~mRD + ~:]
con A" = _ 0 = (9.43)
V
~ + :;]
,
Para rd2': lORD' el factor RO/rdde la ecuación (9.43) se puede eliminar como una buena aproxi-
mación y
(9,44)
Relación de la fase: El hecho de que A•. es un número positivo ocasionará una relación
en fase entre Vo
y Vi para la configuración de compuerta común.
Aunque la red de la figura 9.32 puede en principio no parecer de la variedad de compuerta
común, un examen cercano indicará que posee todas las características de la figura 9.29. Si
VGsQ
=-2.2 V e IDQ
=2.03 mA,
a) Determinar gm'
b) Hallar rd'
e) Calcular Z¡ con y sin rd" Comparar los resultados.
d) Encontrar 20 con y sin rd:omparar los resultados. +12 V
e) Determinar Vocon y sin rd " Comparar los resultados.
Solución
a)
Figura 9.32 Red para el ejemplo 9.10.
2(10 mAl
4V
= 5 mS
~
(-2.2 V»)
5 mS 1 - =
(-4 V)
b) rd =-=--=20kí2
Yo. 50,uS
cl Con rd
:
2.25mS
z;=RsII[rd+RDJ=l.lkQII[ 201d1+3.6kQ ]
1 + gmrd 1 + (2.25 mS)(20 kQ)
1.1 kQ 110.51 kQ = 0.35 kQ
3.6 kQ
10 .uF
f---ov"
1D55 = 10 mA
Vp .=-4 V
Yos=50j.lS
1.1 kQ
9.7 Configuración de compuerta común para el JFET
EJEMPLO 9.10
439](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-465-320.jpg)
![440
Zi = Rs IllIgm
= 1.1 kQ 11112.25 mS = 1.1 kQ 11 0.44 kQ
= 0.31 kQ
Aunque la condición
rd~10RD = >20kQ~IO(3.6kQ) =>20kQ~36kQ
no está satisfecha, ambas ecuaciones obtienen en esencia el mismo nivel de impedancia.
En este caso, l/gm fue el factor predominante.
d) Con ri
Zo = RD 11 rd = 3.6 kQ !120 kQ = 3.05 kQ
Una vez más la condición Y
d
;::: lORD no está satisfecha, pero ambos resultados están razona-
blemente cercanos uno del otro. RD es ciertamente el factor predominante en este ejemplo.
e) Con rd
:
y
con
[
3.6kQ]
(2.25 mS)(3.6 kQ) + - -
20kQ
8.1 + 0.18
1 + 0.18
7.02
A, = Vo
= > Vo = A,Y, = (7.02)(40 mV) = 280.8 rnV
V,
A, = gmRD = (2.25 mS)(3.6 ka) = 8.1
Vo =A'Yi =(8.1)(40 mV) = 324 rnV
En este caso, la diferencia es un poco más notoria pero no de forma drástíca.
El ejemplo 9.10 demuestra que aunque no se satisfizo la condición rd ~ 10RDo los resulta-
dos para los parámetros dados no fueron significativamente diferentes utilizando las ecuaciones
exactas y aproximadas. De hecho. en la mayoría de los casos ·se pueden emplear las ecuacio-
nes aproximadas para tener una idea razonable de los niveles particulares con poco de esfuerzo.
9.8 MOSFET DE TIPO DECREMENTAL
El hecho de que la ecuación de Shockley también sea aplicable a los MOSFET de tipo
decremental da por resultado la misma ecuación para gm. Es más. el modelo equivalente de
ac para los DMOSFET es exactamente el mismo usado en los JFET como se muestra en la
figura 9.33.
La única diferencia que proporcionan los DMOSFET reside en que VGSQ puede ser positi-
vo para los dispositivos de canal-n y negativo para las unidades de canal-p. El resultado es que
gm puede ser mayor que gmo como se demuestra en el siguiente ejemplo. El rango de rd
es muy
similar al que se encuentra para los JFET.
Capítulo 9 Análisis a pequeña señal del FET](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-466-320.jpg)
![gm
------------------------------------------------------------Seleccione los valores para RD
y Rs para la red de la figura 9.44 con objeto de obtener una
ganancia de 8 utilizando un nivel relativamente alto de gm para este dispositivo definido cuan-
doen Ves::: +Vp .
VDD
+20 Y
Ro
C,
el OY 0.1 ~F
] ; :
v"
v, o---}I--~----l~
0.1 ~F
...
Re
lOMO
RL
lOMO
-=- 1{)Ss::: 10 mA
/p=-4V
Yv., "" 20 ilS
} gmO= 5 mS
Figura 9.44 Red para la ganancia de voltaje deseada en el ejemplo 9.14.
Solución
El punto de operación se encuentra definido mediante
1 1
Ves ; - Vp ; - (-4 V) ; -1 V
J IJ 4 4
e 1 f¡ _ Vese'
DSS, V)
p
;IOmAf¡- (-IV)';
' (-4 V) )
La determinación de gm'
o 0-V
esQ
)gm OmO
Vp
(, (-1 V)); 5 mS ~ - (-4 V) ; 3.75 mS
La magnitud de la ganancia de voltaje se calcula mediante
1A, 1 ; gm(RD 11 rd)
Al sustituir los valores conocidos se obtiene
de manera que
8
- - - ; 2.13kQ
3.75 mS
El nivel de rd
está definido por
- - - ; 50kQ
20 )lS
y
Con el resultado de
el cual es un valor estándar.
5.625 mA
9.12 Cómo diseñar redes de amplificador FET
EJEMPLO 9.14
449](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-475-320.jpg)
![TABLA 9 1 Z Z y A para las diferentes configuraciones FETl' o v
!
I l/o,
Configuración Z, Zo
, A,. " -
J i v~ I
,
!
IPo]ari!<l:ión fija i I,
JFET u D:10SFET I
d'{J/)
Media (1 kG.) 1edia (-10)
I,
"r -g"/,J RD) I
b'
,
Alt::!(IOMQ)
"@J!
, f----------o '" I
"5]1
T;~ - =~ =~1,
/" I
¡ Ir, ~ lOR) ", ~ IORI.,1
~v(J(j I
I
i.". .".
1
AUlOpolarización
des,'ío en Rs
JFET o D"IOSFET
+v{){) Media (2 kO:) ledia (-10)
o Alta (10 Mn)
=@J "r-g",v)i RD ) IRr• e,
"~f----lj:---- "
=5] "1 -8.)10 Ic,
.r -v,·--i ! z,
,
I
i
1
-
iRC
IR
S
tcs
ir.i~ IOR!)! ! (r,,'?:! lORD)
Z,
I
i
i
I";" ?
!,
I
I
Autopoiarización
ledi<i (-2)sin desvío en Rs Media (2 Q)
JFET o D"IOSFET -voo
I
RD gmRD
RD
Alta (lO "IQ)
" i =
c,
Ro + Rs RD + Rs
f-----ij:---- I
=~ I + gmRs + I + g",Rs + - - - -
~; .1- _ 'J Y,¡
",0-----1,
~R{;
1- Zo
-
~
gmRD7, I
== 1 + g",Rs
- -
Rs
I I + gmRs
.... .,..
I
Ir,,2:10(R1)+ R,J) Ir,,;;: 101R.. - R,JJ
Poiarización por dilisOi de voltaje I
jJFET o D"IOSFET +'OD i
I Media (2 k,Q) I Media (-10)
~, ,
R j:----v Alta (lO MQ)
=~
I
= r-8",(,)1 RD) l
,~« -" I
=~I
{~~ =I-8mRO I~ tR' P Z,
!
i
....... ~ .J...Rs les i Ir",:::: IDR¡¡! (r,.' <: lORD)
":;:" ..,. ~
1
,
9.13 Tabla resumen 451](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-477-320.jpg)
![TABLA 9.1 (continuación)
Configuración Z, Zo Aa
VD
= -
V,
Fuente-seguidor
JFET o DMOSFET Baja (lOO kQ) Baja« 1)
Alta (la MQ)
=l,)IR,IIJIKm 1 gm(,)I R,l
=+VDD
=~
J + Smv)1 Rsl
?
=~e,
v¡o---Ji
Ro I-~I'----ovo
gm Rs
- (rd~ 10R.,) ~
l J + gr¡Rs,
Rs
-¡, Zo
T Ud ~ 10R,,)
Compuena común Media (+ 10)
JFET o DMOSFET Baja (1 kQl
Media (2 kQ)
+VDD
Rslfd +RD]
Ro
=
=5!SJ
gmRo +-
RD
1 + gmrd '"d
Q, =e, e,
=5]
Ro
'1
Vo 1 +-
~ =IR,II 1 I 'd
~ Rs
gcs
- gm (r,l~ 10RI>I
+mRo IZo
(rd~ 10R,,)
- T
(rJ ~ ION,,!
Polarización con retroalimentación en drenaje
Media(l MO)
EMOSFET
+VDD RF + ,,11 RD
Media (2 kQ) Media (-10)
=
= IRFII,)IRo I =I~gm(R,I1 'd 11 RDl IRD
;,1
1 + gmv,ll RD)
RF
I~
.. V"
=5] =I~gmRD Ie,
- RF
V,o---i. ~
Zo 1 + gmRD
- .L iR,." r,,'<: tORil) (R" r,:<: lORo)
Z, T
(rJ;:: lORI»
Polarización por divisor de voltaje
EMOSFET
+V~D
Media (2 kQ) Media (-10)
=~Media (1 ill)
=I~gm(,)1 Ro) IRD e,
=~R, Df---4~vo
=5] =I~gmRD Ie,
d~ Z;v, .. S
(r",;:: 10RIl) (r",;:: 10R,,)
"-Z, R, Rs
.,..
452 Capítulo 9 Análisis a pequeña señal del FET](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-478-320.jpg)
![recta de carga en ac es una excursión menor del voltaje de salida (vce) y una caída en la ganan-
cia del sistema como se demostró en el análisis numérico anterior. Debe resultar obvio a partir
de la intersección de la recta de carga en ac sobre el eje vertical que mientras más pequeño sea
el nivel de R 'I' más grande será la pendiente y menor será la ganancia de voltaje en ac. Ya que
R Les menor para los niveles reducidos de RI' debe resultar bastante claro que:
Para un diseño en particular, mientras más pequeño sea el nivel de Rv menor será el
nivel de la ganancia de voltaje ac.
lOA EFECTO DE LA IMPEDANCIA DE LA FUENTE (fls)
Ahora enfocaremos la atención alIado de la entrada del sistema de dos puertos y al efecto de la
resistencia de la fuente interna en la ganancia de un amplificador. En la figura 10.10 se ha
aplicado una fuente con una resistencia interna al sistema de dos puertos básico. Las definicio-
nes de Z,. y de A son:VNL
Los parámetros Z. y A. de un sistema de dos puertos no se afectan entre sí, debido aI ~ ,VL
la resistencia interna de la fuente que se aplica.
Ji
--+ R, + I
~
+
Ro
o
+
V. ', Vi R,
- ', A"m.v., v,
Zi
Sin embargo:
La impedancia de salida sípuede verse afectada por la magnitud de Rs'
[Recuerde la ecuación (8.110) para el modelo equivalente híbrido]. La fracción de la señal
aplicada que alcanza las terminales de entrada del amplificador de la figura 10.10 está determi-
nada mediante la regla del divisor de voltaje. Esto es,
(10.8)
La ecuación (l0.8) muestra con claridad que mientras mayor sea la magnitud de Rs' menor será
el voltaje en las terminales de entrada del amplificador. Por tanto:
y
Para un amplificador en particular, mientras mayor sea la resistencia interna de una
fuente de señal, menor será la ganancia total del sistema.
Para el sistema de dos puertos de la figura 10.10,
v = A Vo V"L I
de manera que
y (10.9)Av = ~ = __R'-.;-A,
V R R NL
S i + s
10.4 Efecto de la impedancia de la fuente (Rs)
Figura 10.10 Inclusión de los.
efectos de la resistencia de la
fuente Rs'
475](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-501-320.jpg)
![~:j Av,
2,=2'1
EJEMPLO 10.9
496
10.11 SISTEMAS EN CASCADA
El método de los sistemas de dos puertos resulta muy útil para los sistemas en cascada tales
como los que aparecen en la figura 10.38. donde Arl' AVe' Al':;' y así sucesivamente, s~n las
ganancias de voltaje de cada etapa bajo condiciones de carga. Esto es, AI'I está deterrntnada
con la impedancia de entrada para Al'~' que actúa como la carga sobre Al']' Para Al'c' Al'! deter-
minará la potencia de la señal y la impedancia de la fuente en la entrada para A,.; La ganancia
total del sistema determina entonces el producto de las ganancias individuales de la siguiente
manera:
Av~Av·A.A ... ·T I '~ v,
y la ganancia total de corriente mediante
A
"
Z
-A -'-'
Vr R
L
(10.53)
(10.54)
No importa qué tan perfecto sea el diseño del sistema. la aplicación de una carga en un
sistema de dos puertos afectará la ganancia de voltaje. Por tanto, no existe la posibilidad de una
situación donde A . A ,y así sucesivamente, como en la figura 10.38 sean sólo los valores sinVI- V2
carga. Es importante considerar la carga de la etapa siguiente. Los parámetros sin carga se
pueden utilizar para calcular las ganancias con carga de la figura 10.38, pero la ecuación (10.53)
requiere los valores con carga.
v = v/ °1 '2
v = v
/ ()2 "
~ Av,
WAv)
t
--·-f--~------!-----} +
I v4 I RL v"
-' '-'I I
__ ... _l r-------L-________~ ~ _________ I
Z"i
+ I
I
2'2 Z"2 i 1 Zl~ Z,,:::. '
Figura 10.38 Sistema en cascada.
El sistema de dos etapas de la figura 10.39 utilizó una configuración de transistor emisor-
seguidor antes de una configuración de base común para asegurar que el máximo porcentaje de
la señal aplicada aparezca en las terminales de entrada del amplificador de base común. En la
figura 10.39 se proporcionan los valores sin carga de cada sistema, con excepción de 2, y de 20
para el emisor-seguidor, los cuales son valores con carga. Determinar para la configuración de
la figura 10.39:
a) La ganancia con carga para cada fase.
b) La ganancia total del sistema, A, y A~..
e) La ganancia total de corriente del sist'ema.
d) La ganancia total del sistema en el caso de que se eliminara la configuración emisor-
seguidor.
R, 1
"
-1 k!l +
Emisor-seguidor
z¡= IOkO
V
Z,,=12kQ
~ A ;;::<1
~Sl.
I =
Figura 10.39 E.jemplo 10.9.
+
vo == V,
11 '- 2i~
z, I
I
I z,
A"2
Base común
2,=260
Z,,=5.1kQ
A
"~L
= 240
Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
1
----."+
1
+
Y,
~
8.2 kQ V
- -
-](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-522-320.jpg)
 VI)) VIO) VIS) V(7)
.OPTIONS NOPAG!
.nI"
Figura 10.43 Análisis mediante PSpice del JFET amplificador de la figura 10.42.
Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-526-320.jpg)
![exponente del número.. Si se desea el antilogaritmo de un número se emplean las funciones de
la calculadora 10x o eX.
TABLA 11.1
loglo !00 = O
logw10 =1
loglo 100 = 2
log][) 1.000 = 3
log lO 10.000 = 4
loglo 100,000 = 5
logl(l LOOO.OOO = 6
logj() 10.000.000 = 7
loglo 100.000.000 = 8
Yasí suce!>ivamente
Usando una calculadora, determine el antilogaritmo de las siguientes expresiones:
a) 1.6 = lag 10 Q.
b) 0.04 = log, u.
Solución
a)
b)
Q = 1016
Teclas de calculadora:
ya = 39.81
a::: eO.04
Teclas de calculadora:
ya = 1.0408
III el I]J 12ndFI 110x
l
Debido a que el resto del análisis de este capítulo emplea el logaritmo común, revisemos
ahora unas cuantas propiedades de los logaritmos empleando solamente el logaritmo común.
Por lo general, las mismas relaciones son ciertas para los logaritmos de cualquier base.
loglO 1 = O (11.5)
Como lo muestra mejor la tabla 11.1. debido a que 100 = l.
(11.6)
que para el caso especial de a = 1 se convierte en
(11.7)
revelando que para cualquier b mayor de 1 el logaritmo de un número menor que 1 siempre es
negativo.
(11.8)
En cada caso, las ecuaciones que empleen logaritmos naturales tendrán el mismo fonnato.
11.2 Logaritmos
f
EJEMPLO 11.3
511](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-537-320.jpg)
![Para la magnitud, cuando f = f"
, I I
lA I= = • ¡;; = 0.707 ..... -3 dB
, VI + (lf v 2
En forma logarítmica, la ganancia en dB es
I [ (f )2]'12A,(dB) = 20 lOglO VI + (Nf)2 = -20 log,o I + ;
= -m(20) lOglO[ 1 + (]n
= -lO loglO[1 + (]rJ
Para las frecuencias dondef <.g JI o (fl!f)2 ~ 1, la ecuación anterior puede calcularse por
y finalmente,
(
f, )2A,(dB) = -10 log,o f
A"(dB' = -20
f,
log lO
-
f'-_ _ _ _ _ _ _ _ _.....Jf ~ JI
(11.23)
Ignorando la condición f ~ JI por un momento, una gráfica de la ecuación (11.23) en una
escala logarítmica de frecuencias producirá un resultado de naturaleza muy útil para futuras
gráficas en decibeles.
A f=f,:
A f= -tGf,:
f, = 1
f
f, = 2
f
f, = 4
f
y -20 loglO I = OdB
y -20 loglO 2 '" -6 dB
y -20 IOglO 4 '" -12 dB
f, =
f
lOy -20 loglO lO = -20 dB
Una gráfica de estos puntos se muestra en la figura 11.12, desde 0.1 f, af,. Nótese que esto
resulta una línea recta cuando se grafica en una escala logarítmica. En la misma figura también
1A"",
(escala lineal)
1, 10 1,/4 /¡/2 1, 21, 3/, 51, 10/,
O
/-2010g,o 1 =OdB
Figura 11.12 Gráfica de Bode
para la región de baja frecuencia.
-- f(escala logaritmica)I 1 ... __ ...
-3 ______ L ____ .L _ _ ,.--
I : ","
______ ~ ____ ~~ ,,' Respuesta en frecuencia real
, "-6
-9
-6 dB/octava o -20 dE/década-12
-20 log" NI
521
f](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-547-320.jpg)
![f
EJEMPLO 11.8
e
0--11----.---<>
+ O.lI'F +
v,
figura 11.13 Ejemplo 11.8.
522
se traza una línea recta para la condición de OdB paraf P JI' Como se dijo antes. los segmentos
de linea recta (asíntotas) son solamente exactos para OdB cuandof Y JI y la línea con pendien-
te cuando/1 ~ f Sin embargo. sabemos que cuandof = JI' hay una caída de 3 dB desde el nivel
de banda media. Empleando esta infonnación junto con los segmentos rectos. permite una
gráfica 10 suficientemente exacta de la respuesta de frecuencia. como se indica en la misma
figura. La gráfica de segmentos lineales formada por las asíntotas y puntos de corte asociados
se le llama gráfica de Bode de la magnitud en función de la frecuencia.
Los cálculos anteriores y la curva misma muestran que:
Un cambio en frecuencia por un/actor de 2, equivalente a 1 octava, resulta un
cambio de 6 dB en la relación, tal como se observa por el cambio en ganancia de
J/2 aJI •
Como se indica por el cambio en ganancia def/2 aft.
Para un cambio de 10:1 enlrecuencia, equivalente a 1 década, hay un cambio de 20
dB en la relación, como se señala entre las frecuencias deI/lO Y/I
•
Por tanto, en el futuro puede obtenerse con facilidad una gráfica en decibeles para una
función que tenga el fonnato de la ecuación (11.23). Primero obtenga!]. sólo a partir de los
parámetros del circuito, y luego tr.ace dos asíntotas. una a lo largo de la línea de OdB Yla otra
a partir deJ, y con una pendiente de 6 dB/octava o 20 dB/década. Luego encuentre el punto de
3 dB que corresponda aJ, y trace la curva.
Para el circuito de la figura 11.13:
a) Determine la frecuencia de corte.
b)· Trace las asíntotas y localice el punto de -3 dB.
c) Dibuje la curva de respuesta en frecuencia.
Solución
1 1
a) JI = 27rRC ~ (6.28)(5 X 103 0)(0.1 X 10-6 F)
'" 318.5 Hz
b) Ye) Ver la figura 11.14.
1A.(dB)
31.8? Hz) (318.5 Hz) (637 Hz) (3185 Hz)
1, 10 /¡/2 1, 2/, 3/, 51, 10/,
0r-------~--7r--~~P-~--,_-------
-3
-6
-9
-12
-15
-18
-21
Figura 11.14 Respuesta en frecuencia para el circuito R-e de la figura 11.13.
Capítulo 11 Respuesta en frecuencia de transistores BJT y JFET](https://image.slidesharecdn.com/asdd-150518010621-lva1-app6891/85/Asdd-548-320.jpg)
Asdd
- 3. 6 Polarización de FET Polarización fija: Vas =-Vaa. Vos = Voo - IJio: autopolarización: Vas = -IJis' Vos = Voo - Io(Rs + Ro)' Vs = IsRs: divisor de voltaje: Va = R,Vool(R, + R,), Vas = Va - IJis' Vos = Voo - lo(Ro + R): MOSFET incremental: ID == k(VGS - VGS(Th» 2 , k == 1D(encendido)/(VGS(encendido) - VGS(Th»2; polarización por retroalimentación: VDS =VGS' Vas = Vr¡o- loRD: divisor de voltaje: Va =R,Vool(R, + R,). VGS = VG-1oRs: curva universal: m = 1Vp 1IlossRs' M = m x vall Vp 1, Va =R,Vool(R, + R,) 7 ModeJaje de transistores bipolares Z,= Y,Jl,,l, = (V, - V,)/R""",,,lo = (V, - V) IR""",,,ZO = V)Io,A,= V)V,.A" = Z¡Av~L /(Z¡ + Rs)' A¡ == -AvZJRL' re == 26 mV/lé base común: Z¡ == re,Zo ::::: 00 n,Av ::::: R¿fre' A¡ :::: -1; emisor común: Z¡ = fjre• Zo =ro' Av = -R{Jre' A¡ :::: f3, hie = f3re, hft! == f3ac' hib == Te' hfb = -a. 8 Análisis a pequeña señal del transistor bipolar Emisor común: A, = -Reir,. Z, = RBIIf3r,. Zo = Re. A, = f3: divisor de voltaje: R' = R,IR,. A, = -Re Ir,. Z, = R'1If3r,. Zo = Re: polarización en emisor: Zb = f3(r, + RE) = f3R"A,. = -f3ReIZb= -RJ (r, + RE) = -ReiRé emisor seguidor: Zb = f3(r, + RE)' A, = l. Zo = r,: base común: A, = Reir,. Z, = REllr,. Zo = Re: retroali-' mentación en colector: A, =-Reir,. Z, = f3r,IIRF/I A,I. Zo = ReIIRe: retroalimentación de de en colector: A, =-(RF.IIRe)/r" Z, = RF,lIf3r,. Zo = RclIRF,: parámetros híbridos: A, = h¡(l + hoRL). A, = -h¡RJ[h, + (h,ho- h¡h,)RLl. Z, = h, - h¡h/?LI(l + hoRL)' Zo = l/[ho- (h¡h/(h, + R,»] . 9 Análisis a pequeña señal del FET gm = gmo(l - VGSIVp). 8mo =2losslJVpl: configuración básica: A, =-gmRO: resistencia de fuente sin desvío: A, =-gmROI(1 + gmRS): seguidor de fuente: A, = gmRs/(l + gmRS): compuerta común: A, = gm(Rollr) 10 Aproximacíónalossistemas:efectodeR,yRL BJT:A =RLA I(RL+R ).A.=-A 7./RL•V=RVj(R.+R):w v VNL o I v<-'¡ I l i S polarización fija: A, = -(RcIlRL)/r,. A" = Z,A)(Z, + R,). Z, = f3r,. Zo = Re: divisor de voltaje: A,. = -(RcIlRL)/r,. A" = Z¡A) (Z, + R,). Z, = R,IIRzllf3r,.Z, = Re: polarización en emisor: A, = -(RclIRL)/R" A" =Z,A)(Z, + R,). Z, = RBIlf3RE'Zo = Re: retroalimentación en colector: A, = -(RcIlRL)lr,. A" = Z,A,/(Z, + R,). Z, =f3r,lIRF/IA). Z, =RclIRF: emisor seguidor: R~ = REIIRL' A,. = R~(R~ + r,), A" = R~/(R~ + R/f3 + r,l. Z, = RBIlf3(r, + R~). Zo = REIICR/f3 + r,): base común: A, = (RelIRL)lr,. A, =-l. Z, = r,.Zo = Re: FET: con desvío R,: A, = -gm(RoIIRL). Z, = RG'Zo = Ro: sin desvío Rs:A, = -gm(RoIIRL)/(l + gmRS)' Z, = RG,Zo =RD: seguidor de fuente: A, = gm(RsIIRL)/[1 + gm(RsIIRL)], Z, =RG'Zo = Rsllrdll1lgm; compuerta común: A.. = gm(RDIIRL). Z = Rslll/g •Zo = Ro: en cascada: A = A . A . A .. ' A ,A = ±A Z IRL' I m lir VI 12 13 11. Ir Ir 11
- 5. ECUACIONES IMPORTANTES 1 Diodos semiconductores W =QV, I eV =1.6 x 10-'9J,lD =1,(ekVD ff, - 1), RDC = VDIID, rd = I!.V/Md = 26 mVl ID' r" =I!.V/Md , PD=VdD, Te =I!.V/[V,(T,- To)] x 100% 2 Aplicaciones de diodos VBE = VD =0.7 V; media onda: Vdo =0.318Vm ; onda completa: Vdo =0.636Vm 4 Polarización en dc-BJT En general: VBE = 0.7 V, Ic = lE' Ic =f31B; polarización fija: lB =(Vcc- VBE)/RB, VCE = Vcc-lcRc- Ic~ = Vcc'Ró estabilizada en emisor: lB = (Vcc- VBE)/(RB+ (13+ I)RE), R¡= (13+ I)RE' VCE = Vcc-I¿"Rc+ RE),ICw =Vcc/(Re + RE); divisor de voltaje: exacto: RTh =R, 11 R2, ETh =R2Veel(R, + R2), lB =(ETh - VBE)I(RTh + (13 + l)RE), VeE = Vcc-I¿"Rc + RE)' aproximado: VB=R2Vee/(R, + R2), f3RE? IOR2, VE =VB- VBE' Ic = lE =V¡;IRé por retroalimentación de voltaje: lB = (Vee- VBE)/[RB+ f3(Re + RE)]; base común: lB = (VEE - VBE)/Ré conmutación de transistores: le,,,,,"do =t, + Id' I,p, ,do =1, + 11; estabilidad: S(leo) =Me/Meo; polarización fija: S(leo) =13 + 1; polarización en emisor: S(leo) = (~+ 1)(1 + RIRE)/(l + 13 + RIRE); divisor de voltaje: S(lco) = (13 + 1)(1 + RnfRE)/(l + 13 + RnfRE); polarización por retroalimentación: S(lco) = (13 + 1)(1 + R/Rc)/(l + 13 + RB/Re), S(VBE) = M¿I!.VBé polarización fija: S(VBE) = -/3IRB; polarización en emisor: S(VBE) = -/3I[RB+ (13 + l )RE]; divisor de voltaje: S(VBE) = -/3I[RTh + (13 + I)RE]; polarización por retroalimentación: S(VBE) =-/3I(RB+ (13+ I)Re), S(f3J =M e/l!..f3; polarización fija: S(f3J =le,lf3,; polarización en emisor: S(f3J = Ic,o + RBIRE)/[I3,(I + 132+ RBIRE)]; divisor de voltaje: S(f3J = le,o + RThIRE)/[f3¡(l + 132+ _ RTh/RE)]; polarización por retroalimentación: S(f3J = Ic,(RB+ Rc)/[f3,(RB + R¿"I + 132))], Me = S(lco) Meo + S(VBE) I!.VBE + S(f3J I!.f3 5 Transistores de efecto de campo IG=OA, ID =IDSS(l- VGS/Vp)2, ID =Is' VGs = Vp(l- V/D/IDSS)' ID = IDSS/4 (si VGS =Vp/2), ID =IDSs'2 (si VGS = O.3Vp), PD=VDSID' ID =k(VGS - VT)2
- 7. ELECTRÓNICA: TEORÍA DE CIRCUITOS Robert L. Boylestad Louis Nashelsky TRADUCCIÓN: Juan Purón Mier y Terán Profesor de asignatura en el Depto. de Matemáticas, Universidad Iberoamericana, Profesionista en Sistemas CAD, GIS Sergio Luis María Ruiz Faudón Analista de Sistemas Traductor Profesional REVISIÓN TÉCNICA: M. en e.Agustín Suárez Fernández Departamento de Ingeniería Eléctrica Universidad Autónoma Metrópolitana-Iztapalapa Sexta edición Pearson Educación ------- MÉXICO· ARGENTINA· BRASIL· COLOMBIA' COSTA RICA' CHILE ESPAÑA· GUATEMALA' PERÚ' PUERTO RICO· VENEZUELA
- 8. EDICIÓN EN INGLÉS Editor: Dave Garza Developmental Editor: Carol Hinklin Robison Production Editor: Rex Davidson Cover Designer: Brian Deep Production Manager: Laura Messerly Marketing Manager: Debbie Yarnell 1l1ustrations: Network Graphics BOYLESTAD I ELECTRÓNICA: TEORÍA DE CIRCUITOS, 6a. Ed. Traducido del inglés de la obra: ELECTRONIC DEVICES AND CIRCUIT THEORY, SIXTH EDlTlON. Al! rights reserved. Authorized translation from English language edition published by Prentice-Hall, Ine. A Simon & Sehuster Company. Todos los derechos reservados. Traducción autorizada de la edición en inglés publicada por Prentince-Hall, Inc. A Simon & Sehuster Company. Al! rights reserved. No part of this book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information storage and retrieval system, without permission in writing from the publisher. Prohibida la reproducción total o parcial de esta obra, por cualquier medio o método sin autorización por escrito del editor. D~rechos reservados © 1997 respecto a la cuarta edición en español publicada por Prentice Hall Hispanoamericana, S.A. Calle 4 Nl 2S·2º piso Fracc. Ind. Alce Blanco, Naucalpan de Juárez, Edo. de México, c.P. 53370 ISBN 968-880-805-9 Miembro de la Cámara Nacional de la Industria Editorial, Reg. Núm. 1524. Original English Language Edition Published by Prentice-Hall, Inc. A Simon & Schuster Company. Copyright © MCMXCVl AH rights reserved ISBN 0-13-375734-X IMPRESO EN MÉXICO/PRINTED IN MEXICO [J F'ROGRAMoS EDUCATIVOS. S.A. DE e,v CAl.Z. CHABACANO No, 1;6. LOCAl. A COL ASruRlAS,DELEG. CUAUHTEUQC, C,P. OOBSQ,IIEXCO, D.f. eMPRESA CeRTIFICADA POR EL INSTlTUTO MEXICANO DE NORMAliZACIÓN 'iC~~II_C_, SAJOL/I NCIWo. 150-S002: 19941NMX.cc-004: 1995 CON El No. DE REGISTRO RSc-G'6 -[J
- 9. Dedicado a ElSE MARIE, ERlC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA ya KATRIN, KIRA, LARREN, TOMMY, JUSTIN YPATIT
- 11. 1 PREFACIO AGRADECIMIENTOS DIODOS SEMICONDUCTORES 1.1 Introducción 1 1.2 El diodo ideal 1 1.3 Materiales semiconductores 3 1.4 Niveles de energía 6 1.5 Materiales extrínsecos: tipo n y tipo P 7 1.6 Diodo semiconductor 10 1.7 Niveles de resistencia 17 1.8 Circuitos equivalentes para diodos 24 1.9 Hojas de especificaciones de diodos 27 1.10 Capacitancia de transición y difusión 31 1.11 Tiempo de recuperación inverso 32 1.12 Notación de diodos semiconductores 32 1.13 Prueba de diodos 33 1.14 Diodos Zener 35 1.15 Diodos emisores de luz 38 1.16 Arreglos de diodos: circuitos integrados 42 1.17 Análisis por computadora 44 Contenido xvii xxi 1 ix
- 12. 2 APUCACIONFS DE DIODOS 53 2.1 Introducción 53 2.2 Análisis mediante la recta de carga 54 2.3 Aproximaciones de diodos 59 2.4 Configuraciones de diodos en serie con entradas dc 61 2.5 Configuraciones en paralelo y en serie-paralelo 66 2.6 Compuertas ANDtOR 69 2.7 Entradas senoidales; rectificación de media onda 71 2.8 Rectificación de onda completa 74 2.9 Recortadores 78 2.10 Cambiadores de nivel 85 2.11 Diodos Zener 89 2.12 Circuitos multiplicadores de voltaje 96 2.13 Análisis por computadora 99 3 TRANSISTORES BIPOLARES DE UNIÓN 114 3.1 Introducción 114 3.2 Construcción de transistores 115 3.3 Operación del transistor 115 3.4 Configuración de base común 117 3.5 Acción amplificadora del transistor 121 3.6 Configuración de emisor común 122 3.7 Configuración de colector común 129 3.8 Límites de operación 130 3.9 Hoja de especificaciones de transistores 132 3.10 Prueba de transistores 136 3.11 Encapsulado de transistores e identificación de terminales 138 3.12 Análisis por computadora 140 4 POLARIZACIÓN DE DC-BJT 144 4.1 Introducción 144 4.2 Punto de operación 145 4.3 Circuito de polarización fija 147 4.4 Circuito de polarización estabilizado en emisor 154 4.5 Polarización por divisor de voltaje 158 4.6 Polarización de dc por retroalimentación de voltaje 166 4.7 Diversas configuraciones de polarización 169 4.8 Operaciones de diseño 175 4.9 Redes de conmutación con transistores 181 4.10 Técnicas para la localización de fallas 186 4.11 Transistores pnp 189 4.12 Estabilización de la polarización 191 4.13 Análisis por computadora 200 x Contenido
- 13. 5 TRANSISTORES DE EFECTO DE CAMPO 215 5.1 Introducción 215 5.2 Construcción y características de los JFET 216 5.3 Características de transferencia 223 5.4 Hojas de especificaciones (JFET) 227 5.5 Instrumentación 230 5.6 Relaciones importantes 231 5.7 MOSFET de tipo decremental 238 5.8 MOSFET de tipo incremental 238 5.9 Manejo del MOSFET 246 5.10 VMOS 247 5.11 CMOS 248 5.12 Tabla resumen 250 S.13 Análisis por computadora 251 6 POLARIZACIÓN DEL FET 256 6.1 Introducción 256 6.2 Configuración de polarización fija 257 6.3 Configuración de autopolarización 261 6.4 Polarización mediante divisor de voltaje 267 6.5 MOSFET de lipa decremental 273 6.6 MOSFET de tipo incremental 277 6.7 Tabla resumen 283 6.8 Redes combinadas 285 6.9 Diseño 288 6.10 Localización de fallas 290 6.11 FET de canal-p 291 6.12 Curva universal de polarización para JFET 294 6.13 Análisis por computadora 297 7 MODELAJE DE TRANSISTORES BIPOLARES 311 7.1 Introducción 311 7.2 Amplificación en el dominio de ac 311 7.3 Modelaje de transistores EJT 312 7.4 Los parámetros importantes: Z;, Zo' A~, A; 314 7.5 El modelo de transistor r, 320 7.6 El modelo híbrido equivalente 327 7.7 Determinación gráfica de los parámetros h 333 7.8 Variaciones de los parámetros de transistores 337 7.9 Análisis por computadora 339 Contenido xi
- 14. xii 8 ANÁLISIS A PEQUEÑA SEÑAL DEL TRANSISTOR BIPOLAR 8.1 Introducción 346 8.2 Configuración de emisor común con polarización fija 346 8.3 Polarización mediante divisor de voltaje 350 8.4 Configuración de E-C con polarización en emisor· 353 8.5 Configuración emisor-seguidor 360 8.6 Configuración de base común 366 8.7 Configuración con retroalimentación en colector 368 8.8 Configuración con retroalimentación de dc en colector 374 8.9 Circuito equivalente híbrido aproximado 377 8.10 Modelo equivalente híbrido completo 383 8.11 Tabla resumen 390 8.12 Solución de problemas 390 8.13 Análisis por computadora 393 9 ANÁLISIS A PEQUEÑA SEÑAL DEL FET 9.1 Introducción 415 9.2 Modelo de pequeña señal del FET 416 9.3 Configuración de polarización fija para el IFET 424 ·9A Configuración de autopolarización para el JFET 426 9.5 Configuración de divisor de voltaje para el JFET 432 9.6 Configuración fuente-seguidor (drenaje común) para el JFET 433 9.7 Configuración de compuerta común para el JFET 436 9.8 MOSFET de tipo decremental 440 9.9 MOSFET de tipo incremental 442 9.10 Configuración de retroalimentación en drenaje para el EMOSFET 443 9.11 Configuración de divisor de voltaje para el EMOSFET 446 9.12 Cómo diseñar redes de amplificador FET 447 9.13 Tabla resumen 450 9.14 Solución de problemas 453 9.15 Análisis por computadora 453 10 APROXIMACIÓN A LOS SISTEMAS: EFECTOS DE Rs y RL 10.1 Introducción 468 10.2 Sistemas de dos puertos 468 10.3 Efecto de la impedancia de carga (RJ 470 lOA Efecto de la impedancia de la fuente (R,) 475 10.5 Efecto combinado de R, YRL 477 10.6 Redes BIT de CE 479 10.7 Redes emisor-seguidor 484 10.8 Redes CB 487 10.9 Redes FET 489 10.10 Tabla resumen 492 10.11 Sistemas en cascada 496 lU2 Análisis por computadora 497 Contenido 346 415 468
- 15. 11 RESPUESTA EN FRECUENCIA DE TRANSISTORES BJT Y JFET 11.1 Introducción 509 11.2 Logaritmos 509 11.3 Decibeles 513 11.4 Consideraciones generales sobre la frecuencia 516 11.5 Análisis a baja frecuencia, gráfica de Bode 519 11.6 Respuesta a baja frecuencia, amplificador a BIT 524 11.7 Respuesta a baja frecuencia, amplificador FET 533 11.8 Capacitancia de efecto MiIler 536 11.9 Respuesta a alta frecuencia, amplificador BJT 539 11.10 Respuesta a alta frecuencia, amplificador FET 546 11.11 Efectos de frecuencia en multietapas 550 11.12 Prueba de onda cuadrada 552 11.13 Análisis por computadora 554 509 12 CONFlGURACIONES COMPUESTAS 560 12.1 12.2 12.3 12.4 12.5 12.6 12.7 12.8 12.9 12.10 12.11 13 Introducción 560 Conexión en cascada 560 Conexión cascade 565 Conexión Darlington 566 Par retroalimentado 571 Circuito CMOS 575 Circuitos de fuente de corriente 577 Espejo de corriente 579 Circuito de amplificador diferencial 582 Circuitos de amplificador diferencial BiFET, BiMOS y CMOS 590 Análisis por computadora 591 TÉCNICAS DE FABRICACIÓN DE CIRCUITOS DISCRETOS E INTEGRADOS 13.1 Introducción 607 13.2 Materiales semiconductores, Si, Ge y GaAs 607 13.3 Diodos discretos 609 13A Fabricación de transistores 611 13.5 Circuitos integrados 612 13.6 Circuitos integrados monolíticos 614 13.7 El ciclo de producción 617 13.8 Circuitos integrados de película delgada y película gruesa 626 13.9 Circuitos integrados híbridos 627 607 Contenido xiii
- 16. 14 AMPUFlCADORES OPERACIONALES 628 14.1 Introducción 628 14.2 Operación en modo diferencial y en modo común 630 14.3 Amplificador operacional básico 634 14.4 Circuitos prácticos con amplificadores operacionales 638 14.5 Especificaciones, parámetros de desvío de dc 644 14.6 Especificaciones de parámetros de frecuencia 647 14.7 Especificaciones para una unidad de amplificador operacional 651 14.8 Análisis por computadora 657 15 APUCACIONES DEL AMPUFlCADOR OPERACIONAL 669 15.1 Multiplicador de ganancia constante 669 15.2 Suma de voltajes 673 15.3 Acoplador de voltaje 676 ISA Fuentes controladas 677 15.5 Circuitos de instrumentación 679 15.6 Filtros activos 683 15.7 Análisis por computadora 687 16 AMPUFlCADORES DE POTENCIA 701 16.1 Introducción: definiciones y tipos de amplificadores 701 16.2 Amplificador clase A alimentado en serie 703 16.3 Amplificador acoplado con transfonnador élase A 708 16.4 Operación del amplificador clase B 715 16.5 Circuitos de amplificador clase B 719 16.6 Distorsión del amplificador 726 16.7 Disipación de calor del transistor de potencia 730 16.8 Amplificadores clase C y clase D 734 16.9 Análisis por computadora 736 17 CI UNEALES/DIGITALES 741 17.1 Introducción 741 17.2 Operación del comparador 741 17.3 Convertidores analógicos-digitales 748 17A Operación del el temporizador 752 17.5 Oscilador controlado por voltaje 755 17_6 Lazo de seguimiento de fase 758 17.7 Circuitos de interfaz 762 17.8 Análisis por computadora 765 18 CIRCUITOS CON RETROAUMENTACIÓN y OSCILADORES 773 18.1 Conceptos de retroalimentación 773 xiv 18.2 Tipos de conexión de retroalimentación 774
- 17. 18.3 Circuitos prácticos con retroalimentación 780 18.4 Amplificador retroalimentado: consideraciones de fase y frecuencia 787 18.5 Operación del oscilador 789 18.6 Oscilador de corrimiento de fase 791 18.7 Oscilador de puente Wien 794 18.8 Circuito de oscilador sintonizado 795 18.9 Oscilador a cristal 798 18.10 Oscilador monounión 802 19 FUENTES DE ALIMENTACIÓN (REGULADORES DE VOLTAJE) 19.1 Introducción 805 19.2 Consideraciones generales de filtros 805 19.3 Filtro capacitor 808 19.4 Filtro Re 811 19.5 Regulación de voltaje con transistores discretos 814 19.6 Reguladores de voltaje de CI 821 19.7 Análisis por computadora 826 805 20 OTROS DISPOSITIVOS DE DOS TERMINALES 832 20.1 20.2 20.3 20A 20.5 20.6 20.7 20.8 20.9 20.10 20.11 21 Introducción 832 Diodos de barrera Schottky ("portadores calientes") 832 Diodos varactores (varicap) 836 Diodos de potencia 840 Diodos túnel 841 Fotodiodos 846 Celdas fotoconductoras 849 Emisores de IR 851 Pantallas de cristal líquido 853 Celdas solares 855 Termistores 859 DISPOSITIVOS pnpn 21.1 Introducción 864 21.2 Rectificador controlado de silicio 864 21.3 Operación básica del rectificador controlado de silicio 864 21A Características y valores nominales del SCR 867 21.5 Construcción e identificación de terminales del SCR 869 21.6 Aplicaciones del SCR 870 21.7 Interruptor controlado de silicio 874 21.8 Interruptor controlado en compuerta 876 21.9 SCR activado por luz 877 21.10 Diodo Shockley 880 21.11 DIAC 880 21.12 TRIAC 882 21.13 Transistor monounión 883 21.14 Fototransistores 893 21.15 Optoaisladores 895 21.16 Transistor monounión programable 897 864 xv
- 18. xvi 22 OSCILOSCOPIO Y OTROS INSTRUMENTOS DE MEDICIÓN 22.1 Introducción 906 22.2 Tubo de rayos catódicos: teoría y construcción 906 22.3 Operación del osciloscopio de rayos catódicos 907 22.4 Operación del barrido de voltaje 908 22.5 Sincronización y disparo 911 22.6 Operación en multitrazo 915 22.7 Medición utilizando las escalas calibradas 915 22.8 Características especiales 920 22.9 Generadores de señales 921 APÉNDICE A: PARÁMETROS HÍBRIDOS: ECUACIONES PARA CONVERSIÓN 906 (EXACTAS Y APROXIMADAS) 924 APÉNDICE B: FACTOR DE RIZO Y CÁLCULOS DE VOLTAJE 926 APÉNDICE C: GRÁFICAS y TABLAS 933 APÉNDICE D: PSPICE 935 APÉNDICE E: SOLUCIONES A LOS PROBLEMAS SELECCIONADOS CON NÚMERO NON 937 ÍNDICE 943 Contenido
- 19. Segón nos acercábamos al XXV aniversario del texto, se hizo verdaderamente claro que esta sexta edición debía continuar con el importante trabajo de revisión que tuvo la edición. La creciente utilización de la computadora, los circuitos integrados y el expandido rango de co- bertura necesaria en los cursos básicos que contribuyeron al refinamiento de la pasada edición continúan siendo los factores principales que afectan el contenido ele una nueva versión. A través de los años, hemos aprendido que el mejoramiento de la lectura se puede obtener a través de la apariencia general del texto, de tal fortna que nos hemos comprometido al fortnato que encontrará en la sexta edición de tal manera que el material del texto parezca más "'amistoso" para un amplio sector de estudiantes. De la misma manera que en el pasado, continuamos empeñados en el fuerte sentido pedagógico del texto, la exactimd y en un aruplio rango de materiales auxiliares que apoyan el proceso educativo. PEDAGOGÍA Sin duda, una de las mejoras más importantes que se han retenido de la quinta edición es la manera en la cual el texto se presta para el compendio ordinario del curso. La nueva secuencia de la presentación de los conceptos que afectó la última edición se ha conservado en la presen- te. Nuestra experiencia docente con esta presentación ha reforzado la creencia de que el mate- rial tiene ahora una pedagogía mejorada para apoyar la presentación del instructor y ayudar al estudiante a construir los fundamentos necesarios para sus futuros estudios. Se ha conservado la cantidad de ejemplos, los cuales fueron incrementados de modo considerable desde la quin- ta edición. Las declaraciones aisladas en negritas ("balas") identifican aseveraciones y conclu- siones importantes. El formato ha sido diseñado para establecer una apariencia amistosa para el estudiante y para asegurar que el trabajo artístico se encuentre tan cercano a la referencia como sea posible. Se han utilizado pantallas para definir características importantes o para ais- lar cantidades específicas en una red o en una característica. Los iconos, desarrollados para cada capítulo del texto, facilitan la referencia de un área en particular tan rápidamente como sea posible. Los problemas, los cuales han sido desarrollados para cada sección del texto, van en progreso a partir de lo más simple a lo más complejo. Asimismo, un asterisco identifica los ejercicios más difíciles. El título en cada sección también se reproduce en la sección de proble- mas para identificar con claridad los ejercicios de interés para un tema de esmdio en particular. Prefacio xvii
- 20. xviii ENFOQUE DE SISTEMAS Durante varias visitas a otros colegios, institutos técnicos, y juntas de varias sociedades, se mencionaba que debería desarrollarse un mayor "enfoque de sistemas" para apoyar la necesi- dad de un estudiante de convertirse en adepto de la aplicación de paquetes de sistemas. Los capítulos 8,9 Y10 están específicamente organizados para desarrollar los cimientos del análi- sis de sistemas en el grado posible en este nivel introductorio. Aunque puede resultar más fácil considerar los efectos de Rs y RL con cada configuración cuando ésta se presenta por primera vez, los efectos de Rs y RL también ofrecen una oportunidad para aplicar algunos de los con- ceptos fundamentales del análisis de sistemas. Los últimos capítulos referentes a amplifIcadores operacionales y circuitos integrados desarrollan aún más los conceptos presentados en los capítulos iniciales. EXACTITUD No hay duda que una de las metas primarias de cualquier publicación es que ésta se encuentre libre de errores en lo posible. Ciertamente, la intención no es de retar al instructor o al estu- diante con inconsistencias planeadas. De hecho, no existe algo más tenso para un autor que el escuchar sobre errores en su libro. Después de una verificación extensiva acerca de la exacti- tud en la quinta edición, ahora nos sentimos seguros que este texto gozará del nivel más alto de exactitud que se puede obtener para una publicación de este tipo. MODELAJE DE TRANSISTORES El modelaje del transistor bipolar de unión (BJT) es un área que se ha enfocado de varias maneras. Algunas instituciones utilizan exclusivamente el modelo re mientras que otras se apoyan en el enfoque híbrido o en una combinación de estos dos. La sexta edición destacará el modelo r, con la suficiente cobertura del modelo híbrido como para permitir una comparación entre los modelos y la aplicación de ambos. Se ha dedicado un capítulo completo (capítulo 7) .la introducción de los modelos para asegurar un entendimiento claro y correcto de cada uno y de las relaciones que existen entre los dos. PSpice y BASIC Los recientes años han visto un crecimiento continuo del contenido de computación en los curSOs introductorios. No solamente aparece la utilización de procesadores de texto en el pri- mer semestre, sino que también se presentan las hojas de cálculo y el empleo de un paquete de análisis tal como PSpice en numerosas instituciones educativas. Se eligió PSpice como el paquete que aparecerá a través de este texto debido a que recientes encuestas sugieren que es el que se emplea con mayor frecuencia. Otros paquetes posibles incluyen Micro-Cap III y Breadboard. La :obertura de PSpice ofrece suficiente capacidad para permitir la escritura del archivo de captura para la mayoría de las redes analizadas en este texto. No se supone un conocimiento anterior acerca de paquetes para computadora. PSpice en el ambiente WINDOWS permite entrar al circuito en forma esquemática, el cual puede ser analizado después con resultados de salida similares a PSpice. Aún se incluyen en el texto algunos programas en BASIC para demostrar las ventajas de conocer un lenguaje de computación y de los beneficios adicionales que surgen de su utilización.
- 21. SOLUCIÓN DE PROBLEMAS La solución de los problemas es indudablemente una de las habilidades más difíciles para presentar, desarrollar y demostrar en un texto. Se trata de un arte que debe ser introducido utilizando una variedad de técnicas, pero la experiencia y la exposición son obviamente los elementos clave en el desarrollo de estas habilidades. El contenido es en forma esencial una revisión de situaciones que ocurren con frecuencia dentro del ambiente de laboratorio. Se presentan algunas ideas sobre cómO aislar un área problemática así como una lista de las cau- sas posibles. Esto no pretende sugerir que un estudiante se convertirá en un experto en la solución de las redes presentadas en este texto, pero al menoS el lector tendrá algún entendi- miento de lo que está relacionado con el proceso de la solución. UTILIZACIÓN DEL TEXTO En general, el texto está dividido en dos componentes principales: el análisis en de y en ac o respuesta en frecuencia. Para algunos colegios la sección de es suficiente para un semestre. mientras que para otros el texto completo puede ser cubierto en un semestre mediante la elec- ción de temas específicos. En cualquier caso, el presente es un texto que "construye" a partir de los capítulos iniciales. El material superfluo se relega a los últimos capítulos para evitar el contenido excesivo acerca de un tema particular al principio en el nivel de desarrollo, Para cada dispositivo el texto cubre una mayoría de las configuraciones y aplicaciones importantes. Mediante la elección de ejemplos y aplicaciones específicos es posible reducir el contenido de un curso sin perder las caraetelÍsticas de construcción progresivas del texto. Por tanto, si un instructor siente que un área específica es particulannente importante, se ofrece el detalle con. el fin de tener una revisión más extensiva. ROBERT BOYLESTAD LOUIS NASHELSKY
- 23. Agradecimientos Nuestros más sinceros agradecimientos se deben extender a los profesores que han utilizado el texto y han enviado algunos comentarios, correcciones y sugerencias. También deseamos agra- decer a Rex Davidson, editor de Prentice-Hall, por mantener unidos los tantos aspectos deta- llados de producción. Nuestro más sincero agradecimiento a Dave Garza, editor senior, y a Carol Robison, editor senior de desarrollo, de Prentice-Hall, por su apoyo editorial en la sexta edición de este texto. Deseamos agradecer a aquellas personas que han compartido sus sugerencias y evaluacio- nes del presente texto a través de sus muchas ediciones. Los comentarios de estas personas nos han permitido presentar Electrónica: Teoría de Circuitos en esta nueva edición: Ernest Lee Abbott Phillip D, Anderson AJAnthony A. Duane Bailey Joe Baker Jerrold Barrosse Ambrose Barry Arthur Birch Scott Bisland Edward Bloch Gary C. Bocksch Jeffrey Bowe Alfred D. Buerosse Lila Caggíano Rohert Casíano Alan H. Czarapata Mohammad Dabbas John Darlington Lucius B. Day MikeDurren Dr. Stephen Evanson George Fredericks F. D. Fuller Phil Golden Joseph Grabinski Thomas K. Grady WiUiam HiII Napa College, Napa, CA Muskegon Community College, Muskegon, MI EG&G VACTEC Inc. Southern Alberta Institute ofTechnology, Calgary, Alberta, CANADÁ University of Southern California, Los Ángeles, CA Penn State-Ogontz University of North Carolina-Charlolte Hartford State Technical College, Hartford, CT SEMATECH, Austin, TX The Perkin-Elmer Corporation Charles S. Molt Community College, F1int, MI Bunker HilI Community College, Charlestown, MA Waukesha County Technical College. Pewaukee, WI MicroSim Corporation Internationa! Rectifier Corporation Montgomery College, Rockville. MD ITI Technical Institute Humber College, Ontatio, CANADÁ Metropolitan State College, Denver, CO Indiana Vocational Technical College, South Bend, IN Bradford University, UK Northeast State Technica! Community College Rumber College, Ontatio, CANADÁ DeVry Institute ofTechnology, Irving, TX Hartford State Technical College, Hartford, CT Western Washington University, Bellingham. WA ITI Technica! Institute xxi
- 24. xxii Albert L. Ickstadt Jeng-Nan Juang Karen Karger Kenneth E. Kent Donald E. King Charles Lewis Donna Liverman George T. Mason William Maxwell Abraham Michelen John MaeDougall Donald E. MeMillan Thomas E. Newman Dr. Robert Payne E. F. Rockafellow Saeed A. Shaikh Dr. Noel Shammas Erie Sung Donald P. Szymanski Parker M. Tabor Peter Tampas Chuek Tinney Katherine L. Usik DomingoUy Richard J. Walters Julian Wilson Syd R. Wilson Jean Younes Charles E. Yunghans U1rieh E. Zeisler San Diego Mesa College. San Diego, CA Mercer University, Macon, GA Tektronix lne. DeKalb Technical Institute, Clarkston, GA ITI Technical Institute, Youngstown, OH APPLIED MATERIALS, Inc. Texas Instruments Ine. Indiana Vocational Technical College, South Bend, IN Nashville State Technical Institute . Hudson Valley Community College University ofWestem Ontario, London, Ontario, CANADÁ Southwest State University, Marshall, MN L. H. Bates Vocational-Technical Institute, Tacoma, WA University of Glamorgan, Wales, UK Southern-Alberta Institute of Technology, Calgary, Alberta, CANADÁ Miami-Dade Cornmunity College, Miami, FL School of Engineering, Beaconside, UK Computronics Technology Inc. Owens Technical College, Toledo, OH Greenville Technical College, Greenville, SC Michigan Technological University, Houghton, MI University of Utah Mohawk College ofApplied Art & Technology, Hamilton, Ontario, CANADÁ Hampton University, Hampton, VA DeVry Technical Institute, Woodbridge, NI Southern College of Technology, Marietta, GA Motorola Inc. !TI Technical Institute, Troy, MI Western Washington University, Bellingham, WA Sal! Lake Cornmunity College, Sal! Lake City, UT
- 27. Diodos semiconductores CAPÍTULO ---------------------------~---1.1 INTRODUCCIÓN Unas cuantas décadas que han seguido ala introducción del transistor, hacia finales de los años, cuarenta, han sido testigo de un cambio asombroso en la industria de la electrónica. La miniaturización que se ha logrado nos deja sorprendidos de sus alcances. Sistemas completos aparecen ahora sobre una oblea de silicio, miles de veces más pequeña que un solo elemento de las redes iniciales. Las ventaja~ asociadas con los sistemas actuales, comparados con las redes de bulbos de los años anteriores, resultan, en su mayor parte, obvias de inmediato: son más pequeños y ligeros, no tienen requerimientos de calentamiento o disipación de calor (como en el caso de los bulbos), tienen una construcción más robusta, son más eficientes y no requieren de un periodo de calentamiento. La miniaturización desarrollada en los años recientes ha dado por resultado sistemas tan pequeños que ahora el propósito básico del encapsulado sólo es obtener algunos medios para manipular el dispositivo y asegurar que las conexiones permanezcan fijas en fonna adecuada en la base del semiconductor. Los límites de la miniaturización dependen de tres factores: la calidad del material semiconductor, la técnica del diseño de redes y los límites de la manufac- tura y el equipo de procesamiento. 1.2 EL DIODO IDEAL El primer dispositivo electrónico que se presenta es el que se denomina diodo, el más sencillo de los dispositivos semiconductores, pero que desempeña un papel muy importante en los sistemas electrónicos. Con sus características, que son muy similares a las de un interruptor sencillo, aparece en una amplia variedad de aplicaciones, que van desde las más sencillas a las más complejas. Además de los detalles de su construcción y características, los datos y gráfi- cas importantes se encontrarán en las hojas de especificaciones y también se estudiarán con objeto de asegurar una comprensión de la terminología que se utiliza, aparte de demostrar la riqueza de la información que los fabricantes suelen proporcionar. Antes de analizar la construcción y las características de un dispositivo real, primero se considerará el dispositivo ideal para ofrecer una base de comparación. El diodo ideal es un dispositivo con dos terminales. que tiene el símbolo y características que se muestran en la figura l.la y b, respectivamente. De manera ideal, un diodo conducirá corriente en la dirección que define la flecha en el símbolo, y actuará como un circuito abierto en cualquier intento por establecer corriente en dirección opuesta. En esencia: Las caractensticas de un diodo ideal son aquellas de un interruptor que puede conducir comente en una sola dirección. VD + ~o o -ID Ca) + ID + Vo .1 ~ ...lo + Vo ( O VD ~I + ...lo (b) Flgura 1.1 Diodo ideal: a) símbolo; b) características. 1
- 28. 2 En la descripción de los elementos que se presentan a continuación es importante que se definan los diferentes símbolos de letras, polaridades de voltajes y direcciones de la corriente. Si la polaridad del voltaje aplicado es consistente con el que se muestra en la figura l.la, las carac- tensticas que deben ser consideradas en la figura l.lb están hacia la derecha del eje vertical. En caso de que se aplique un voltaje inverso, son pertinentes las características hacia la izquierda del eje. Si la corriente a través del diodo tiene la dirección que se indica en la figura l.la, la porción de las características que deben considerarse es arriba del eje horizontal, mientras que una inver· sión en la dirección requerirla del empleo de las caractensticas abajo del eje. Para la mayona de las caractensticas de los dispositivos que aparecen en este libro, la ordenada (o eje "y") será el eje de la corriente, en tanto la abscisa (o eje "x") será el eje del voltaje. Uno de los parámetros importantes para el diodo es la resisteuciaenel punto o la región de operación. Si se considera la región de conducción definida por la dirección de ID y polaridad de VD en la figura 1.1a (el cuadrante superior derecho de la figura l.lb), se deduce que el va- lor de la resistencia directa, Rp según lo define la ley de Ohm, es VF OV RF =- = OQ (corto circuito) IF 2,3, mA,... , sólo un valor positivo donde VF es el voltaje de polarización directa a través del diodo e 1F es la corriente a través del diodo. Por tanto, el diodo ideal es un circuito cerrado para la región de conducción. Si ahora se considera la región de potencial negativo aplicado (tercer cuadrante) de la figura 1.1b, V. -5, -20, o cualquier potencial de polarización inversa RR =- = = Q (circuito abierto) IR OmA donde VR es el voltaje inverso a través del diodo e IR es la corriente inversa en el diodo. Por tanto, el diodo ideal es un circuito abierto en la región de no conducción. En resumen, son aplicables las condiciones que se descnben en la figura 1.2. Corto circuito . / . o~ lo ~imitadopor el circuito) C') o + / ei"uito abierto Io>----I~II---~o __ 0-0--.... o ~ --ID =0 Cb) FIgUra 1.2 a) Estados de conducción y b) no conducción del diodo ideal según está detenninado por la polarización aplicada. Por lo general, resulta sencillo hasta cierto punto determinar si un diodo se encuentra en la región de conducción o de no conducción, al observar la dirección de la corriente ID que se establece mediante un voltaje aplicado. Para el flujo convencional (opuesto al flujo de electro- nes), si la corriente resultante del diodo tiene la misma dirección que la punta de la flecha del símbolo del diodo, éste está operando en la región de conducción, según se descnbe en la figura 1.3a. Si la corriente resultante tiene la dirección opuesta, como se muestra en la figura l.3b, el circuito abierto equivalente es el apropiado. Capitulo l Diodos semiconductores
- 29. (al o (bl FIgura 1.3 al Estados de conducción y b) no conducción del diodo ideal, según está determinado por la dirección de la corriente convencional establecida por la red. Como se indicó antes, el propósito inicial de esta sección es presentar las características de un dispositivo ideal para poder compararlas con las características de la variedad comer- cial. Según se avance a través de las próximas secciones, se deben considerar las siguientes preguntas: ¿Qué tan cercana será la resistencia directa o de "encendido" de un diodo práctico comparado con el nivel O-.Q deseado? ¿Es la resistencia inversa parcial lo suficientemente grande como para permitir una aproximación de circuito abierto? 1.3 MATERIALES SEMICONDUCTORES El término semiconductor revela por si mismo una idea de sus características. El prefijo semi suele aplicarse a un rango de niveles situado a la mitad entre dos límites. El término conductor se aplica a cualquier material que soporte un flujo generoso de carga, cuando una fuente de voltaje de magnitud limitada se aplica a través de sus terminales. Un aislante es un material que ofrece un nivel muy bajo de conductividad bajo la presión de una fuente de voltaje aplicada. Un semiconductor, por tanto, es un material que posee un nivel de conductividad sobre algún punto entre los extremos de un aislante y un conductor. De manera inversa, y relacionada con la conductividad de un material, se encuentra su resistencia al flujo de la carga o corriente. Esto es, mientras más alto es el nivel de conductividad, menor es el nivel de resistencia. En las tablas, el ténnino resistividad (p, la letra griega rho) se utiliza a menudo para comparar los niveles de resistencia de los materiales. En unidades métri- cas, la resistividad de un material se mide en n-cm o n-m. Las unidades de n-cm se derivan de la sustitución de las unidades para cada cantidad de la figura 1.4 en la siguiente ecuación (derivada de la ecuación básica de resistencia R = pi!A): RA (n)(cm') p=--= =>n-cm (l.l) 1 cm De hecho, si el área de la figura lA es de 1 cm' y la longitud de 1 cm, la magnitud de la resistencia del cubo de la figura lA es igual a la magnitud de la resistividad del material según se demuestra a continuación: 1 P -= P A (1 cm) (1 cm') Iplohms Este hecho será de utilidad cuando se comparen los niveles de resistividad en los análisis que se presentan enseguida. En la tabla 1.1 se muestran los valores típicos de resistividad para tres categorías amplias de materiales. Aunque se pueda estar familiarizado con las propiedades eléctricas del cobre y la mica, las características de los materiales semiconductores, germanio (Ge) y silicio (Si), pue- 1.3 Materiales semiconductores p~- cm A=lcm2 l=lcm Figura 1.4 Definicipn de las unidades métricas de resistividad. 3
- 30. .1 / / / / / Figura 1.5 Estructura de un solo cristal de Ge y Si. 4 TABLA 1.1 Valores tipicos de resistividad Conductor p == 10-6 O-cm (cobre) Semiconductor p == 50 O-cm (germanio) p == 50 X 103 O-cm (silicio) Aislante p= 1012 n-cm (mica) den ser relativamente nuevas. Como se encontrará en los capítulos que siguen, ciertamente no son los únicos dos materiales semiconductores; sin embargo, son los que más interesan en el desarrollo de dispositivos semiconductores. En años recientes el cambio ha sido estable con el silicio, pero no así con el germanio. cuya producción aún es escasa. Observe en la tabla 1.1 el rango tan grande entre los materiales conductores y aislantes para la longitud de 1 cm (un área de l·cm') de material. Dieciocho lugares separan la colocación del punto decimal de un número a otro. Ge y Si han recibido la atención que tienen por varias razo- nes. Una consideración muy importante es el hecho de que pueden ser fabricados con un muy alto nivel de pureza. De hecho, los avances recientes han reducido los niveles de impureza en el material puro a una parte por cada 10 mil millones (1 : 10 000 000 000). Es posible que alguien se pregunte si estos niveles de impureza son realmente necesarios. En realidad lo son si se consi- dera que la adición de una parte de impureza (del tipo adecuado) por millón, en una oblea de silicio, puede cambiar dicho material de un conductor relativamente pobre a un buen co~ductor . de electricidad. Como es obvio, se está manejando un espectro completamente nuevo de nive- les de comparación, cuando se trata con el medio de los semiconductores. La capacidad de cam- biar las características del material en forma significativa a través de este proceso, que se conoce como "dopado", es otra razón más por la cual el Ge y el Si han recibido tanta atención. Otras razones incluyen el hecho de que sus características pueden alterarse en forma significativa a través de la aplicación de calor o luz, una consideración importante en el desarrollo de dispositi- vos sensibles al calor o a la luz. Algunas de las cualidades únicas del Ge y el Si que se observaron antes se deben a su estructura atómica. Los átomos de ambos materiales forman un patrón muy definido que es periódico en naturaleza (esto es que continuamente se repite el mismo). A un patrón completo se le llama cristal, y al arreglo periódico de los átomos, red cristalina. Para el Ge y el Si el cristal tiene la estructura de diamante de tres dimensiones que se muestra en la figura 1.5. Cualquier material compuesto sólo de estructuras repetidas de cristal del mismo tipo se deno· mina estructura de cristal único. Para los materiales semiconductores de aplicación práctica en el campo de la electrónica, esta característica de cristal único existe y, además, la periodicidad de la estructura no cambia en forma significativa con la adición de impurezas en el proceso de dopado. Ahora, se examinará la estructura del átomo en sí y se observará cómo se pueden afectar las características eléctricas del material. Como se tiene entendido, el átomo se compone de tres partículas básicas: el electrón, el protón y el neutrón. En la red atómica, los neutrones y los protones forman el núcleo, mientras que los electrones se mueven alrededor del núcleo sobre una órbita fija. Los modelos de Bohr de los semiconductores que se usan con mayor frecuen- cia, el germanio y el silicio, se muestran en la fignra 1.6. Como se indica en la figura 1.6a, el átomo de germanio tiene 32 electrones en órbita, mientras que el silicio tiene 14 electrones en varias órbitas. En cada caso, existen cuatro elec- trones en la órbita exterior (valencia). El potencial (potencial de ionización) que se requiere para movilizar cualquiera de estos cuatro electrones de valencia, es menor que el requerido por cualquier otro electrón dentro de la estructura. En un cristal puro de germanio o de silicio estos cuatro electrones de valencia se encuentran unidos a cuatro átomos adjuntos. como se muestra en la figura 1.7 para el silicio. Tanto el Ge como el Si son referidos como átomos tetravalentes, porque cada uno tiene cuatro electrones de valencia. Una unión de átomos fortalecida por el compartimiento de electrones se denomina unión covalente. Capitulo 1 Diodos semiconductores
- 31. EI,,,mn,,~de valencia (4 para cada uno) Electrones en órbita lb) Figura 1.6 Estructura atómica: a) germanio; b) silicio. Figura 1.7 Unión covalente del átomo de silicio. Si bien la unión covalente generará una unión más fuerte entre los electrones de valencia y su átomo, aún es posible para los electrones de valencia absorber suficiente energía cinética por causas naturales, para romper la unión covalente y asumir el estado "libre". El término "libre" revela que su movimiento es muy sensible a los campos eléctricos aplicados, como los establecidos por las fuentes de voltaje o cualquier diferencia de potencial. Estas causas natura- les incluyen efectos como la energía lumínica en la forma de fotones y la energía térmica del medio que lo rodea. A temperatura ambiente existen aproximadamente 1.5 x 1010 portadores libres en un centímetro cúbico de material intrínseco de silicio. Los materiales intlÍnsecos son aquellos semiconductores que han sido cuidadosamente refinados para reducir /as impurezas a un nivel muy bajo, esencialmente tan puro como se puede obtener a través de /a tecnología moderna. A los electrones libres localizados en el material que se deben sólo a causas naturales, se les conoce como portadores intrínsecos. A la misma temperatura, el material intrínseco de germanio tendrá aproximadamente 2.5 x 1013 transmisores libres por centímetro cúbico. La relación del número de portadores en el germanio respecto al silicio es mayor de 103 e indica que el germanio es un mejor conductor a temperatura ambiente. Esto puede ser cierto, aunque en el estado intrínseco ambos aún son considerados conductores pobres. Observe en la tabla 1.1 cómo la resistividad también difiere por una relación de aproximadamente 1000 : 1 con el silicio, teniendo, por tanto, un mayor valor. Por supuesto, éste debe ser el caso, debido a que la resistividad y la conductividad son inversamente proporcionales. Un incremento en la temperatura de un semiconductorpuede generar un incremento sustancial en el número de electrones libres en el material. Según aumenta la temperatura desde el cero absoluto (O K), un número mayor de electrones de valencia absorben suficiente energía térmica como para romper la unión covalente y contribuir así al número de portadores libres, según se describió antes. Este mayor número de portadores aumentará el índice de conductividad y generará un menor nivel de resistencia. Se dice que los materiales semiconductores como el Ge y el Si, que muestran una reducción en resistencia con el incremento en la temperatura, tienen un coeficiente de temperatura negativo. Quizá el lector recuerde que la resistencia de casi todos los conductores se incrementará con la temperatura. Esto se debe al hecho de que el número de portadores en un conductor no 1.3 Materiales semiconductores 5
- 32. Figura 1.8 Niveles de energía: a) niveles discretos en estructuras atómicas aisladas; b) bandas de conducción y valencia de un aislador, semiconductor y conductor. 6 se incrementará significativamente con la temperatura, pero su patrón de vibración con respec- to a una localización relativamente fija aumentará la dificultad para que los electrones pasen a través de ella. Un incremento en la temperatura, por tanto, genera un aumento del nivel de resistencia y un coeficiente positivo de temperatura. 1.4 NIVELES DE ENERGÍA En la estructura atómica aislada existen niveles de energía discretos (individuales) asociados con cada electrón en una órbita, según se muestra en la figura 1.8a. Cada material tendrá, de hecho, su propio conjunto de niveles de energía pennisibles para los electrones en su estructura atómica. Mientras más distante se encuentre el electrón del núcleo, mayor e:s el estado de energía, y cualquier electrón que haya dejado a su átomo, tiene un estado de energía mayor que cualquier electrón en la estructura atómica. Energía Banda de energía vacía! Banda de energía vacía t etc. (a) Energía Nivel de valencia (capa más externa) Segundo nivel (siguiente capa interna) Tercer nivel (etc.) .. Núcleo ElectroneS Energía Banda de conducción "libres" para f-.,-------'"" establecer la Banda de conducción t conducción --_¡._ I -. • • • •/ Electrones ~ - • f-'-------,.¡ de valencia .' unidos a la Banda de valencia• e. • :.. ,Banda de y.alencia . estructura atómica • E = 1.1 eV (Si) ~ = 0.67 eV (Ge) ¡,,~ = 1.41 eV (GaAs) Aislante Semiconductor (b) Energía Las bandas Banda de conducción se traslapan --I;;;:;;;¡;¡ Banda de valencia Conductor Entre los niveles de energía discretos existen bandas vacías, en las cuales no pueden apa- recer electrones dentro de la estructura atómica aislada. Cuando los átomos de un material se unen para formar la estructura de la red cristalina, existe una interacción entre los átomos que ocasiona que los electrones dentro de una órbita en particular de un átomo tengan ligeras diferencias en sus niveles de energía. respecto a los electrones en la misma órbita de un átomo adjunto. El resultado neto es una expansión de la banda de los niveles discretos de estados de energía posibles para los electrones de valencia, como se muestra en la figura 1.8b. Observe que existen niveles y estados de energía máximos en los cuales se puede encontrar cualquier electrón, y una región prohibida entre la banda de valencia y el nivel de ionización. Recuerde que la ionización es el mecanismo mediante el cual un electrón puede absorber suficiente Capitulo 1 Diodos semiconductores
- 33. energía para separarse de su estructura atómica y entrar en la banda de conducción. Se obser- vará que la energía asociada con cada electrón se mide en electrón volts (eV). La unidad de medida es adecuada, porque I W=QV I eV (1.2) según se derivó de la ecuación definida para el voltaje V = W /Q. Qes la carga asociada con un único electrón. Sustituyendo la carga de un electrón y una diferencia de potencial de 1 volt en la ecuación (1.2) se tiene un nivel de energía referido como un electrón volt. Debido a que la energía también se mide en joules y que la carga de un electrón = 1.6 x 1j}-19 coulomb, W = QV = (1.6 X 10-19 C)(I V) y 1 eV= 1.6XIO-19 J (1.3) A O K o cero absoluto (-273.15 OC), todos los electrones de valencia de los materiales semiconductores se encuentran en la capa exterior del átomo con niveles de energía asociados con la banda de valencia de la figura 1.8b. Sin embargo, a temperatura ambiente (300 K, 25 oC) un gran número de electrones de valencia han adquirido suficiente energía para dejar la banda de valencia, y han atravesado la banda de energía vacía definida por Eg en la figura 1.8b y entrado a la banda de conducción. Para el silicio Eg es de 1.1 eV, para el germanio 0.67 eV y para el arseniuro de galio 1.41 eV. Para el germanio, Eg obviamente es menor, y se debe al gran número de portadores en dicho material, comparado al silicio expuesto a temperatura ambiente. Observe que para el aislante la banda de energía es con frecuencia de 5 eV o más, lo cual limita drásticamente el número de electrones que pueden entrar a la banda de conducción a temperatura ambiente. El conductor tiene electrones en la banda de conducción aun a OK. Por tanto, es bastante obvio que a temperatura ambiente existan portadores libres más que suficientes para soportar un gran flujo de carga o corriente. En la sección 1.5 encontrará que si ciertas impurezas se añaden a los materiales semiconductores intrínsecos, ocurrirán estados de energía en las bandas prohibidas, lo que causará una reducción neta en Eg para ambos materiales semiconductores y, por consecuen- cia, también una mayor densidad de portadores en la banda de conducción a temperatura ambiente. 1.5 MATERIALES EXTRÍNSECOS: TIPO n Y TIPO p Las características de los materiales semiconductores pueden ser alteradas significativamente por la adición de ciertos átomos de impureza a un material semiconductor relativamente puro. Estas impurezas, aunque sólo haya sido añadida 1 pane en O millones, pueden alterar en forma suficiente la estructura de la banda y cambiar totalmente las propiedades eléctricas del material. Un material semiconductor que haya sido sujeto alproceso de dopado se denomina un material exmnseco. Existen dos materiales extrínsecos de gran importancia para la fabricación de dispositivos senticonductores: el tipo n y el tipo p. Cada uno se describirá con detalle más adelante. Material tipo n Tanto el material tipo n como el tipo p se forman mediante la adición de un número predetermi- nado de átomos de impureza al gennanio o al silicio. El tipo n se crea a través de la introducción de elementos de impureza que poseen cinco electrones de valencia (pentavalentes), como el antimonio, arsénico y fbsforo. El efecto de estos elementos impuros se indica en la figura 1.9 1.5 Materiales extrínsecos: tipo n y tipo p 7
- 34. 8 Figura 1.9 Impureza de antimonio en el material tipo n. (utilizando el antimonio como impureza en el silicio). Observe que las cuatro uniones covalentes aún se encuentran presentes. Existe, sin embargo, un quinto electrón adicional debido al átomo de impureza, mismo que se encuentra desasociado de cualquier unión covalente en particular. Este electrón restante, unido débilmente a su átomo (antimonio), se encuentra relativamente libre para moverse dentro del recién formado material tipo n. Debido a que el átomo de impu- reza insertado ha donado un electrón relativamente "libre" a la estructura: A 1m; impureZ/lS tlifundüJos con cinco electrones de valencÍll se les l/mnll átomos donares. Es importante comprender que, aunque un número importante de portadores "'libres" se han creado en el material tipo n, éste aún es eléctricamente neutral, debido a que de manera ideal el número de protones cargados positivamente en los núcleos es todavía igual al número de electrones '·libres" cargados negativamente y en órbita en la estructura. El efecto de este proceso de dopado sobre la conductividad relativa se describe mejor a través del diagrama de bandas de energía de la figura 1.10. Observe que un nivel de energía discreto (llamado el nivel del donor) aparece en la banda prohibida con un Eg significativamente menor que aquel del material intrínseco. Aquellos electrones "libres" que se deben a la impu- reza añadida se sitúan en este nivel de energía, y tienen menor dificultad para absorber la energía térmica suficiente para moverse a la banda de conducción a temperatura ambiente. El resultado es que a temperatura ambiente existe un gran número de portadores (electrones) en el nivel de conducción, y la conductividad del material aumenta en forma significativa. A tempe- ratura ambiente en un material de Si intrínseco existe aproximadamente un electrón libre por cada 1012 átomos (uno por cada 109 para Ge). Si el nivel de "dosificación" fuera de 1 en 10 millones (lO'), la proporción (10121107 = 105) indicaria que la concentración de portadores se ha incrementado en una proporción de 100,000 : l. Energía :;'B~~;da~de~~~~~ Eg = 0.05 eV (Si).O.Ol eV CGe) Es como antes Nivel de energía del donor Figura 1.10 Efecto de las impurezas del donor sobre la estructura de la banda de energía. Capitulo l Diodos semiconductores
- 35. Material tipo p El material tipo p se forma mediante el dopado de un cristal puro de germanio o de silicio con átomos de impureza que poseen tres electrones de valencia. Los elementos que se utilizan con mayor frecuencia para este propósito son el boro, galio e indio. El efecto de alguno de estos elementos, como el boro sobre el silicio, se indica en la figura 1.11. Figura 1.11 Impureza de boro en el material tipo p. Observe que ahora existe un número de electrones insuficiente para completar las uniones covalentes de la red cristalina recién fonnada. A la vacante que resulte se le llama hueco, y está representado por un pequeño círculo o signo positivo debido a la ausencia de una carga nega- tiva. Por tanto, la vacante resultante aceptará con facilidad un electrón "libre"': A las impurezas difundidas con tres electrones de valencia se les conoce como átomos aceptores. El material resultante tipo p es eléctricamente neutro, por las mismas razones descritas para el material tipo n. Flujo de electrones comparado con flujo de huecos El efecto del hueco sobre la conducción se muestra en la figura 1.12. Si un electrón de valencia adquiere suficiente energía cinética para romper su unión covalente y llena un hueco. entonces se creará un hueco en la unión covalente que liberó el electrón. Sin embargo, existe una trans- ferencia de huecos hacia la izquierda y de electrones hacia la derecha, según se muestra en la figura 1.12. La dirección que se utilizará en el texto es la del flujo convencional, el cual se indica por la dirección del flujo de huecos. •Flujo de huecos •Flujo de electrones FIgUra 1.12 Flujo de electrones en función de flujo de huecos. 1.5 Materiales extrínsecos: tipo R y tipo p 9
- 36. 10 Portadores mayoritarios y minoritarios En el estado intrínseco, el número de electrones libres en Ge o en Si se debe sólo a aquellos electrones en la banda de valencia que han adquirido suficiente energía de las fuentes térmicas o lumínicas para romper la unión covalente o a las pocas impurezas que no pudieron eliminar- se. Las "vacantes" dejadas atrás en la estructura de uniones covalentes representan una canti- dad muy limitada de huecos, En un material tipo n, el número de huecos no ha cambiado de manera significativa de su nivel intrínseco, El resultado neto, por tanto, es que el número de electrones supera por mucho el número de huecos. Por esta razón: En un material tipo n (figura 1,13a) al electrón se le llama portador mayoritario y el hueco es el portador minoritario. Para el material tipo p el número de huecos supera por mucho el número de electrones, como se muestra en la figura 1.13b. Por tanto: En un material tipo p el hueco es elportador mayoritario y el electrón es el portador minoritario. Cuando el quinto electrón de un átomo donor deja a su átomo, el átomo restante adquiere una carga positiva neta: de ahí el signo positivo en la representación del ion donar. Por razones análogas, el signo negativo aparece en el ion aceptor. Los materiales tipo n y p representan los bloques de construcción básicos de los dispositi- vos semiconductores. En la siguiente sección se encontrará que la "unión" de un solo material tipo n con un material tipo p tendrá por resultado un elemento semiconductor de importancia considerable en los sistemas electrónicos. Iones donores Tipo n Ponadores mayoritarios Portadores minoritarios Figura 1.13 a) material tipo n; b) material tipo p. Portadores mayoritarios 1.6 DIODO SEMICONDUCTOR Iones aceptores Tipop Portadores minoritarios En la sección 1.5 se presentaron tanto los materiales tipo n como tipo p, El diodo semiconductor se fonna con sólo juntar estos materiales (construidos en la misma base: Ge o Si), según se muestra en la figura 1.14, utilizando técnicas que se describirán en el capítulo 20, En el mo- mento en que son "unidos" los dos materiales, los electrones y los huecos en la región de la unión se combinan, dando por resultado una falta de portadores en la región cercana a la unión. A esta región de iones positivos y negativos descubiertos se le llama región de agotamiento, debido al agotamiento de portadores en esta región. Como el diodo es un dispositivo de dos tenninales, la aplicación de un voltaje a través de sus terminales permite tres posibilidades: sin polarización (VD = O V), polarización directa (VD> OV) Ypolarización inversa (VD < OV), Cada una es una condición que dará un resultado que el usuario deberá comprender con claridad para que el dispositivo se aplique en forma efectiva. Capítulo l Diodos semiconductores
- 37. ~ Flujo de portadores minoritarios ':~-~:I"1" ~~I. FluJo de ponadores mayoritarios p tzD ~ DmA "------0+ VD ~ DV (sin polarización) Sin polarización aplicada (VD =OV) n Bajo condiciones -sin polarización, cualquiera de los portadores minoritarios (huecos) en el material tipo n que se encuentren dentro de la región de agotamiento, pasarán directamente al material tipo p. Mientras más cercano se encuentre el portador minoritario a la unión, mayor será la atraccíón de la capa de iones negativos y menor la oposición de los iones positivos en la región de agotamiento del material tipo n. Con la idea de que surjan análisis futuros, se supone que todos los portadores minoritarios del material tipo n que se localizan en la región de agota- miento debido a su movimiento aleatorio pasarán directamente al material tipo p. Se puede considerar que algo similar pasa con los portadores minoritarios (electrones) del material tipo p. Este flujo de portadores se indica en la figura 1.14 para los portadores minoritarios de cada materiaL Los portadores mayoritarios (electrones) del material tipo n deben sobreponerse a las fuer- zas de atracción de la capa de iones positivos del material tipo n, y a la capa de iones negativos en el material tipo p, con el fin de migrar hacia el área localizada más allá del área de agota- miento del material tipo p. Sin embargo, en el material tipo n el número de portadores mayori- tarios es tan grande que invariablemente habrá un pequeño número de portadores mayoritarios con suficiente energía cinética para pasar a través de ~a región de agotamiento hacia el material tipo p. Una vez más, la misma consideración se puede aplicar a los portadores mayoritarios (huecos) del material tipo p. El flujo resultante debido a los portadores mayoritarios también se describe en la figura 1.14. ,Si se examina con cuidado la figura 1.14, se observará que las magnitudes relativas de los vectores de flujo son tales que el flujo neto en cualquier dirección es igual a cero. Esta cance- lación de los vectores se indica por medio de las líneas cruzadas. La longitud del vector que representa el flujo de huecos se dibujó en una escala mayor que el flujo de los electrones con objetO de demostrar que la magnitud de cada uno no necesariamente debe ser la misma para la cancelación del flujo, y que los niveles de dopado para cada material pueden dar como resulta- do un flujo de portadores desigual de electrones y huecos. En resumen: En ausencia de un voltaje de polarización aplicado, elflujo neto de la carga en cualquier dirección para un diodo semiconductor es cero. 1.6 Diodo semiconductor Figura 1.14 Unión p-n sin polarización externa. JI
- 38. Figura 1.15 Condiciones para un diodo semiconductor sin polarización. + o---I~M-----<o _t, (Opuestos) Figura 1.17 Condiciones de polarización inversa para un diodo semiconductor. 12 El símbolo para el diodo se repite en la figura 1.15 con las regiones tipo n y tipo p asocia- das. Observe que la flecha está asociada con el componente tipo p y la barra con la región de tipo n. Como se indicó, para VD = OV, la corriente en cualquier dirección es OroA. Condición de polarización inversa (VD < OV) Si un potencial externo de V volts se aplica a través de 1,,: unión p-n de tal forma que la terminal positiva se encuentre conectada con el material tipo n y la terminal negativa esté conectada con e1 materia1 tipo p como se muestra en la figura 1.16, el número de iones positivos en la región de agotamiento del material tipo n se incrementará debido al gran número de electrones "libres" atraídos por el potencial positivo del voltaje aplicado. Por razones similares, el número de iones negativos se incrementará en el material tipo p. El efecto neto, por tanto, es una ampliación de la región de agotamiento. Dicha ampliación establecerá una barrera de potencial demasiado grande para ser superada por los portadores mayoritarios, además de una reducción efectiva del flujo de los portadores mayoritarios a cero, como se muestra en la figura 1.16. .......-- l., Flujo de portadores minoritarios 1 ,_:::0mayoruarlO p '---------,---- n Región de agotamiento + Figura 1.16 Unión p-n con polarización inversa. Sin embargo, el número de portadores minoritarios que están entrando a la región de agotamiento no cambiarán, y dan como resultado vectores de flujo de portadores minoritarios de la misma magnitud que sin voltaje aplicado, como lo indica la figura 1.14. A la corriente que existe bajo las condiciones de polariUlción inversa se le llama corriente de saturación inversa, y se representa mediante Is' La corriente de saturación inversa rara vez es mayor que unos cuantos microamperes, con excepción de los dispositivos de alta potencia. De hecho, en años recientes se encontró que su nivel está casi siempre en el rango de nanoamperes para dispositivos de silicio, y en el rango de microamperes para el germanio. El término saturación proviene del hecho de que alcanza su máximo nivel con rapidez y no cambia de manera significativa con el incremento del potencial de polarización inversa, como se muestra en las caractensticas de los diodos de la figura 1.19 para VD < OV. Las condiciones de polarización inversa se describen en la figura 1.17 para el símbolo de diodo y la unión p-n. Observe, en particular, que la dirección de 1, es contra la flecha del símbolo. A su vez, que el potencialaegativo está conectado al materia! tipo p y el potencial positivo a! material tipo n, y que la diferencia en las literales subrayadas para cada región revela una condición de polarización inversa. Condición de polarización directa (VD> OV) Una condición de polarización directa O "encendido" se establece al aplicar el potencial posi- tivo al materia! tipop y el potencia! negativo al materia! tipo n, como lo muestra la figura 1.18. Por tanto, para mayor referencia: Un diodo semiconductor tiene po/arizacibn directa cuando se ha establecido la asociación tipo p y positivo y tipo n y negativo. Capítulo 1 Diodos semiconductores
- 39. _1, } . )' Imavoril:mo ID = lmayom:mo - 1, 8~8+ ¡-,+~ +8 +(-'"~C<r.' +8+8 p n Región de agotamiento + VD Figura 1.18 Unión p-n con polarización directa. La aplicación de un potencial de polarización directa VD "presionará" los electrones en el material tipo n y los huecos en el material tipo p para que se recombinen con los iones cercanos a la unión y reducirá el ancho de la región de agotamiento como se indica en la figura 1.18. El flujo de electrones, portadores minoritarios, del material tipo p al material tipo n (y de los huecos del material tipo n al material tipo p) no ha cambiado en magnitud (debido a que el nivel de conducción se encuentra controlado básicamente por el número limitado de impurezas en el material), pero la reducción en el ancho de la región de agotamiento ha generado un gran flujo de portadores mayoritarios a través de la unión. Ahora, un electrón de material tipo n "observa" una barrera muy reducida en la unión. debido a la pequeña región de agotamiento y a una fuerte atracción del potencial positivo aplicado al material tipo p. Mientras se incremente en magnitud la polarización aplicada, laregión de agotamiemo continuará disminuyendo su anchura hasta que un flujo de electrones pueda pasar a través de la unión, lo que da como resultado un incremento exponencial en la corriente, como se muestra en la región de polarización directa de las caracteJ ID(mA) I 20 I 19 Ec. (1.4) I -lB Unidad real disponible·- 17 en el mercado - -I 16 15 I I 14 I l3 I 12 Polarización definida y - II dirección para la gráfica - 10 VD - + ~ -9 ,- 8 -ID -I 7 Región de polarización directa 6 (VD>OV,ID>OmA) I 5 I4 I I 1/3 I 2 /1, 1 , ,/ -40 -30 -20 -0 °r->::0.3 05 0.7 1 V f -0.1 ~A JiSi~ polariz~ciÓ~ Región de polarización inversa --O.21J.A (VD=OV,ID=OmA) (VD<OV,lD=-Is>T - -0.3 ¡.LA 1 11 1 I -?4 ¡.LA I I I I D (V) 1.6 Diodo semiconductor Figura 1.19 Características del diodo semiconductor de silicio. 13
- 40. } I o 2 Figura ].20 Gráfica de ex. (Similares) x figura 1.21 Condiciones de polarización directa para un diodo semiconductor. 14 rísticas de la figura 1.19. Observe que la escala vertical de la figura 1.19 está en miliamperes (aunque algunos diodos semiconductores tendrán una escala vertical en amperes), y la escala horizontal en la región de polarización directa tiene un máximo de 1 V. Por tanto, en general, el voltaje a través de un diodo de polarización directa será de menos de 1 V. Observe también la rapidez con que se incrementa la corriente después del punto de inflexión de la curva de respuesta. A través del empleo de la física del estado sólido se puede demostrar que las característi- cas generales de un diodo semiconductor se pueden definir mediante la ecuación siguiente para las regiones de polarización directa e inversa: (1.4) donde Is = corriente de saturación inversa K = 11 ,600 / 1) con 1) =1 para Ge y 1) = 2 para Si en niveles relativamente bajos de corriente del diodo (en o abajo del punto de inflexión de la curva) y 1) = 1 para Ge y Si en mayores niveles de corriente del diodo (en la sección de crecimiento rápido de la curva) TK = Tc +273° En la fIgura 1.19 se ofrece una gráfIca de la ecuación (1.4). Si se expande la ecuación (1.4) en la forma siguiente, se puede describir con facilidad el componente de contribución para cada región de la figura 1.19: Para valores positivos de VD' el primer término de la ecuación anterior crecerá con mayor rapidez, y superará el efecto del segundo término. El resultado será positivo para los valores positivos de Vv e [v' y crecerá de la misma manera que la función y = ex, la cual aparece en la figura 1.20. En Vv =0 V, la ecuación (1.4) se convierte en Iv = [,(e0 - 1) =IP - 1) =OmA, como aparece en la fIgura 1.19. Para valores negativos de Vv' el primer término disminuirá rápidamen- te debajo de 1" dando como resultado Iv =-1" que es la líneahorizontal de la figura 1.19. La ruptura de las características en Vv = OV se debe sólo al cambio drástico en la escala de mA a !LA. Observe en la figura 1.19 que la unidad comercial disponible tiene características que se encuentran desplazadas a la derecha por unas cuantas décimas de un volt. Esto se debe a la resistencia interna del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una contribuye a un voltaje adicional sobre el mismo nivel de corriente, como lo determina la ley de Ohm (V = IR). Con el tiempo, mientras se mejoran los métodos de producción, esta diferen- cia disminuirá y las características reales se aproximarán a aquellas de la sección (1.4). Es importante observar el cambio en la escala para los ejes vertical y horizontal. Para los valores positivos de ID' la escala se encuentra en miliamperes y la escala de la corriente abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para Vv' la escala para los valores positivos está en décimas de volts y para los valores negativos la escala es en decenas de volts. En un principio, la ecuación (l.4) parece algo compleja y es susceptible de generar un temor injustificado de que ésta se someterá a todas las aplicaciones subsecuentes de diodos. Sin embargo, afortunadamente en una sección posterior se hará un número de aproximaciones que eliminará la necesidad de aplicar la ecuación (1.4) Yofrecerá una solución con un mínimo de dificultad matemática. Antes de dejar el tema del estado de polarización directa, las condiciones para la conducción (el estado "encendido") se repiten en la fIgura 1.21 con los requerimientos de polaridad y la dirección resultante del flujo de portadores mayoritarios. Observe en particular cómo la direc- ción de la conducción concuerda con la flecha en el símbolo (según se reveló para el diodo ideal). Región Zener Aunque la escala de la figura 1.19 se encuentra en múltiplos de diez volts en la región negativa, existe un punto en el cual la aplicación de un voltaje demasiado negativo dará por resultado un agudo cambio en las características, como lo muestra la figura 1.22. La corriente se incrementa Capítulo 1 Diodos semiconductores
- 41. V/ , , , 1-- Región Zener t o figura 1.22 Región Zener. a una velocidad muy rápida en una dirección opuesta a aquella de la región de voltaje positivo. El potencial de polarización inversa que da como resultado este cambio muy drástico de las características se le llama potencial Zener y se le da el símbolo Vz. Mientras el voltaje a través del diodo se incrementa en la región de polarización inversa, la velocidad de los portadores minoritarios responsables de la corriente de saturación inversa ( también se incrementarán. Eventualmente, su velocidad y energía cinética asociada (WK := :mv1) será suficiente para liberar portadores adicionales por medio de colisiones con otras estructuras atómicas estables. Esto es, se generará un proceso de ionización por medio del cual los electrones de valencia absorben suficiente energía para dejar su átomo. Dichos portadores adicionales pueden luego ayudar al proceso de ionización, hasta el punto en el cual se estable- ce una gran corriente de avalancha que determina la región de ruptura de avalancha. La región de avalancha (Vz) se puede acercar al eje vertical al incrementar los niveles de: dopado en los materiales tipo p y tipo n. Sin embargo, mientras Vz disminuye a niveles muy bajos, como -5 V, otro mecanismo llamado ruptura Zener contribuirá con un cambio agudo en la característica. Esto ocurre debido a que existe un fuerte campo eléctrico en la región de la unión que puede superar las fuerzas de unión dentro del átomo y "generar" portadores. Aunque el mecanismo de ruptura Zener es un contribuyente significativo sólo en los niveles más bajos de Vz• este cambio rápido en la característica a cualquier nivel se denomina región Zener, y los diodos que utilizan esta porción única de la característica de una unión p-n son los diodos Zener. Estos diodos se describen en la sección 1.14. La región Zener del diodo semiconductor descrito se debe evitar si la respuesta de un sistema no debe ser alterada completamente por el severo cambio en las características de esta región de voltaje inverso. El máximo potencial de polarización inversa que puede ser aplicado antes de entrar a la región Zener se conoce como voltaje pico inverso (referido simplemente como el valor PIV, por las iniciales en inglés de: Peak Inverse Voltage) o PRV, por las iniciales en inglés de: Peak Reverse Voltage). Si una aplicación requiere de un valor PIV mayor que el de una sola unidad. se deben conectar en serie un número de diodos de la misma característica. Los diodos también se conectan de manera paralela para aumentar la capacidad de transporte de corriente. Silicio en función de germanio Los diodos de silicio tienen, en general, un PIV y un valor de corriente más altos, y rangos más amplios de temperatura que los diodos de germanio. Los valores PIV para el silicio pueden encontrarse en la vecindad de 1000 V, mientras que el valor máximo para el germanio está más cel:ca de los 400 V. El silicio puede utilizarse para aplicaciones en las cuales la temperatura puede aumentar a cerca de 200 oC (400°F), mientras que el germanio tiene un valor máximo mucho menor (lOO OC). Sin embargo, la desventaja del silicio, comparado con el gennanio, según se indica en la figura 1.23, es el mayor voltaje de polarización directa que se requiere 1.6 Diodo semiconductor 15
- 42. 16 1, (Si)=O.OI pA= lOnA Vz(Si) ¡ Vz(Ge) t Si Ge 30 25 20 lS lO 5 ~ t J, (Ge) lo (roA) D.l 0.2 1 ~A 2 }.lA 3~ G, Si 0.3 0.4 0.5 0.6 0.7 0.8 VD (V) VT(Ge) VT(Si) FIgUra 1.23 Comparación de diodos semiconductores de Si y Ge. para alcanzar la región de conducción. Éste suele ser del orden de 0.7 V de magnitud para los diodos de silicio disponibles en el mercado, y0.3 V para diodos de germanio cuando se redon- dea a la siguiente décima. La mayor variación para el silicio se debe, básicamente, al factor r¡ en la sección (lA). Este factor toma parte en la determinación de la forma de la curva sólo en niveles de corriente muy bajos. Una vez que la curva empieza su crecimiento vertical, el factor r¡ cae a 1 (el valor continuo del germanio). Esto es evidente por las similitudes en las curvas una vez que el potencial de conducción se ha alcanzado. El potencial por el cual ocurre este crecimiento se conoce como potencial de conducción de umbralo de encendido. Con frecuen- cia, la primera letra de un término que describe una cantidad en particular se usa en la notación para dicha cantidad. Sin embargo, para asegurar un mínimo de confusión con otros términos, como el voltaje de salida (VD' por las iniciales en inglés de: output) y el voltaje de polarización directa (Vp por la inicial en inglés de:forward), la notación Vrha sido adaptada para este libro por la palabra "umbral" (por la inicial en inglés de: threshold). En resumen: VT = 0.7 (Si) VT = 0.3 (Ge) Obviamente, mientras más cercana al eje vertical es la excursión, más cerca de lo "ideal" está el dispositivo. Sin embargo. las otras características del silicio comparadas con el germanio lo hacen ser el elegido en la mayor parte de las unidades disponibles en el mercado. Efectos de la temperatura La temperatura puede tener un marcado efecto sobre las características de un diodo semíconductor de silicio, según se comprobó mediante un diodo de silicio típico en la figura 1.24. A partir de múltiples experimentos se encontró que: La corriente de saturación inversa ls será casi igual al doble en magnitud por cada 10°C de incremento en la temperatura. Capitulo 1 Diodos semiconductores
- 43. (V) 'fl lO I ID (mA) (392°F) 200°C 100°C 25°C 12 I I II IlO I I • I I8 , I T f---H---i--I::::=p-1FI _=. (punto de ebullición del ag.ua) , I6 • J-----';"" (temper~tura ambiente) 4 f-----fl-,--If---f'--+----1 I /1 , I /1 ./ 2 I--¡+-l'-h//I--...rl:"..'---+-----1 /...%:: .......('.................................. ,-- ---1--------1--1 - _1- - - - ~- - - - _/f- 2 ( 1 ; , : ~ - 3 I I , 1: ¡ (!lA) 0.7 1 1.5 2 Figura 1.24 Variación en las características de los diodos con el cambio de temperatura. No es poco frecuente que un diodo de germanio con un 1, del orden de 1 o 2 ¡.LA a 25 oC tenga una corriente de fuga de 100).lA = 0.1 roA a una temperatura de 100 oc. Los niveles de corriente de esta magnitud en la región de polarización inversa con seguridad cuestionarían la condición deseada de circuito abierto en la región de polarización inversa. Los valores típicos de lo para el silicio son mucho menores que para el germanio para unos niveles similares de potencia y corriente, según se mostró en la figura 1.23. El resultado es que aún a mayor tempe- ratura.los niveles de 1, para los diodos de silicio no alcanzan los mismos altos niveles que para el germanio, una razón muy importante para que los dispositivos de silicio tengan un nivel significativamente mayor de desarrollo y utilización en el diseño. Fundamentalmente, el equi- valente de circuito abierto en la región de polarización inversa es mejor a cualquier temperatu- ra con silicio en lugar de gennanio. Los niveles de 1, aumentan a mayortemperatura con niveles menores del voltaje de umbral. como se muestra en la figura 1.24. Simplemente, al incrementar el nivel de 1, en la ecuación (lA) observe el rápido incremento en la corriente del diodo. Desde luego, el nivel de TK también se incrementará en la misma ecuación, pero el mayor valor de Is sobrepasará el menor cambio en porcentaje en TK' Mientras la temperatura mejora las características en polarización directa, en realidad se convierten en características más "ideales", pero cuando se revisan las hojas de espe- cificación se encuentra que las temperaturas más allá del rango de operación normal pueden tener un efecto muy perjudicial en los niveles de potencia y corriente máximas del diodo. En la región de polarización inversa, el voltaje de ruptura se incrementa con la temperatura, pero observe también el incremento no deseado en la corriente de saturación inversa. 1.7 NIVELES DE RESISTENCIA Cuando el punto de operación de un diodo se mueve desde una región a otra, la resistencia del diodo también cambiará debido a la forma no lineal de la curva característica. En los siguientes párrafos se demostrará cómo el tipo de voltaje o señal aplicado definirá el nivel de la resisten- cia de interés. Se presentarán tres niveles diferentes en esta sección, pero aparecerán de nuevo cuando se analicen otros dispositivos. Por tanto, es muy importante que su detenninación se comprenda con claridad. 1.7 Niveles de resistencia 17
- 44. EJEMPLOl.l 18 Resistencia en dc o estática La aplicación de un voltaje de a UD circuito que contiene un diodo semiconductor tendrá por resultado un punto de operación sobre la curva característica que no cambiará con el tiempo. La resistencia del diodo en el punto de operación puede encontrarse con sólo localizar los niveles correspondientes de VD e ID como se muestra en la figura 1.25 y aplicando la siguiente ecuación: (1.5) Los niveles de resistencia en de en el punto de inflexión y hacia abajo serán mayores que los niveles de resistencia que se obtienen para la sección de crecimient·o vertical de las carac- terísticas. Como es natural, los niveles de resistencia en la región de polarización inversa serán muy altos. Debido a que, por lo regular, los óhmetros utilizan una fuente de comente relativa- mente constante, la resistencia determinada será en el nivel de corriente predeterminado (casi siempre unos cuantos miliamperes). ID (mA) Figura 1.25 Determinación de la resistencia en dc de un diodo en un punto de operación en parti<:utar. Determine los niveles de resistencia en de para el diodo de la figura 1.26 en a) ID = 2rnA b) ID=20rnA e) VD = -10 V 30 _ Silicio 20 ------------ 10 _ ....----+0 0.5 0.8 VD (V) lIlA Solución a) EnID=2rnA, VD=0.5 V (de la curva) y 0.5 V = 2500 2rnA Capítulo 1 Diodos semiconductores FIgura 1.26 Ejemplo LL
- 45. b) En ID = 20 rnA, VD = 0.8 V (de la curva) y VD 0.8 V RD = - = = 400 ID 20 rnA c) En VD=-lOV,ID=-I,=-lpA(delacurva)y VD 10V RD = - = - - = 10 MO ID 1 pA Es obvio que se sustentan algunos de los comentarios anteriores con respecto a los niveles de resistencia de de un diodo. Resistencia en ac o dinámica A partir de la ecuación 1.5 y en el ejemplo l.l resulta obvio que la resistencia en dc de un diodo es independiente de la forma de la característica en la región que rodea el punto de interés. Si se aplica una entrada senoidal en lugar de una entrada de de, la situación cambiará por comple- to. La entrada variante desplazará de manera instantánea el punto de operación hacia arriba y abajo en una región de las características y, por tanto, define un cambio específico en corriente y voltaje, como lo muestra la figura 1.27. Sin tener una señal con variación aplicada, el punto de operación sería el punto Q que aparece en la figura 1.27, determinado por los niveles de dc aplicados. La designación del punto Q se deriva de la palabra estable (por la inicial en inglés de: quiescent), que significa "estable o sin variación~'. Característica del diodo "--., fCfJ''" ---------- M ___ o - - - - - - - . : PuntoQ L____,______..':(ope"dón de) Línea tangente Figura 1.27 Definición de la resistencia dinámica o en ac. Una línea recta dibujada tangencialmente a la curva a través del punto Q, como se muestra en la figura 1.28, definirá un cambio en particular en el voltaje, así como en la corriente que pueden ser utilizados para detenninar la resistencia en ac o dinámica para esta región en las característi- cas del diodo. Se debe hacer un esfuerzo para mantener tan pequeño y equidistante como sea posible el cambio en ei voltaje y en la corriente a cualquier lado del punto Q. En forma de ecuación, - donde ~ significa un cambio finito en la cantidad.Ir = ~Vd Id dI (1.6) d Mientras mayor sea la pendiente, menor será el valor de ~Vd para el mismo cambio en Md y menor será la resistencia. La resistencia ac en la región de crecimiento vertical de la caracterís- tica es, por tanto, muy pequeña, mientras que la resistencia ac es mucho más alta en los niveles de corriente bajos. 1.7 Niveles de resistencia FIgura 1.28 Determinación de la resistencia en ac en un punto Q. 19
- 46. EJEMPLO 1.2 20 Para las características de la figura 1.29: a) Determinar la resistencia en ac en ID::;: 2 mA. b) Detenninar la resistencia en ac en [D ; 25 mA. e) Comparar los resultados de los incisos a y b con las resistencias en de a cada nivel. 30 1I 25 .raI " 20 J "vu" 15 10 5 4 - ........•.... 2 -----------------,., o 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 I VI> (V) ~ aY,} F.gura 1.29 Ejemplo 1.2. Solución a) Para [D = 2 mA; la línea tangente en [D ; 2 mA se dibujó como se muestra en la figura y se eligió una excursión de 2 mA arriba y abajo de la corriente del diodo especificada. En [D = 4 mA; VD = 0.76 Y, Yen[D = OmA; VD =0.65 V. Los cambios que resultan en la corriente y el voltaje son y y la resistencia en ac: !J.[d; 4mA - O mA = 4mA !J.Vd = 0.76 Y - 0.65 Y = 0.11 Y !J.Vd 0.11 Y r = -- =-- =27.5 O d !J.[d 4 mA b) Para [D = 25 mA; la línea tangente en [D = 25 mA se dibujó como se muestra en la figura y se eligió una excursión de 5 mA arriba y abajo de la corriente del diodo especificada. En [D =30 mA; VD =0.8 Y, Yen [D =20 mA; VD =0.78 V. Los cambios que resultan en la corriente y el voItaje son y y la resistencia ac: !J.[d = 30mA - 20mA = lOmA !J.Vd = 0.8 Y - 0.78 Y = 0.02 Y !J.Vd 0.02 Y rd =--=--;20 !J.[d 10 mA Capitulo 1 Diodos semiconductores
- 47. e) Para/v =2roA, Vv =0.7Vy Vv 0.7V Rv = = - - =350 Q Iv 2mA la cual excede por mucho la r d de 27.5 n. Para Iv = 25 roA. Vv = 0.79 V Y Vv 0.79 V Rv = - = = 31.62 Q Iv 25 roA la cual excede por mucho la r d de 2 n. Se ha encontrado la resistencia dinámica en forma gráfica, pero existe una definición básica en el cálculo diferencial que establece: La derivada de una función en un punto es igual a la pendiente de la únea tangente dibujada en dicho punto. Por tanto, la ecuación (l.6), según se definió en la figura 1.28, consiste, en esencia, encontrar la derivada de la función en el punto Q de operación. Si se encuentra la derivada de la ecuación general (104) para el diodo semiconductor con respecto a la polarización directa aplicada yluego se invierte el resultado, se tendrá una ecuación para la resistencia dinámica o ac en esa región. Es decir, tomando la derivada de la ecuación (104) con respecto a la polarización aplicada, se tendrá d d (lo) =- [IsCekVDITK - 1)] dVv dV dIo k y =-(lv+ /,) dVo TK siguiendo algunas maniobras básicas de cálculo diferencial. En general, ID >- Is en la sección de pendiente venical de las caractensticas y dlD k - - '" --Iv dVo TK Sustituyendo 11;;:;; 1para Ge y Si en la sección de crecimiento vertical de las características, se obtiene II ,600 II ,600 k= = =11,600 TI y a temperatura ambiente TK = Te + 273" = 250 + 2730 = 2980 de tal ionna que k 1l,6OO = - 38.93 TK 298 y dIo = 38.931v dVD Invirtiendo el resultado para definir una proporción de resistencia (R =VIl), se obtiene dVo '" 0.026 dIo Iv o 26mV I L-_ _ _I_o_....JGe.s; rd = (1.7) 1.7 Niveles de resistencia 21
- 48. 22 El significado de la ecuación (1.7) debe comprenderse con claridad. Este implica que la resis- tencia dinámica se puede encontrar mediante la sustitución del valor de la corriente en el punto de operación del diodo en la ecuación. No hay necesidad de tener las caractensticas disponi- bles o de preocuparse per trazar líneas tangenciales como se defmió en la ecuación (1.6). Sin embargo, es importante considerar que la ecuación (l.7) es exacta sólo para valores de ID en la sección de crecimiento vertical de la curva. Para valores menores de ID' 1] =2 (silicio) y el valor obtenido de rd se debe multiplicar por un factor de 2. Para los valores pequeños de ID por abajo del punto de inflexión de la curva,la ecuación (1.7) resulta inadecuada. Todos los niveles de resistencia que se han detenninado hasta ahora han sido definidos para la unión p-n y no incluyen la resistencia del material semiconductor en sí (llamada resis- tencia del cuerpo), yla resistencia que presentan la conexión entre el material del semiconductor y el co~ductor metálico exterior (llamada resistencia del contacto). Estos niveles de resistencia adicionales pueden incluirse en la ecuación (1.7) al añadir la resistencia denotada por rB como aparece en la ecuación (1.8). Por tanto,la resistencia r; incluye la resistencia dinámica defini- da por la ecuación 1.7 y la resistencia rB que recién se presentó. 26mV r' =: - - - + rBd 1 D ohms (1.8) El factor r B puede tener un rango típico desde 0.1 O para los dispositivos de alta potencia a 2 O para algunos diodos de baja potencia y propósitos generales. Para el ejemplo 1.2 la resistencia ac en 25 mA se calculó como 2 O. Utilizando la ecuación (l.7) se obtiene 26mV 26mV rd = -1- = 25mA = 1.04D D La diferencia de aproximadamente 1n se debe tomar como una contribución de rB' Para el ejemplo 1.2 la resistencia ac en 2 mA se calculó como de 27.5 Q. Utilizando la ecuación (1.7), pero multiplicando por un factor de 2 para esta región (en el punto de inflexión de la curva 1] = 2), ( 26m'V (26mj rd = 2 ---r 2 - - = 2(130) = 260 ID 2mA La diferencia de 1.5 Q se debe tomar como una contribución debida a rB' En realidad,la determinación de rd con un alto grado de exactitud de una curva caractenstica utilizando la ecuación (1.6) es un proceso difícil, y en el mejor de los casos los resultados deben manejarse con cuidado. En los niveles bajos de corriente del diodo, el factor rB es lo suficiente- mente bajo comparado con rd como para pennitir que se omita su impacto sobre la resistencia ac del diodo. En los niveles altos de corriente, el nivel de rB puede acercarse al de rd, pero debido a que con frecuencia habrá otros elementos de resistencia de mucho mayor magnitud en serie con el diodo, a lo largo del libro se supone que la resistencia ac se encuentra determinada sólo per rd y que el impacto de rB se ignorará a menos que se observe lo contrario. Las mejoras tecnológicas de los años recientes sugieren que el nivel de rB continuará disminuyendo en magnitud, y en algún momento se convertirá en un factor que con seguridad no se tomaráen cuenta al compararse con rd , El análisis anterior se centró sólo en la región de polarización directa. En la región de polarización inversa se supondrá que el cambio en la corriente a lo largo de la línea 1, es nulo desde OV hasta la región Zener, y que la resistencia ac resultante al utilizar la ecuación (1.6) es suficientemente alta como para permitir la aproximación del circuito abierto. Resistencia en ac promedio Si la señal de entrada es lo suficientemente grande para producir una gran excursión tal como lo indica la figura 1.30, a la resistencia asociada con el dispositivo para esta región se le llama resistencia en ac promedio. La resistencia ac promedio es, por definición, la resistencia deter- Capítulo 1 Diodos semiconductores
- 49. 20 15 tJd 10 5 o ID (mA) 0.1 0,2 0.3 DA 0.5 0.6 0.7 0.8 0.9 -",V, Figura 1.30 Determinación de la resistencia en ac promedio entre los límites indicados. minada por una línea recta dibujada entre dos intersecciones establecidas por unos valores máximos y mínimos del voltaje de entrada, En forma de ecuación (obsérvese la figura 1.30), L,Vd 1 rav:::: ó..ld punto por punto (1.9) Para la situación indicada por la figura 1.30, L,Id = 17 mA - 2 mA = 15 mA y L,Vd =0.725 V - 0.65 v =0.075 V con L,Vd 0.075 V r,,=--=----=5Q Md 15 mA Si la resistencia ac (rd) estuviera determinada por ID = 2 mA, su valor no sería mayor a 5 a, y si fuera determinada a 17 mA, sería menor. En medio, la resistencia ac haría la transición desde un valor alto en 2 mA al valor bajo en 17 mA. La ecuación (1.9) definió un valor que se considera el promedio de los valores ac de 2 a 17 mA. El hecho de que puedautilizarse un nivel de resistencia para tan amplio rango de las características probará ser bastante útil en la defini- ción de circuitos equivalentes para un diodo en una sección posterior. Tabla resumen La tabla 1.2 se desarrolló con objeto de reforzar las importantes conclusiones de las últimas páginas y de hacer énfasis en las diferencias entre los diversos niveles de resistencia. Como se indicó antes, el contenido de esta sección es el fundamento para gran cantidad de cálculos de resistencia que se efectuarán en secciones y capítulos posteriores. 1.7 Niveles de resistencia 23
- 50. 24 TABLA 1.2 Niveles de resistencia Tipo DC o estática AC o dinámica ac promedio Ecuación b.Vd 26mV rd = - - : - - !!.id ID .6./d punto a punto Características especiales Definida como un punto en las características Definida por una línea tangencial en el punto Q Definida por una línea recta entre los límites de operación Determinación gráfica 1.8 CIRCUITOS EQUIVALENTES PARA DIODOS Un circuito equivalente es una combinación de elementos que se eligen en/arma adecuado. para representar, lo mejor posible, las características terminales reales de un dispositivo, sistema o similar en una región de operación en particular. En otras palabras, una vez que se define el circuito equivalente. el símbolo del dispositivo puede eliminarse de un esquema, e insertar el circuito equivalente en su lugar sin afectar de forma severa el comportamiento real del sistema. El resultado es a menudo una red que puede resolverse mediante el empleo de técnicas tradicionales de análisis de circuitos. Circuito equivalente de segmentos lineales Una técnica para obtener un circuito equivalente para un diodo consiste en aproximar las características del dispositivo mediante segmentos lineales. como se muestra en la figura 1.31. Como es natural, al circuito equivalente que resulta se le llama circuito equivalente de segmen- tos lineales. A partir de la figura 1.31 debe resultar obvio que los segmentos lineales no resultan ser una duplicación exacta de las características reales, sobre todo en la región de inflexión de la curva de respuesta. Sin embargo, los segmentos resultantes son lo suficientemente cercanos a la curva real como para establecer un circuito equivalente, que ofrecerá una excelente prime- ra aproximación al comportamiento real del dispositivo. Para la sección con pendiente del equivalente, el nivel de resistencia ac promedio que se presentó en la sección 1.7 es la resisten- cia que aparece en el circuito equivalente de la figura 1.32, a continuación del dispositivo real. En esencia, define el nivel de resistencia cuando se encuentra en el estado "encendido". El diodo ideal se incluye con el fin de establecer que existe una única dirección de conducción a Capítulo 1 Diodos semiconductores 26mV/IDQ
- 51. lü () + o ID (mA) 0.71 O.sV VD (V) (Vj) F1gura 1.31 Definición del circuito equivalente de segmentos lineales mediante el empleo de segmentos de linea recta para aproximar la curva característica. FIgura 1.32 Componentes del circuito equivalente de segmentos lineales. través del dispositivo. y se generará una condición de polarización inversa en el estado de circui- to abierto para el dispositivo. Debido a que un diodo semiconductor de silicio no alcanza el estado de conducción hasta que VD alcanza 0.7 V con una polarización directa (según se muestra en la figura 1.31), debe aparecer una batería Vr que se opone a la conducción en el circuito equivalente según se muestra en la figura 1.32. La batería sólo especifica que el voltaje a través del dispositivo debe ser mayor que el umbral del voltaje de la batería antes que pueda establecer- se la conducción a través del dispositivo en la dirección que dicta el diodo ideal. Cuando se establezca la conducción, la resistencia del diodo será el valor especificado de '". Sin embargo, tenga en cuenta que VT en el circuito equivalente no es una fuente de voltaje independiente. Si se coloca un voltímetro a través de un diodo aislado encima de una mesa de laboratorio, no se obtendrá una lectura de 0.7 V. La batería sólo representa el defasamiento horizontal de las características que deben excederse para establecer la conducción. Por lo regular, el nivel aproximado de ray puede determinarse a partir de un punto de operación en la hoja de especificaciones (la cual se analizará en la sección 1.9). Por ejemplo, para un diodo semiconductor de silicio, si IF =10 mA (una comente de conducción directa en el diodo) a VD =0.8 V, se sabe que para el silicio se requiere un cambio de 0.7 V antes que haya conducción y según se obtuvo para la figura 1.30. 0.8 V - 0.7V lOmA - DmA Circuito equivalente simplificado = 0.1 V lOmA =lOQ Para la mayor parte de las aplicaciones, la resistencia rav es lo suficientemente pequeña como para omitirse en comparación con otros elementos en la red. La eliminación de rav del circuito . 1.8 Circuitos equi-valentes para diodos 25
- 52. 26 .,... r~,,=OQ Figura 1.33 Circuito equivalente simplificado para el diodo semiconductor de silicio. equivalente es la misma que aparece en las características del diodo, tal como se muestra en la figura 1.33. Desde luego, esta aproximación se emplea con frecuencia en el análisis de circui- tos semiconductores según se demuestra en el capítulo 2. El circuito equivalente reducido aparece en la misma figura. Éste establece que un diodo de silicio con polarización directa en un sistema electrónico bajo condiciones de de tiene una caída de 0.7 V a través de él, en el estado de conducción a cualquier nivel de corriente del diodo (desde luego, dentro de los valores nominales). Circuito equivalente ideal Ahora que rav se eliminó del circuito equivalente se tomará un paso más, y se establece que un nivel de 0.7-V puede, a menudo, omitirse, en comparación con el nivel de voltaje aplicado. En este caso, el circuito equivalente se reducirá al de un diodo ideal, tal como lo muestra la figura 1.34 con sus características. En el capítulo 2 se verá que esta aproximación suele hacerse sin perjuicio considerable en cuanto a exactitud. En la industria, una sustitución popular para la frase "circuito equivalente de diodo" es modelo de diodo, un modelo que, por definición, es la representación de un dispositivo, objeto y sistema existente, y así sucesivamente. De hecho, esta terminología de sustitución se em- pleará casi de manera exclusiva en los capítulos subsecuentes. figura 1.34 Diodo ideal y sus características. Tabla resumen Por claridad, los modelos de diodos que se utilizan para el rango de parámetros y aplicaciones de circuito se presentan en la tabla 1.3, con todas sus características en segmentos lineales. Cada uno se investigará con mayor detalle en el capítulo 2. Siempre existen excepciones a la regla general, pero es muy cierto que el modelo equivalente simplificado se utilizará con mu- cha frecuencia en el análisis de sistemas electrónicos, mientras que el diodo ideal es aplicado con mayor regularidad en el análisis de los sistemas de fuente de alimentación donde se loca- lizan los mayores voltajes. Capítulo 1 Diodos semiconductores
- 53. TABLA 1.3 Circuitos equivalentes para diodos (modelos) Tipo Modelo de segmentos lineales Modelo simplificado Dispositivo ideal Condiciones Rred »r~v Ered »VT Modelo Características o v, o v, o 1.9 HOJAS DE ESPECIFICACIONES DE DIODOS Los datos acerca de los dispositivos semiconductores específicos suele presentarlos el fabri- cante de dos maneras. Es común que consistan sólo de una breve descripción limitada, a veces de una página. De otra forma, es un extenso examen de las características con sus gráficas, trabajo artístico, tablas, etc. Sin embargo, en cualquier caso, existen piezas específicas de da- tos que deben incluirse para una correcta utilización del dispositivo. Éstos incluyen: l. El voltaje directo VF (a una corriente y temperatura especificadas) 2. La corriente directa máxima IF (a una temperatura especificada) 3. La corriente de saturación inversa IR (a una corriente y temperatura especificadas) 4. El valor de voltaje inverso [PIVo PRV o V(BR), donde BR proviene del término "ruptura" (por la inicial en inglés de: breakdown) (a una temperatura especificada)] 5. El nivel máximo de disipación de potencia a una temperatura en particular 6. Los niveles de capacitancia (según se definirá en la sección 1.10) 7. El tiempo de recuperación inverso t" (como se definirá en la sección 1.11) 8. El rango de temperatura de operación Dependiendo del tipo de diodo que se considere, también se presentan datos adicionales, como el rango de frecuencia, el nivel de ruido, el tiempo de conmutación, los niveles de resis- tencia térmica y los valores pico repetitivos. Para la aplicación considerada. el significado de los datos, en general, será claro por sí mismo. Si se proporciona la máxima potencia o el valor nominal de disipación, se entiende que éste es igual al producto siguiente: (1.10) donde ID YVD son la corriente y el voltaje del diodo en un punto de operación en particular. 1.9 Hojas de especificaciones de diodo" 27
- 54. Si se aplica el modelo simplificado para una aplicación en particular (un caso frecuen- te), se puede sustituir VD =VT =0,7 V para un diodo de silicio en la ecuación (1.10), y determinar la disipación de potencia resultante para compararla contra el valor de máxima potencia. Es decir, Pdi'ip'd' - (0,7 V)/D (Ul) DIFUSIÓN PLANAR DE SILICIO A--<f---' BV '" 125 V (MIN)@loo!lA(BAY73) 'BV ,.. 200 V (MIN) @ 100 !lA (BA 129) ENCAPSULADO 00·35 VALORES NOMINALES MÁXIMOS ABSOLUTOS (Nota 1) Temperaturas B-I----- Rango de temperao1ra de almacenamiento Temperatura máxima de operación de la unión Temperatura de la ,:anexión -65°C a +200oC +17SoC +260°C Disipación de potenda (Nota 2) c-l---- Disipación máxima de potencia total a 25 OC de ambiente Factor de pérdida de disipación de potencia lineal (desde 25 OC) SOOmW 3.33 mW¡OC Voltaje y corriente máximas WIV Voltaje inverso de trabajo BAY73 BA129 0-1----- Corriente rectificada promedio Corriente directa continua 100 V 180V 200mA 500mA 600mA NOTAS E F G H 28 Pico de corriente directa repetitivo Pico de corriente de onda directa Ancho de pulso = 1 s Ancho de pulso = 1 J1s l.OA 4.0A Cone~iones d~ acero cubierto de cobre ConexIones doradas dIsponibles Encapsulado de vIdrio ~ellado henn¿hCameme Peso del paquete de 0.14 gramo; CARACTERÍSTICAS EUtCTRICAS (25 Oc temperatura ambiente a menos que se observe lo contrario) BAY73 BA 129 SÍMBOLO CARACTERÍSTICA MÍN MÁX MÍN MÁX UNIDADES CONDICIONES DE PRUEBA VF Voltaje dir~cto 0.85 1.00 V IF =200 mA 0.81 0.94 V IF = 100 mA 0.78 0.88 0.78 1.00 V IF =SOmA 0.69 0.80 0.69 0.83 V IF=lOmA 0.67 0.75 V If =5.0mA 0.60 0.68 0.60 0.71 V IF = 0.1 mA 0.51 0.60 V IF = 0.1 mA IR Corriente inversa 500 nA VR -20V,TA - 12S"C 5.0 nA VR = lOOV 1.0 ~A VR = lOOV,TA = 125°C 10 nA VR = 180V 5.0 ~A VR = 180V.TA =100°C Bv Voltaje de ruptura 125 200 V IR - lOO~A e Capacitancia 8.0 6.0 pF vR =O,f - 1.0MHz t rr Tiempo de: recuperación i versa- 3.0 ~, IF - IOmA,VR =35V RL =1.0 a lOOkO CL = lOpF,IAN256 NOTAS: t 2 Estos son valores límites sobre 10$ cuales el funcionamiento del diodo puede ser dañado. Estos son límit~~ de estado estables. La fábrica debe ser consultada sobre aplIcaciones que involucran pulsos u operación con ciclo ele trabajo bajo. Figura 1.35 Características eléctricas de los diodos de alto voltaje y baja fuga Fairchild BAY73 . BA 129. (Cortesía de Fairchild Camera and Instrument Corporation.) Capitulo 1 Diodos semiconductores
- 55. Una copia exacta de los datos proporcionados por Fairchild Camera and Instrument Corporatíon para sus diodos de alto voltaje y baja fuga BAY73 y BA 129 aparece en las figuras 1.35 y 1.36. Este ejemplo representaría la lista extensa de datos y características. El término rectificador se aplica a un diodo cuando se emplea con frecuencia en un proceso de rectificación, mismo que se describirá en el capitulo 2. -;; = ".~ ~ ~ o '§ (; -:'i =~ o .S ~ E § v -' 1000 100 10 1.0 001 VOLTAJE DIRECTO CO:-iTRA CORRIENTE DIRECTA 0.2 0.4 0.6 0.8 1.0 1.2 1.0 0.5 0.2 0.1 0.05 0.02 om VF - Voltaje directo - -'oh!'> VOLTAJE INVERSO CONTRA CORRIENTE INVERSA I , , í vlT" = 2~oC , , , -::;;p I i I ' :7 i 1 1 i II , I I I i I I I I ! , I : • í I I CURVAS CARACTERÍSTICAS ELÉCTRICAS TÍPICAS a 25 Oc temperatura ambiente a menos que se observe lo contr;lrio CORRIENTE DIRECTA CONTRA COEFICIENTE DE TEMPERATURA 500 I -< toO E , .~- =-~-' ' - .-+ , -, I1.0 , O. 1 0.0 1 -X " o 0.5 1.0 1.5 2.0 2.5 3.0 Te - Coeficiente de temperatura _ mVolC CORRIENTE INVERSA CONTRA COEFICIENTE DE TEMPERATURA 5K IK ~ v, 125 V , I , lOO lO 1.0 0.1 O 25 50 7S 100 125 O 25 50 75 100 125 ISO VR - Voltaje inverso - volts TA - Temperatura ambiente _ oC '2. "O ~ g e u 2 5 Ee U 6.0 50 40 30 2-D 1.0 o 100 10 CAPACITANCIA CONTRA VOLTAJE INVERSO , I I I i , I , , , , ' T ! . ¡"'-. '--';" I . , , I i i o 4.0 8.0 12 16 VR - Voltaje inverso - volt~ (MPEDANCIA DINÁMICA CONTRA CORRIE~TE DIRECTA I I ! I I I I I I . '. , folkH, J I~~ ~+. ~"; 1~<.=?I,dc I r,'~. p~WTi I i , , , . , 11 , I 1.0 , , i I I , II I I I II o. I ! 0.0 I i o 1.0 10 100 IK JQK RD-Impedancia dinámica - Q CORRIENTE RECTIFICADA PROMEDIO Y CORRIENTE DIRECTACURVA DE PÉRDIDA DE DISIPACiÓN DE POTENCIA CONTRA TEMPERATURA AMBIENTE 500 1' i ! ' i I f': I I 400 i I . '"E , 300 , I rT I I I I , i 1' i , T 2 5 ~ 200 100 I I . ,1 O O 25 50 75 100 125 ISO 175 200 TA - Temperatura ambiente _ oC Figura 1.36 Características térmicas de los diodos de alto voltaje Fairchild BAY73 . BA 129. (Cortesía de Fairchild Camera and lnstrument Corporation.) 500 400 300 200 I I ¿~~' I , ;¡, I l"'1; 0, I I , '" 100 f--+-I--+C",",¡;:' OL-~__-L·~~~~~ O 25 50 75 100 125150 175 200 TA - Temperatura ambiente - oC 1.9 Hojas de especificaciones de diodos 29
- 56. 30 Las áreas específicas de las hojas de datos se resaltaron en gris con una letra de identifica- ción correspondiente ala descripción siguiente: A: Los voltajes mínimos de polarización inversa (PIV) para cada diodo a una corriente de saturación inversa especificada. B: Características de temperatura según se indican. Observe el empleo de la escala Celsius y un amplio rango de utilización [recuerde que 32°F = OoC = congelamiento (H,O) y 212°F = 100 oC = ebullición (HzÜ)]. - C: Nivel de disipación de potencia máximaPo= Volo = 500 mW. El valor de potencia máxima disminuye a una proporción de 3.33 mW por grado de incremento en la temperatura arriba de la temperatura ambiente (25 oC), según se indica con claridad en la curva de pérdida de disipación de potencia en la figura 1.36. D: Corriente directa continua máxima IF = 500 mA (observe IF en función de la m" temperatura en la figura 1.36). E: El rango de valores de VF en IF =200 mA. Observe que excede VT =0.7 V para am- bos dispositivos. F: El rango de valores de VFen IF = 1.0 mA. En este caso, observe cómo los límites su- periores se encuentran alrededor de 0.7 V. G: En VR " 20 Vy una temperatura de operación típica IR" 500 nA= 0.5 ¡LA, mientras que a un voltaje inverso mayor IR cae a S nA = 0.005 ¡.¡.A. H: El nivel de capacitancia entre las terminales es aproximadamente de 8 pF para el diodo BAY73 en VR = VD = OV (sin polarización) y con una frecuencia aplicada de 1 MHz. 1: El tiempo de recuperación inverso es 3 Ils para la lista de condiciones de operación. En algunas de las curvas de la figura 1.36 se utiliza una escala logarítmica. Una breve investigación de la sección 11.2 debe ayudar a la lectura de las gráficas. Observe, en la figura superior izquierda, la manera en que VF se incrementó desde cerca de 0.5 V a más de 1 V, mientras IF aumentó de lO ¡.¡.A a más de lOO mA. En la figura inferior se encuentra que la corriente de saturación inversa cambia un poco con los cambios crecientes de VR , pero perma- nece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se aprecia en la figura adjunta, la comente de saturación inversa se incrementa con rapidez con el aumento en la temperatura (tal como se pronosticó antes). En la figura superior derecha se observa cómo disminuye la capacitancia con el incremen- to en el voltaje de polarización inversa, y en la figura inferior se puede ver que la resistencia ac (rd ) es sólo cercana al Q en lOO mA y aumenta a lOO Q en corrientes menores de 1mA (según se esperaba a partir del análisis en secciones anteriores). La corriente rectificada promedio, la corriente directa pico repetitiva y la corriente de sobrecarga pico, COmo aparecen en la hoja de especificaciones, se definen de la manera siguiente: 1. Corriente rectificada promedio. Una señal rectificada de media onda (descrita en la sec- ción 2.8) tiene un valor promedio definido por 1" = 0.318 Ip"o' El valor de la corriente promedio es menor que las comentes directas continuas o pico repetitivo, porque una for- ma de onda de corriente de media onda tendrá valores instantáneos mucho más altos que el valor promedio. 2. Corriente directa pico repetitivo. Éste es el valor máximO instantáneo de la corriente direc- ta repetitiva. Observe que debido a que se encuentra en este nivel durante un breve periodo, su nivel puede ser superior al nivel continuo. ,. Corriente de sobrecarga pico. Eu ocasiones, duraute el en.cendido,el mal funcionamiento y otros factores similares, existirán corrientes muy altas a través del dispositivo durante breves intervalos de tiempo (que no Son repetitivos). Este valor nominal define el valor máximo y el intervalo de tiempo para tales sobrecargas del nivel de corriente. capítulo l Diodos semiconductores
- 57. Mientras más se está en contacto con las hojas de especificaciones, éstas se volverán más "amistosas", en particular cuando el impacto de cada parámetro se comprende con mayor claridad para la aplicación que se esté investigando. 1.10 CAPACITANCIA DE TRANSICIÓN Y DIFUSIÓN Los dispositivos electrónicos son inherentemente sensibles a las frecuencias muy altas. Casi todos los efectos relativos a la capacitancia pueden omitirse a bajas frecuencias, debido a que su reactancia Xc = l2rtfe es muy grande (equivalente a circuito abierto). Sin embargo, esto no se puede ignorar a frecuencias muy altas. X" será lo suficientemente pequeño debido al alto valor def para presentar una trayectoria de "corto" de baja reactancia. En el diodo semiconductor p-n existen dos efectos de capacitancia que deben considerarse. Ambos tipos de capacitancia se encuentran presentes en las regiones de polarización directa y polarización inversa, pero una sobrepasa a la otra de tal manera que en cada región sólo se consideran los efectos de una sola capacitancia. En la región de polarización inversa se tiene la capacitancia de la región de transición o de agotamiento (eT ), mientras que en la región de polarización directa se tiene la capacitancia de difusión (eJ o de almacenamiento. Recuerde que la ecuación básica para la capacitancia de un capacitar de placa'S paralelas está definida por e = EA/d, donde E es la pertnitividad del dieléctrico (aislante) entre las placas de área A separada por una distancia d. En la región de polarización inversa existe una región de agotamiento (libre de portadores) que, en esencia, se comporta como un aislante entre las capas de carga opuesta. Debido a que el ancho de esta región (el) se incrementará mediante el aumento del potencial de polarización inversa, la capacitancia de transición que resulta dis- minuirá, como lo muestra la figura 1.37. El hecho de que la capacitancia es dependiente del potencial de polarización inverso aplicado, tiene aplicación en numerosos sistemas electró- nicos. De hecho, en el capítulo 20 se presentará un diodo cuya operación depende totalmente de este fenómeno. Aunque el efecto descrito también se encontrará presente en la región de polarización directa, éste es mucho menor que un efecto de capacitancia directamente dependiente de la velocidad a la que la carga es inyectada hacia las regiones justo afuera de la región de agota- miento. El resultado es que niveles crecientes de corriente resultarán en niveles crecientes de la capacitancia de difusión. Sin embargo, los niveles crecientes de corriente resultan en niveJes reducidos de resistencia asociada (lo cual se demostrará más adelante), y la constante de tiem- po resultante (r = RC¡, misma que es muy importante en las aplicaciones de alta velocidad, porque no se hace excesiva. C(pF) 15 .. I 10 Polarización inversa (Cr) 7 5 7 • POlarización,directa (CD )- (V) -25 -20 -15 -lO o 0.25 0.5 Figura 1.37 Capacitancia de transición y de difusión en función de la polarización aplicada para un diodo de silicio. 1.10 Capacitancia de transición y difusión 31
- 58. figura 1.38 Se incluye el efecto de la capacitancia de transición o de difusión en el diodo semiconductor. 32 Los efectos de la capacitancia que se describieron antes se encuentran representados por un capacitor en paralelo con el diodo ideal, según se muestra en la figura 1.38. Sin embargo, para las aplicaciones de baja O mediana frecuencia (excepto en el área de potencia), por lo regular, el capacitor no está incluido en el símbolo del diodo. 1.11 TIEMPO DE RECUPERACIÓN INVERSO Existen ciertas partes de datos que, por lo general, presentan los fabricantes en las hojas de especificaciones de diodos. Una de estas cantidades que todavía no se ha considerado es el tiempo de recuperación inverso, y se denota mediante trr . En el estado de polarización directa, se mostró antes que existe un gran número de electrones del material tipo n que pasan a través del material tipo p, y un gran número de huecos en el tipo n, lo cual es un requisito para la conducción. Los electrones en el tipo p y los huecos que se difunden hacia el material tipo n establecen un gran número de portadores minoritarios en cada material. Si el voltaje aplicado se invierte para establecer una nueva situación de polarización inversa, idealmente se desearía ver que el diodo cambia de fonna instantánea, del estado de conducción al de nO conducción. Sin embargo, debido a que un gran número de portadores minoritarios se localizan en cada material, la corriente del diodo se invertirá como se muestra en la figura 1.39, Ypermanecerá en este nivel susceptible de ser medido durante un tiempo t, (tiempo de almacenamiento) que requieren los portadores minoritarios para retornar a su estado de portadores mayoritarios den- tro del material opuesto. En esencia~ el diodo pennanecerá en el estado de circuito cerrado con una corriente linversa determinada por los parámetros de la red. En algún momento, una vez que ha pasado esta fase de almacenamiento, la corriente se reducirá en nivel hasta llegar a aquel asociado con el estado de no conducción. Este segundo periodo se denota mediante t, (interva- lo de transición). El tiempo de recuperación inversa es la suma de estos dos intervalos: trr := ts + t{ • Naturalmente, es una consideración importante en las aplicaciones de conmutación de alta velocidad. Casi todos los diodos de conmutación disponibles en el mercado tienen un trr en el rango de unos cuantos nanosegundos hasta 1J.1.s. Sin embargo, hay unidades disponibles con un trr de sólo unos cuantos cientos de picosegundos (10-12). / Cambio de estado (encendido·apagado) [dircc¡.¡ -'='"""+--i requerido en t = ti' / ' Respuesta deseada [inlersa '-_-'-! 1 ... " ....1-,,- .....-t,'~ FIgura 1.39 Definición del tiempo de recuperación inverso. 1.12 NOTACIÓN DE DIODOS SEMICONDUCTORES La notación que más se suele utilizar para los diodos semiconductores se presenta en la figura 1.40. Para la mayor parte de los diodos cualquier marca, como un punto o banda, según lo muestra la figura 1.40, aparece en el extremo del cátodo. La terminología ánodo y cátodo es una herencia de la notación de bulbos. El ánodo se refiere a un potencial mayor O positivo y el cátodo se refIere a una terminal a un potencial más bajo o negativo. Esta combinación de niveles de polarización dará por resultado una condición de polarización directa o "encendido" para el diodo. En la figura 1.41 aparecen varios diodos semiconductores disponibles en el mercado. Algunos detalles de la construcción real de dispositivos.como los que aparecen en la figura 1.41, se explican en los capítulos 12 y 20. Capítulo 1 Diodos semiconductores
- 59. cbÁnooo TCárod~ Figura 1.40 Notación de los diodos semiconductores. (,) (b) O', K, etc. FlgUra 1.41 Varios tipos de diodos de unión. [a) Cortesía de Motorola lnc.; y b) y e) Cortesía de International Rectifier Corporation.] 1.13 PRUEBA DE DIODOS (e) La condición de un diodo semiconductor se puede detenninar con rapidez utilizando: 1) un multímetro digital (DDM, por las iniciales en inglés de: digital display meter) con una función de verificación de diodos, 2) la sección de medición de ohms de un multímetro, o 3) un trazador de curvas. Función de verificación de diodos En la figura 1.42 se ilustra un multímetro digital con capacidad de verificación de diodos. Observe el pequeño símbolo de diodo en la parte inferior del selector. Cuando se coloca en esta posición y se conecta coma se muestra en la figura 1.43a, el diodo debe estar en encendido", y la pantalla indicará el voltaje de polarización directa tal como 0.67 V (para Si). El medidor tiene una fuente interna de corriente constante (cercana a 2 mA) que definirá el nivel de volta- je, como se muestra en la figura 1.43b. Una indicación OL al conectar como en la figura 1.43a revela un diodo abierto (defectuoso). Si las conexiones se encuentran invertidas, debe resultar una indicación OL debido a la equivalencia de circuito abierto que se espera para el diodo. Por tanto, en general, una indicación OL en ambas direcciones es indicativa de un diodo abierto o defectuoso. 1.13 Prueba de diodos 33
- 60. (Óhmetro) R relativamente baja Terminal roja 1 1Terminal negra (VQ) (COM) +-----'...- - (a) R relativamente alta Terminal negra1 lTerminal roja (COM) (Víl) -'--I..~,--+, (b) Figura 1.44 Verificación de un diodo mediante un óhmetro. 34 Terminal roja I ITerminal negra (Víl) t t (COM) ---I~M--- (a) Prueba con un óhmetro {D (mA) ,t----I A o 0.67 V (b) Figura 1.42 Multímetro digital con capacidad de verificación de diodos. (Cortesía de Computronics Technology, Inc.) Figura 1.43 Verificación de un diodo en el estado de polarización directa. En la sección 1.7 se encontró que la resistencia en polarización directa para un diodo semiconductor es bastante baja comparada con el nivel de polarización inversa. Por tanto, si se mide la resistencia de un diodo utilizando las conexiones que se señalan en la figura 1.44a, se puede esperar un nivel relativamente bajo. La indicación resultante en el óhmetro será una función de la corriente establecida por la batería interna a través del diodo (a menudo 1.5 V) por el circuito del óhmetro. Mientras más alta sea la corriente, menor será el nivel de resisten- cia. Para la situación de polarización inversa la lectura debe ser bastante alta, requiriendo, tal vez, de una mayor escala de resistencia en el medidor, según se indica en la figura 1.44b. Una lectura alta en la resistencia en ambas direcciones indica con claridad una condición abierta (dispositivo defectuoso), mientras que una lectura muy baja de la resistencia en ambas direc- ciones quizá indique un dispositivo en corto. Trazador de curvas El trazador de curvas de la figura 1.45 puede desplegar las características de una gran cantidad de dispositivos, incluyendo el diodo semiconductor. Al conectar el diodo en forma adecuada al tablero de pruebas en la parte central e inferior de la unidad y ajustando los controles, se puede Capítulo l Diodos semiconductores
- 61. lOmA 9mA SmA 7mA &mA 'mA 'mA 3mA 2mA lmA DmA V Por divi~ión VenIC;¡ I mA Pordjvi~ión horilOntal 100 m' figura 1.45 Trazador de curvas. (Cortesía de Tektronix, lne.) Ur> o g", por diVj,ión ov O,IV 0.21 03V 0.41 O,SV 0.6V 0.71 O.SV 0,9V 1.0V - - - - Figura 1.46 Respuesta del trazador de curvas para el diodo de silicio IN4007. obtener una imagen en la pantalla como la de la figura 1.46. Observe que la escala vertical es de I mA/div, lo que da por resultado los niveles indicados. Para el eje horizontal, la escala es de 100 mV/div, lo que da por resultado los niveles de voltaje que se indican. Para un nivel de 2-mA, como se definió para un DDM,el voltaje resultante sería de 625 mV = 0.625 y. Aunque, en principio, el instrumento parece ser muy complejo, el manual de instrucciones y algunos momentos de contacto revelarán que los resultados deseados por lo general se pueden obtener sin mucho esfuerzo y tiempo. El mismo instrumento aparecerá en más de una ocasión en los capítulos subsecuentes, a medida que se investigan las características de diversos dispositivos. 1.14 DIODOS ZENER La región Zener de la figura 1.47 se analizó con cierto nivel de detalle en la sección 1.6. La característica cae de manera casi vertical en un potencial de polarización inversa denotado como Vz.El hecho de que la curva caiga abajo y lejos del eje horizontal, en vez de arriba y lejos para la región positiva VD. revela que la corriente en la región Zener tiene una dirección opues- ta a aquella de un diodo con polarización directa. 1.14 Diodos Zener o Figura 1.47 Revi.sión de la región Zener, 35
- 62. ~--ffi-o + ~ 1, + ~ID v¿ VD fa) lb) Figura 1.48 Dirección de la conducción: a) diodo Zener: b) diodo semiconductor. r v-L 1 f- "'f v, T- (a) (b Figura 1.49 Circuito equivalente de Zener: a) completo: b) aproximado. Esta región de características únicas se utiliza en el diseño de los diodos Zener, los cuales tienen el símbolo gráfico que aparece en la figura 1.48a. Tanto el diodo semiconductor como el diodo Zener se presentan uno alIado de otro en la figura 1.48 con objeto de asegurar que la dirección de la conducción se comprenda con todo detalle junto con la polarización requerida del voltaje aplicado. El diodo semiconductor, en el estado "encendido", soportará una corrien- le en la dirección de la flecha en el símbolo. Para el diodo Zener la dirección de la conducción es opuesta a la de la flecha sobre el símbolo, de acuerdo con el comentario en la introducción de esta sección. Observe, a su vez, que la polarización de VD y de Vz son iguales, como si se hubieran obtenido en caso de que cada uno hubiera sido un elemento resistivo. La localización de la región Zener puede controlarse mediante la variación de los niveles de dopado. Un incremento en el dopado, que produzca un aumento en el número de impurezas agregadas, disminuirá el potencial Zener. Los diodos Zener se encuentran disponibles con poten- ciales Zener desde 1.8 hasta 200 V, con rangos de potencia desde 1hasta 50 W. Debido a su capacidad para soportar mayor temperatura y comente, por lo general en la manufactura de los diodos Zener se prefiere silicio. El circuito equivalente completo del diodo Zener en la región Zener, incluye una pequeña resistencia dinámica y una bateria igual al potencial Zener, como se muestra en la figura 1.49. Sin embargo, para todas las aplicaciones siguientes se deberá suponer como primera aproximación que las resistencias son de magnitudes mucho mayores que la resis- tencia Zener equivalente, y que el circuito equivalente es el que se indica en la figura 1.49b. En la figura 1.50 se muestra un dibujo más grande de la región Zener con objeto de'penni- tir una descripción de los datos con el nombre Zener que aparecen en la tabla lA para un diodo Fairchild IN961 de 500-mW y 20%. El término "nominal" asociado con Vz indica que se trata de un valor típico promedio. Debido a que se trata de un diodo de 20%. se puede esperar que el v" v, /' ( "'- rd =8.5.Q=Zn 'z ..- 10 .uA 1" Vz 0.25 mA = IZK 1l¡;r= 12.5 mA lz.w= 32 mA Figura 1.50 Características de prueba de Zener (FairchUd lN96l). TABLA 1.4 Caractelisticas elécmcas (25°C de temperatura ambiente, a menos que se observe lo contrario) Voltaje Impedancia Impedancia Corriente Corriente Zener Corriente dinámica maxima de inversa Voltaje reguladora Coeficiente nominal, de prueba, máxima punto de inflexión máxima de prueba máxima de temperatura Tipo Vz IZT ZZT O IZT ZZJ( o IZK IR o VR VR IZM típico Jedec (V) emA) en) en) emA) (¡¡A) (V) emA) e%rc) IN961 lO 12.5 8.5 700 0.25 lO 7.2 32 +0.072 36 Capítulo 1 Diodos semiconductores
- 63. potencial Zener varíe cerca de 10 V ±20% o entre 8 y 12 V en su rango de aplicación. También se encuentran disponibles diodos de 10% y 5% con las mismas especificaciones. La corriente de prueba 1ZT es la definida por el nivel ~ de potencia y ZZT es la impedancia dinámica en este nivel de corriente. La máxima impedancia del punto de inflexión ocurre en la corriente del punto de inflexión de JZK' La corriente de saturación inversa se alcanza en un nivel particular de potencia. e 1l.'VI representa la corriente máxima para la unidad de 20%. El coeficiente de temperatura refleja el cambio porcentual en Vz con respecto a la tempe- ratunl. Ésta se define por la ecuación .. %/OC (1.12) donde ~Vz es el cambio que resulta en el potencia! Zener debido a la variación de la tempera- tura. Observe en la figura 1.51 que el coeficiente de temperatura puede ser positivo, negativo, o incluso hasta cero para diferentes niveles Zener. Un valor positivo reflejaría un incremento en Vz con un aumento en la temperatura. mientras que un valor negativo daría corno resultado la disminución en el valor con un incremento en la temperatura. Los niveles de 24 V, 6.8 V. y 3.6 V se refieren a tres diodos Zener que tienen estos valores nominales dentro de la misma familia Zener como el lN96l. Naturalmente. la curva para el lN96l de 10 V caería entre las curvas de los dispositivos de 6.8 V Y24 V. Regresando a la ecuación (1.12), Tu es la tempera- tura a la cual se ofrece Vz (por lo regular la temperatura ambiente. 25 OC), YTI es el nuevo nivel. El ejetuplo l.3 demostrará el empleo de la ecuación (1.12). Coeficiente de temperatura contra corriente Zener +0.12 ,T"'"Tlil~;Tl. -,"'-rT1L"Tl1"1-'l;-rr--c· E I ::: +0.08 tf-~:2~~~~~'I.='~':l!!=I~!::~*~;!,=¡ttt=1 +Q.G4 tr~''-:·1~J:j:t~i1:!l. ¡tt:::d'j'l:::j, l' , 1 1 ' O f-;...l.¡,!:_.l-+I-tI++-'i ~+!+-1+1-;1-;-1+'l-c ! ! 1, ! 1.11 " ili 1 ' I I ! ' ~ -V.04 f-h~3+¿v4-,-'"""1'-+1-+,+--'--'I-+¡¡++III-+--Hj,¡,-I •~ -008 t~,¿í;j;~=t:t~tljl¡ttj " i !i I I 1I,! e f-~'I!-,~+'Ht~-+i_+-jll+¡¡-+,-++HII-+i -ü 12 L...J..:1-_'-.!.l_-'--'-CL..-'-.l..J.lL.~ 0.01 0.050.1 0.5 J 5 10 50 100 CorrÍente Zener. Iz - (mA) 1 kQ 500 el 200 ,:' 100 .~ 50 :~ 20 ~ "¡¡ • 10 1 5 2 1 ! I ";..[ 1 , Impedancia dinámica contra corriente Zener K! I I I i! !, ,, , ¡ , '-J 1'- , 1 1 ""'. . I "- Ir' 1 , m1v , "' "- ~lJ ~ I 1 1 i ""-6.8 V 0.1 0.2 0.5 1 2 5 10 20 50 100 Corriente Zener. Iz - (mA) (b) Figura 1.51 Características eléctricas para un diodo Zener Faírchild de 500 mW. (Cortesía de Fairchild Camera and Instrument Corporation.) Detenninar el voltaje nominal para un diodo Zener Fairchild 1N96l de la tabla 1.4 a una temperatura de lOO oc. Solución A partir de la ecuación (1.12). 1.14 Diodos Zener EJEMPLO 1.3 37
- 64. 38 Los valores sustituidos a partir de la tabla 1.4 generan (0.072)(10 V) (lOO oC _ 25 OC) lOO = (0.0072)(75) = 0.54 V y debido al coeficiente de temperatura positivo, un nuevo potencial Zener, definido por V;,es V~ = Vz + 0.54 V = 10.54 V La variación en la impedancia dinámica (fundamentalmente, su resistencia en serie) con la corriente aparece en la figura 1.51b. Una vez más, el Zener de 10 V surge entre los Zeners de 6.8 V Yde 24 V. Observe que mientras más grande es la comente (o mientras más arriba se esté en el eje vertical de la figura 1.47), menor será el valor de la resistencia. Observe igualmente que cuando se cae abajo del punt? de inflexión de la curva, la resistencia se incrementa a niveles significativos. La identificación de la terminales y el encapsulado pata una variedad de diodos Zener apa- rece en la figura 1.52. La figura 1.53 es una fotografía de diversos dispositivos Zener. Observe que su aspecto es muy similar al diodo semiconductor. Algunas áreas de aplicación del diodo Zener se examinarán en el capítulo 2. 1.15 DIODOS EMISORES DE LUZ Figura 1.52 Identificación y símbolos de las terminales Zener. figura 1.53 Diodos Zener. (Cortesía de Siemens Corporation.) El aumento en el uso de pantallas digitales en las calculadoras, relojes y todo tipo de instru- mentos ha contribuido a generar el muy considerable interés que hoy en día existe respecto a las estructuras que emiten luz cuando se polarizan en forma apropiada. En la actualidad, los dos tipos que se utilizan con más frecuencia para llevar a cabo esta función son el diodo emisor de luz (LED, por las iniciales en inglés de: light emitting diode) y la pantalla de cristal líquido (LCD, por las iniciales en inglés de: liquid crystal display). Debido a que el LED entra Capítulo 1 Diodos semiconductores
- 65. en la familia de los dispositivos de unión p-n, se estudiará en este capítulo y algunas de sus redes se estudiarán en los capítulos siguientes. La pantalla LCD se describe en el capítulo 20. Como su nombre lo indica, el diodo emisor de luz (LED) es un diodo que emite luz visible cuando se energiza. En cualquier unión p-n con polarización directa existe, dentro de la estruc- tura y en forma primaria cerca de la unión. una recombinación de huecos y electrones. Esta recombinación requiere que la energía que posee un electrón libre se transfiera a otro estado. En todas las uniones p-n de semiconductor, parte de esta energía se emite como calor y otra parte en forma de fotones. En el silicio y el germanio el mayor porcentaje se genera en forma de calor y la luz emitida es insignificante. En otros materiales, como el fosfuro arseniuro de galio (GaAsP) o fosfuro de galio (GaP), el número de fotones de energía de luz emitida es suficiente para crear una fuente de luz muy visible. Al proceso de emisión de luz mediante la aplicación de una fuente de energía eléctrica se le llama electroluminiscencia. Como se muestra en la figura 1.54 con su símbolo gráfico, la superficie conductora conec- tada al material p es mucho más pequeña, con objeto de permitir la emisión de un número máximo de fotones de energía lumínica. Observe en la figura que la recombinación de los portadores inyectados debido a la unión con polarización directa genera luz, que se emite en el lugar en que se da la recombinación. Puede haber, desde luego, alguna absorción de los paque- tes de energía de los fotones en la superficie misma, pero un gran porcentaje se encuentra disponible para salir, según se muestra en la figura. Contacto/ metálico /' Luz visible /" emitida "" Contacto metálico (-) + el- e ~----..-::--I"--~e ID VD (b) La apariencia y características de una lámpara subminiatura de estado sólido de gran efi- ciencia que fabrica Hewlett-Packard aparece en la figura 1.55, Observe, en la figura 1.55(b), que la corriente pico directa es de 60 rnA con 20 mA de corriente directa promedio típica, Sin embargo, las condiciones de prueba que se enumeran en la figura 1.55(c) corresponden a una corriente directa de 10 rnA, El nivel de VD bajo condiciones de polarización directa se indica como VF y se extiende de 2.2 a 3 V. En otras palabras, se puede esperar una corriente de operación típica de aproximadamente 10 rnA a 2.5 V para una buena emisión de luz, Aparecen dos cantidades que aún no se han identificado bajo el encabezado de caracterís- ticas eléctricas / ópticas a TA = 25 oC, Estas son la intensidad lumínica axial (Iv) y la eficiencia lumínica (1), La intensidad de la luz se mide en candelas, Una candela emite un flujo de luz de 4n lúmenes y establece una iluminación de 1 candela pie en un área de 1 pie cuadrado a 1 pie de la fuente de luz, Aunque esta descripción quizá no ofrezca una comprensión clara de la candela como unidad de medida, su nivel bien puede compararse entre dispositivos similares. El término eficacia es, por definición, una medida de la capacidad de un dispositivo para generar un efecto deseado. Para el LED, este es el cociente del nÚmero de lúmenes generados por watt aplicado de energía eléctrica. Esta eficiencia relativa está definida por la intensidad 1,15 Diodos emisores de luz Figura 1.54 a) Proceso de electroluminiscencia en el LED; b) símbolo gráfico. 39
- 66. (e) 40 (a) - - - - - - - - - lumínica por unidad de corriente, según se muestra en la figura 1.55g. La intensidad relativa de cada color contra la longitud de onda se muestra en la figura 1.55d, Debido a que el LED es un dispositivo de unión p-n, tendrá una característica en polarización directa (figura 1.5Se) similar a las curvas de respuesta del diodo. Observe el incremento casi lineal en la intensidad lumínica relativa con corriente directa (figura 1.55f). La figura 1.55h revela que mientras más larga es la duración del pulso a una frecuencia en particular, menor será la corriente pico permitida (después de pasar el valor de ruptura de tp )' La figura 1.55i muestra que la intensidad es mayor a 0° (de cabeza) y la menor a 90° (cuando el dispositivo se observa desde un lada). Valores máximos absolutos aTA =25 Oc Parámetros Disipación de potencia Corriente directa promedio Corriente directa pico Rango de temperatura de operación y almacenamiento Temperatura de soldadura de la cone;<..ión [1.6 mm (0.063 pulg) del cuerpo [1] Pérdida desde 50 oC a 0.2 mA/oC. (b) Rojo de afra eficiencia ~160 120 20,11 60 _55°C a 100Q C 230°C durante 3 segundos Unidades mv,: mA mA Características eléctricas/ópticas aTA = 25 Oc Símbolo NOTAS, Descripción Intensidad lumínica axial Incluyendo el ángulo entre los Pl..mtos de la mitad de intensidad lumínica Longitud de onda de pico Longitud de onda dominante Velocidad de respuesta Capacitancia Resistencia ténnica Voltaje directo Voltaje de ruptura inverso Eficacia lumínica Rojo de alta eficiencia 4160 Mínimo LO 5.0 npico 3.0 80 635 628 90 II 120 2.2 147 Máximo 3.0 Unidades med deg. om om "'pF °crw v V lmJW Condiciones de prueba Nota 1 Medida en el pico Nota 2 VF = 0:1= 1Mhz ünión a la conexión cátodo a 079 mm (.031 pulg) desde el cuerpo lF=lOmA IR=lOO~A )¡ota 3 l. el.'~ es el ángulo fuera dd eje al cual la intensidad lumínica es la mitad de la intensidad lumínica axial. 2. La longitud de onda dominante, P.d , se deriva del diagrama de cromaticidad elE y representa la longitud de onda única que define el color del dispositivo. 3. La intensidad radiante. le' en watts/estereorradianes. se puede encontrar a partir de la ecuación 1,. = /,.ITfl • donde/l' es la intensidad lumínica en candelas y Tf,. es la eficacia luminica en lúmenes/waU. FIgUra 1.55 Lámpara subminiatura roja de estado sólido de alta eficiencia de Hewlett-Packard; a) apariencia; b) valores nominales máximos absolutos; e) características eléctricas/ópticas; d) intensidad relativa contra longitud de onda; e) corriente directa contra voltaje directo; f) intensidad lumínica relativa contra corriente directa; g) eficiencia relativa contra corriente pico; h) corriente pico máxima contra duración del pulso; i) intensidad lumínica relativa contra desplazamiento angular. (Cortesía de Hewlett-packard Corporation.) Capítulo 1 Diodos semicondnctores
- 67. 2O < = 15 o ü ~ "-O 102 .g 6 u 5 ~- o O , El ~J~ió, ....:~ ....:...¡ 1.or-----------r-~--~~--_r------~__~~--------~------·----_, Verde . /' Rojo GaAsP ii 0.5 f-------,II---------+--¡'----+'r--=="+--~--__j :g .© -= ; O~~~~~----~~~~~~~·---=~-----~==·_·~~~~-~=----~ 500 550 600 650 700 750 Longitud de onda - nm (d) T, ~25°~ 3.0 , r- 1'.4 = 25°C 2.0 / / / ../' V 1.0 o 05 1.0 1.5 2.0 2.5 3.0 O 5 10 15 20 " ", • i:g ·1 ª~s 1.6 1.5 1.4 1.3 1.2 l.l 1.0 0.9 OR 07 0" ° / / l 10 20 --, 40 50 Vr - Voltaje directo - V Ir - Corriente directa - mA Ip"" - Comente pico - roA (,¡ (f) (gl --->- T I~ 10 100 (000 10.000 20° rp - Duración del pulso - )..ls (h) (i) Flgura L55 Continuación. 1.15 Diodos emisores de luz - "o 41
- 68. 42 Hoy en día, las pantallas de visualización LEO se encuentran disponibles en muchos ta- maños y formas diferentes. La región de emisión de luz está disponible en longitudes desde 0.1 a 1 pulgada. Los números pueden crearse por segmentos como los que se ejemplifican en la figura 1.56. Al aplicar una polarización directa al segmento apropiado de material tipo p, se puede desplegar cualquier número del Oal 9. ...~ .-.... it:C oto" .LtJ 'r" smIDJI~0803,,-I O.IOO"Tip --..11-- Flgura 1.56 Pantalla visual de segmentos Litronix. La pantalla de visualización de la figura 1.57 ofrece ocho dígitos y se utiliza en calculadoras. Existen también lámparas LED con dos conexiones que contienen dos LED, de tal forma que una inversión en la polarización cambiará el color de rojo a verde o viceversa. Actualmente, los LED se encuentran disponibles en rojo, verde, amarillo, naranja y blanco; el blanco con azul estará disponible pronto. En general, los LEO operan a niveles de voltaje desde 1.7 hasta 3.3 V, lo cual los hace por completo compatibles con los circuitos de estado sólido. Tienen un tiempo de res- puesta rápido (nanosegundos) y ofrecen buenas relaciones de contraste para la visibilidad. El .requerimiento de potencia suelen ser de 10 hasta 150 mW con un tiempo de vida de 100.000 horas o más. Su construcción de semiconductor le añade un significativo factor de fortaleza. Figura 1.57 Pantalla visual para calculadora con ocho dígitos y signo. (Cortesía de Hewlett-Packard Corporation.) 1.16 ARREGLOS DE DIODOS: CIRCUITOS INTEGRADOS Las características únicas de los circuitos integrados se presentarán en el capítulo 12. Sin em- bargo, se ha alcanzado una plataforma en la introducción de circuitos electrónicos que permite por lo menos hacer un examen superficial a los arreglos de diodos en circuitos integrados. Se encontrará que el circuito integrado no es un dispositivo único con características totalmente diferentes a aquellas que se analizarán en estos capítulos introductorios. Simplemente es una técnica que permite una reducción significativa en el tamaño de los sistemas electrónicos. En otras palabras, dentro del circuito integrado se encuentran sistemas y dispositivos discretos que estuvieron disponibles mucho tiempo antes que el circuito integrado como se le conoce actualmente, se convirtiera en una realidad. Capítulo l Diodos semiconductores
- 69. Un arreglo posible aparece en la figura 1.58. Observe que los ocho diodos son internos en el arreglo de diodos Fairchild FSAI4IOM. Esto es, en el encapsulado mostrado en la figura 1.59 existe un arreglo de diodos en una placa única de silicio que tiene todos los ánodos conec- tados a la terminal 1 y los cátodos de cada una a las terminales 2 al 9. Observe. en la misma figura, que la tenninal 1 puede detenninarse como la que está del lado izquierdo de la pequeña proyección o ceja del encapsulado si se mira desde abajo hacia el encapsulado. Los otros números siguen después en secuencia. Si sólo se utiliza un diodo, solamente se utilizarian las tenninales 1 y 2 (o cualquier otro número del 3 al 9). FSA1410M ARREGLO MONOLÍTICO PLANAR DE DIODOS AISLADOS DEL AIRE .c ... 5.0 pF CMÁX) . dVF ••• 15 mv (~ÁX) @ lOmA VALORES NOMINALES MÁXIMOS ABSOLUTOS (Nota 1) Temperaturas DIAGRA:vtA DE COl"EXIÓl" FSA]4 ]OM Rango de temperatura de almacenamiento :vtáxima temperatura de operación de la unión Temperatura en la conexión Disipación de potencia (Nota 2) Máxima disipación en la unión a 25 nc de ambiente Por encapsulado a 25 oC de ambiente _55°C a +200 oC +150°C +260 oC 400mW 600mW 3.2 mW¡OC 4.8 mW¡OC rfHtHHFactor de pérdida de disipación lineal (desde 25 OC) en la unión Encapsulado 2 J 4 5 6 7 8 9 Corriente y voltaje máximos Ver diagrama de base del encapsulado TO·96 WIV Voltaje inverso de trabajo Corriente directa continua Corriente de onda de pico directo Ancho de puLso = t.o s Ancho de pulso = l.o!ls 55 V 350 mV 1.0 A 2.0A CARACTERÍSTICAS ELÉCTRICAS (25 Oc de temperatura ambiente a menos que se especifique lo contrarío) SÍMBOLO CARACTERÍSTICA MÍNIMO I MÁXIMO UNIDADES I L 27. Voltaje de ruptura 60 ! v I V, Voltaje directQ (Nota 3) I1 1.5 V 11 V 1.0 V 1, Corriente inversa Corriente inversa (TA = 150°C) I 100 nA 100 ~A e Capacitancia ¡ i 5.0 I pF V", Voltaje pico directo I 4.0 I V tú Tiempo de recuperación directo 40 I n,, trr Tiempo de recuperación inverso 10 I n, I 50 I n, Igualdad de voltaje directo 15 mV NOTAS: I Estos valore, son nlores limItes sobre Jo, cuales la vida Oel de'empeño satIsfactorios pueden ser dañado, I CONDICIONES DE PRUEBA lF = 500 mA lF = 200 mA IF = 100 mA VR =40V VR = 40 V VR = O. f = 1 MHz 11 = 500 mA. Ir < 10 ns 11 _ 500 mA.l, < 10 ns lI = 1, =10- 200mA RL = IOOn. Rec. a 0.1 Ir II = 5ODmA.I, = 50mA RL = !DOn. Ret. a 5 mA IF = lOmA -----_._- 2 Estos son límites estable~ de los estados. La fábrica debe ser con,ultada para aplicaciones que mvolucn:n operacIón con pulso o un Ctclo de tra1::>;¡Jo 1::>;¡jo. :; VFse mide utill2lmdo un pulso de & ms Figura 1.58 Arreglo monolítico de diodos. (Cortesía de Fairchild Camera and lnstrument Corporation.) 1.16 Arreglos de diodos: circuitos integrados 43
- 70. FIgura 1.59 Descripción del encapsulado TO-96 para el arreglo de diodos FSA1410M. Todas las dimensiones se encuentran en pulgadas. (Cortesía de Fairchild Camera and Instrument Corporation.) Diagramas de base 1 FSA2500M Ver descripción de! encapsulado TO-II6-2 44 ~ Plano de montaje 0.500" ~~~~~~~~~n .... 0.230" +- 3 2 6 La forma del aislador de separación puede variar 7 Notas: Vidrio Conex.iones de Kovar, banadas en oro Encapsulado sellado hennéticamente Peso del encapsulado: 1.32 gramos Los diodos restantes se quedarían "colgando" y no afectarían la red a la cual sólo estarían conectadas las terminales 1 y 2. Otro arreglo de diodos aparece en la figura 1.60. En este caso el encapsulado es diferente, pero la secuencia de numeración aparece en el diagrama de base. La terminall es la que está directamente arriba de la pequeña muesca cuando el dispositivo se observa con las terminales hacia abajo. TO-116-2 Descripción l' 0.785" , I +"C:::::J....L,..,...._~--:-..,.....---, o~r:"~:;::;;- - - . " . ' ; Plano de t ~ montaje Notas: Aleación 42. terminales estañadas Terminales bañadas en oro disponibles Encapsulado de cerámica sellado herméticamente Figura 1.60 Arreglo monolítico de diodos. Todas las dimensiones se encuentran en pulgadas. (Cortesía de Fairchild Camera and Instrument Corporation.) 1.17 ANÁLISIS POR COMPUTADORA La computadora se ha convertido en una parte integral de la industria electrónica, de tal mane- ra que las capacidades de esta "herramienta" de trabajo se deben presentar en la primera opor- tunidad posible. Para aquellos estudiantes sin experiencia previa en computación, existe al principio un temor muy común hacia este poderoso sistema que parece complicado. Tomando esto en cuenta, el análisis por computadora de este libro fue diseñado para hacer que el sistema por computadora resulte más "amistoso", mediante la revelación de la relativa facilidad con que se puede aplicar para llevar a cabo algunas tareas muy útiles y especiales con una cantidad mínima de tiempo y un alto grado de exactitud. El contenido se escribió suponiendo que el lector no tiene experiencia previa en computación ni tampoco contacto con la terminología que se utilizará. Tampoco existe sugerencia alguna en cuanto a que el contenido de este libro sea suficiente para permitir una comprensión completa de los "cómos" y los "porqués" que surgi- rán. El propósito aquí es meramente presentar algo de la terminología, analizar algunas de sus capacidades, revelar las posibilidades disponibles, tocar algunas de las limitaciones y demos- trar su versatilidad con un número de ejemplos cuidadosamente seleccionados. En general, el análisis por computadora de los sistemas electrónicos puede tomar uno de dos métodos: utilizando un lenguaje tal como el BASIC, Fortran, Pascal, o C, o utilizando un paquete de programación como PSpice, MicroCap 11, Breadboard, o Circuit Master, por nom- brar unos cuantos. Un lenguaje, a través de su notación simbólica, construye un puente entre el Capitulo 1 Diodos semiconductores
- 71. usuario y la computadora, el cual permite un diálogo entre los dos con el fin de establecer las operaciones que deben llevarse a cabo, El lenguaje que se usa en este libro es el BASIC, y se eligió debido a que emplea una cantidad de palabras y frases familiares de la lengua inglesa que revelan, por sí mismas, la operación que se desarrollará. Cuando se utiliza un lenguaje para analizar un sistema, se desa- rrolla un programa que define, en fanna secuencial, las operaciones que se llevarán a cabo, en su mayor parte, siguiendo el mismo orden con que se realiza el mismo análisis efectuando los cálculos a mano. Al igual que ocurre con el método de calcular a mano, un paso incorrecto y el resultado que se obtiene carecerá por completa de significado. Obviamente, los programas que se desarrollan con tiempo y aplicación son medios más eficaces para obtener una solución. Una vez que se establecen en su e"mejor" forma, se pueden catalogar y utilizar posterionnente. La ventaja más importante del método de los lenguajes radica en que el programa puede adap- tarse con objeto de satisfacer todas las necesidades especiales del usuario. Permite que este último haga "movimientos" especiales que darán por resultado la obtención de datos en forma impresa, de manera informativa e interesante. El método alterno que se describió antes utiliza un paquete de computadora para llevar a cabo la investigación deseada. Un paquete de programación es un programa escrito y probado durante cierto tiempo, que se diseña para realizar un tipo de análisis o síntesis en particular de manera eficiente y con un alto nivel de exactitud. El paquete en sí no puede ser alterado por el usuario y su aplicación está limitada a las opera- ciones que se integran al sistema. Un usuario debe ajustar su deseo de información de salida al rango de posibilidades que ofrece el paquete. Además, el usuario debe capturar información, tal y como lo exige el paquete, o de lo contrario los datos pueden ser malinterpretados, El paquete de programación que se eligió para este libro es PSpice.* En la actualidad, PSpice se encuentra dispo- nible en dos formas: DOS yWmdows, El formato DOS fue el primero que se introdujo y es el más popular hoy en día. Sin embargo, la versión Windows cobra cada vez más aceptación confonne los usuarios conocen sus capacidades. Es como todo: una vez que se logra dominarun método que hará el trabajo por nosotros, se genera menos entusiasmo por tomarel tiempo para aprender otro método del que se obtendrán resultados similares, Sin embargo, los autores confIrman que confonne se conoce más la versión Wmdows, ésta ofrece algunas características interesantes que bien vale la pena investigar. La versión de DOS que se usa en este texto es la 6.0 y la de Windows es la 6.1. En MicroSim, ubicada en Irvine, California, se encuentran disponibles copias para evaluación, En la fIgura 1.61 aparece una fotografía de un paquete de Centro de Diseño completo con la versión CD- ROM 6.2, También se encuentra disponible en discos flexibles de 35", Una versión más compleja, que se denomina SPICE, está encontrando una amplia gama de aplicaciones en la industria, Por tanto, en general, un paquete de programación está "empacado" para realizar una serie de cálculos y operaciones, y para ofrecer los resultados en un formato definido. Un lenguaje *PSpice es una marca registrada de MicroSim Corparation. F¡gura 1.61 Paquete de diseño PSpice. (Cortesía de MicroSim Corporatíon.) 1,17 Análisis por computadora 45
- 72. Dl 2 3 o--I~II--~o (+) (-) Figura 1.62 Etiquetas de PSpice para la captura de diodos en la descripción de una red. 46 permite un mayor nivel de flexibilidad, pero también omite los beneficios que brindan las numerosas pruebas y la investigación exhaustiva que se suelen realizar para desarrollar un paquete ~'confiable". El usuario debe definir cuál método satisface mejor sus necesidades del momento. Obviamente, si existe un paquete para el análisis o síntesis que se desea reali- zar, debe considerarse antes de optar por las muchas horas de trabajo que se requieren para desarrollar un programa confiable y eficiente. Además, es posible adquirir los datos que se necesitan para un análisis en particular de un paquete de programación y luego buscar un lenguaje para definir el formato de salida. En muchos aspectos, los dos métodos van de la mano. Si alguien continuamente tiene que depender del análisis por computadora, es necesa- rio que conozca el uso y las limitaciones tanto de los lenguajes como de los paquetes. La decisión en cuanto a con qué lenguaje o paquete conviene familiarizarse es, básicamente, una función del área de investigación. Sin embargo, por fortuna, el conocimiento fluido de un lenguaje o un paquete específico ayudará al usuario a familiarizarse con otros lenguajes y paquetes. Existen similitudes en propósitos y procedimientos que facilitan la transición de un método a otro. En cada capítulo se harán algunos comentarios respecto al análisis por computadora. En algunos casos aparecerá un programa BASIC y una aplicación PSpice, mientras que en otras situaciones sólo se aplicará uno de los dos. Conforme surja la necesidad de entrar en detalles, se proporcionará la información necesaria para permitir cuando menos una comprensión su- perficial del análisis. PSpice (versión DOS) Este capítulo aborda las características del diodo semiconductor en particular. En el capítulo 2 el diodo se investiga utilizando el paquete PSpice. Como un primer paso dirigido hacia tal análisis, se presenta ahora el "modelo" para el diodo semiconductor. La descripción en el manual PSpice incluye un total de 14 parámetros para definir sus características tenninales. Éstos incluyen la corriente de saturación, la resistencia en serie, la capacitancia de la conexión, el voltaje de ruptura inverso, la corriente de ruptura inversa, y muchos otros factores que en caso necesario pueden especificarse para el diseño o análisis que vaya a realizarse. La especificación de un diodo en una red tiene dos componentes. El primero especifica la ubicación y nombre del modelo, el otro incluye los parámetros que se mencionan antes. El fonnato para definir la ubicación y el nombre del modelo del diodo es el siguiente para el diodo de la figura 1.62: 2 '-v-' + 3 '-v-' DI '-v-' nombre nodo nodo nombre del modelo Observe que el diodo se especifica mediante la literal D al principio del renglón seguida por la identificación que se asigna al diodo en el esquema. La secuencia de los nodos (puntos de conexión para los diodos) define el potencial en cada nodo y la dirección de la conducción para el diodo de la figura 1.62. En otras palabras, la conducción se especifica a partir del nodo positivo y hacia el nodo negativo. El nombre del modelo es el nombre que se asigna a la descripción del parámetro que sigue. El mismo nombre de modelo puede aplicarse a cualquier número de diodos en la red, como D2, D3, Yasí sucesivamente. Los parámetros se especifican cuando se usa una instrucción MODEL que tiene el fonnato siguiente para un diodo: MODEL DI '-v-' nombre del modelo D(IS = 2E - 15) '---- " especificaciones de parámetro La especificación se inicia con los datos .MODEL seguido por el nombre del modelo según se especificó en la descripción de la ubicación y la literal D para especificar un diodo. Capítulo 1 Diodos semiconductores
- 73. Las especificaciones del parámetro aparecen en paréntesis y deben utilizar la notación que se especifica en el manual PSpice. La corriente de saturación inversa se encuentra listada como IS y se le asigna un valor de 2 x 10-t5 A. Se eligió este valor debido a que, por lo general, resulta en un voltaje de diodo de cerca de 0.7 V para niveles de corriente de diodo que con frecuencia se encuentran en las aplicaciones que se analizan en el capítulo 2. De esta manera, del análisis manual y por computadora se obtendrán resultados relativamente cercanos en cuanto a magnitud. Si bien en el listado anterior se especificó un parámetro, la lista puede incluir los 10 parámetros que aparecen en el manual. Para los dos enunciados anteriores, es en particular importante seguir el fonnato según se definió. La ausencia de un punto antes de MODEL o la omísión de la letra D en el mismo renglón invalidarán por completo el registro. Análisis del centro de diseño PSpice en Windows Cuando se utiliza el PSpice para Windows, el usuario dibuja la red en un esquema en lugar de capturar renglón por renglón empleando los nodos de referencia. Por tanto, una fuente para cada elemento debe encontrarse disponible para colocarlos en la pantalla. Primero, se debe establecer una pantalla de esquemas (siguiendo un procedimiento de instalación que se deja a criterio del usuario), y luego se selecciona la opción Draw (Dibuja) desde la barra de menúes. Una vez seleccionado, aparecerá una lista de opciones de las cuales se elige Gel New.Part (Seleccionar una nueva parte). Aparecerá una caja de diálogo; se selecciona Browse (Hojear), lo cual lleva a la caja de diálogo de Get Part (Traer parte). Se escoge la biblioteca eval.slb del listado de libre- rías y se recorre la lista de Partes (part) hasta que se encuentra DIN414S. Cuando se hace "click", la Descripción (Description) superior revelará que se trata de un diodo. Se hace "click" en OK y aparecerá un símbolo de diodo en la pantalla de esquemas. Después que se mueve el diodo a la posición deseada. un "click" adicional dejará el diodo y añadirá las etiquetas DI y DIN414S. Cuando se haga "click" con el botón derecho pel apuntador (motise), se completa la secuencia de colocación del diodo. Si se deben cambiar los parámetros del diodo, simplemente de hace "c1ick" una vez (y sólo una vez) al símbolo del diodo en el esquema y luego se hace "c1ick" otra vez en la opción de Edición (Edit) en la barra de menú. Se elige el Modelo (Model) y luego Editar Modelo Ejemplificado (Edit Instance Model) (debido a que se desea establecer parámetros para una sola aplicación) y una caja de diálogo del Editor de Modelos (Model Editor) aparecerá con los parámetros del diodo. Los cambios en el modelo del diodo se pueden llevar a cabo en la caja de diálogo para ser utilizados en la aplicación real. Si no se observa la pantalla, lo anterior puede resultar algo difícil de seguir y comprender. Lo mejor sería obtener el modelo para su evaluación, inicializar la pantalla y realizar las operaciones en el orden indicado. En el siguiente capítulo se presentará una red real que ayudará en el proceso de revisión. § },2 Diodo ideal 1. Describa, con sus propias palabras, el significado de la palabra ideal cuando se aplica a un dispo- sitivo o a un sistema. 2. Describa. con sus propias palabras, las características del diodo ideal y cómo se determinan los estados "encendido" y "apagado" del dispositivo. Es decir, describa por qué son adecuados los equi~ valentes de circuito cerrado y circuito abierto. 3. ¿Cuál es la diferencia más importante entre las características de un simple intenuptor y aquellas de un diodo ideal? § 1.3 Materiales semiconductores 4. Con sus propias palabras, defina semiconductor, resistividad, resistencia de volumen y resistencia de contactos óhmicos. S. a) Utilizando la tabla 1.1, determine la resistencia de una muestra de silicio que tiene un área de 1 cm2 y una longitud de 3 cm. b) Repita el inciso a si la longitud es de 1 cm y el área de 4 cm2 . c) Repita el inciso a si la longitud es de 8 cm y el área de 0.5 cm2• d) Repita el inciso a para el cobre y compare los resultados. Problemas PROBLEMAS 47
- 74. 48 6. Dibuje la estructura atómica del cobre y analice por qué es un buen conductor y cómo su estructura es diferente del gennanio y del silicio. 7. Defina, con sus propias palabras. un material intrínseco, un coeficiente de temperatura negativo y una unión covalente. 8. Consulte su biblioteca de referencia y mencione tres materiales que tengan un coeficiente de tem- peratura negativo y tres que tengan un coeficiente de temperatura positivo. § 1.4 Niveles de energía 9. ¿Cuánta energía en joules se necesita para mover una carga de 6 C a través de una diferencia en potencial de 3 V? 10. Si se requieren 48 eV de energía para mover uoacarga a través de una diferencia de potencial de 12 Y, determine la carga involucrada. 11. Consulte su biblioteca de referencia y precise el nivel de E" para GaP y ZnS, dos materiales semiconductores de valor práctico. Además. determine el non~bre escrito para cada material. § 1.5 Materiales extrinsecos: tipo n y tipo p 12. Especifique la diferencia entre los materiales semiconductores tipo 11 y tipo p. 13. Explique la diferencia entre las impurezas donoras y aceptaras. 14. Describa la diferencia entre los portadores mayoritarios y minoritarios. 15. Dibuje la estructura atómica del silicio e inserte una impureza de arsénico como se mostró para el silicio en la figura 1.9. 16. Repita el problema 15, pero inserte una impureza de indio. 17. Consulte su biblioteca de referencia y localice otra explicación para el flujo de huecos contra el de electrones. Utilizando ambas descripciones,señale con sus propias palabras,el proceso de laconduc- ción de huecos. § 1.6 Diodo semiconductor 18. Explique, con sus propias palabras, las condiciones establecidas por las condiciones de polarización directa e inversa en un diodo de unión P-ll, y la manera en que se afecta la corriente resultante. 19. Describa, cómo recordará los estados de polarización directa e inversa en el diodo de unión p-n. Es decir, ¿cómo recordará cuál potencial (positivo o negativo) se aplica a cuál terminal? 20. Utilizando la ecuación (1 .4), precise la corriente del diodo a 20 oC para un diodo de silicio con l ~ = 50 nA y una polarización directa aplicada de 0.6 V. 21. Repita el problema 20 para T = 100 oC (punto de ebullición del agua). Suponga que Is se incrementó a 5.0 ¡LA. 22. a) Utilizando la ecuación (lA), detennine la corriente del diodo a 20 oC para un diodo de silicio con Is = 0.1 J1A a un potencial de polarización inversa de -10 V. b) ¿El resultado es el esperado? ¿Por qué? 23. a) Grafique la función y::;; eX para x desde Ohasta 5. b) ¿Cuál es el valor de y = eX para x = O? c) Basándose en los resultados del inciso b, ¿por qué es importante el factor -1 en la ecuación (lA)? 24. En la región de polarización inversa la corriente de saturación de un diodo de silicio es de aproximadamente 0.1 Ji.A (T = 20 OC). Determine su valor aproximado si la temperatura se incrementa 40 oC. 25. Compare las características de un diodo de silicio y uno de gennanio y detennine cuál preferiría utilizar para la mayor parte de las aplicaciones prácticas. Proporcione algunos detalles. Refiérase a características de fabricante y compare las características de un diodo de germanio y uno de silicio de valores máximos similares. 26. Detennine la caída de voltaje directo a través del diodo cuyas características aparecen en la figura 1.24 a temperaturas de -75 oC, 2S oC, 100 oC y 200 oC y una corriente de 10 mA. Para cada temperatura precise el nivel de la corriente de saturación. Compare los extremos de cada una y haga un comentario sobre la relación de ambos. Capitulo I Diodos semiconductores
- 75. § 1.7 Niveles de resistencia 27. Determine la resistencia estática o de del diodo disponible en el mercaao ae la figura 1.19 con una corriente directa de 2 mA. 28. Repita el problema 26 con una corriente directa de 15 mA Ycompare los resultados. 29. Determine la resistencia estática o de del diodo disponible en el mercado de la figura 1.19 con un voltaje inverso de -10 V. ¿Cómo se compara con el valor determinado para un voltaje inverso de -30 V? 30. a) Determine la resistencia dinámica (ac) del diodo de la figura 1.29 con una corriente directa de 10 mA utilizando la ecuación (1.6). b) Precise la resistencia dinámica (ae) del diodo de la figura 1.29 con una corriente directa de 10 mA utilizando la ecuación (1.7). e) Compare las soluciones de los incisos a y b. 31. Calcule las resistencias dc y ac para el diodo de la figura 1.29 con una corriente directa de lOmA y compare sus magnitudes. 32. Utilizando la ecuación (1.6), determine la resistencia ac con una corriente de 1 mA y 15 mA para el diodo de la figura 1.29. Compare las soluciones y d~sarrol1e una conclusión general respecto a la resistencia ac y a los crecientes niveles de corriente del diodo. 33. Utilizando la ecuación (1.7), determine la resistencia lC con una corriente de 1 mA y 15 mA para el diodo de la figura 1.19. Modifique la ecuación cuando sea necesario para los niveles bajos de corriente de diodo. Compare con las soluciones que obtuvo en el problema 32. 34. Determine la resistencia ac promedio para el diodo de la figura 1.19 para la región entre 0.6 y 0.9 V. 35. Determine la resistencia ac para el diodo de la figura 1 19 a 0.75 Vy compare con la resistencia ac promedio obtenida en el problema 34. § 1.8 Circnitos equivalentes para diodos 36. Encuentre el circuito equivalente de segmentos lineales para el diodo de la figura 1.19. Utilice un segmento de línea recta que interseque el eje horizontal en 0.7 V Y que mejor se aproxima a la curva para la región mayor a 0.7 V. 37, Repita el problema 36 para el diodo de la figura 1.29. § 1.9 Hojas de especificaciones de diodos *38. Grafique 1F contra VF utilizando escalas lineales para el diodo Fairchild de la figura 1.36. Observe que la gráfica que se presenta utiliza una escala logarítmica para el eje vertical (las escalas logarítmicas se cubren en las secciones 11.2 y 11.3). 39. Comente el cambio en el nivel de capacitancia con el aumento en el potencial de polarización inversa para el diodo BAY73. 40. ¿Cambia significativamente en magnitud la corriente de saturación inversa del diodo BAY73 para potenciales de polarización inversa en el rango de -25 Va-lOO V? *41. Detennine para el diodo de la figura 1.36 el nivel de IR a temperatura ambiente (25 OC) Yen el punto de ebullición del agua (100 OC). ¿Es significativo el cambio? ¿Casi se duplica el nivel por cada incremento de 10 oC en la temperatura? 42. Para el diodo de la figura 1.36 detenrune la resistencia en ac máxima (dinámica) con una corriente directa de 0.1 mA, 1.5 mA Y20 mA. Compare los niveles y comente si los resultados respaldan las conclusiones derivadas en las primeras secciones de este capítulo. 43. Utilizando las características de la figura 1.36, determine los niveles máximos de disipación de potencia para el diodo a temperatura ambiente (25 OC) Y 100 oC. Suponiendo que VF permanece fijo a 0.7 V, ¿cómo ha cambiado el nivel máximo de IF entre los dos niveles de temperatura? 44. Haciendo uso de las características de la figura 1.36, detennine la temperatura en la cual la co- rriente del diodo será del 50% de su valor a temperatura ambiente (25 OC). Problemas 49
- 76. 50 § 1.10 Capacitancia de transición y difusión * 45. a) Con referencia a la figura 1.37, determine la capacitancia de transición con potenciales de polarización inversa de -25 V Y-10 V. ¿Cuál es la proporción del cambio en la capacitancia al cambio en el voltaje? b) Repita el inciso a para potenciales de polarización inversa de -10 V Y-1 V. Determine la proporción del cambio en capacitancia al cambio en el voltaje. e) ¿Cómo se comparan las proporciones detenninadas en los ay b? ¿Qué le indica a usted acerca de cuál rango tendrá más áreas de aplicación práctica? 46. Refiriéndose a la figura 1.37, detennine la capacitancia de difusión a OV Ya 0.25 V. 47. Describa, con sus propias palabras, cómo difieren las capacitancias de difusión y de transición, 48. Detenmne la reactancia ofrecida por un diodo descrito con las características de la figura 1.37, a un potencial directo de 0.2 V Ya un potencial inverso de -20 V si la frecuencia que se aplica es de 6 MHz. § 1.11 Tiempo de recnperación inverso 49. Dibuje la fonna de la onda para i en la red de la figura 1.63 si tI = 2ts Yel tiempo total de recupera- ción inverso es de 9 ns. !O o . 5 ti = 5 ns § 1.14 Diodos Zener 10 k!l Figura 1.63 Problema 49. SO. Las siguientes características están especificadas para un diodo Zener en particular: Vz = 29 V, VR = 16.8 V, Izr:: 10 mA, IR:; 20}lA Y12M :: 40 mA. Dibuje la curva característica de la manera que tiene en la figura 1.50. * 51 ¿A qué temperatura tendrá el diodo Zener IN961 10 V Fairchild un voltaje nominal de 10.75 V? (Sugerencia: Observe los datos de la tabla 1.4). 52. Determine el coeficiente de temperatura de un diodo Zener de 5 V (caracterizado a 25 OC) si el voltaje nominal cae a4.8 V a una temperatura de 100 oC. 53. Utilizando las curvas de la figura 1.51 a, ¿qué nivel de coeficiente de temperatura esperaría para un diodo de 20 V? Repita para un diodo de S V. Suponga una escala lineal entre los niveles de voltaje nominal y un nivel de corriente de 0.1 mA. 54. Detennine la impedancia dinámica para el diodo de 24 Valz = lOmA para la figura 1.51b. Observe que se trata de una escala logarítmica. * SS. Compare los niveles de impedancia dinámica para el diodo de 24 V de lafigura 1.51b a los niveles de corriente de 0.2 mA, 1 roA, Y 10 mA. ¿Cómo se relacionan los resultados a la forma de las características en esta región? § 1.15 Diodos emisores de lnz 56. RefIriéndose a la fIgura 1.55e, ¿cuál parecería ser un valor apropiado de VT para este dispositivo? ¿Cómo se compara con el valor de Vr para el silicio y el germanio? 57. Utilizando la infonnación que se proporciona en la figura 1.55, determine el voltaje directo a través del diodo si la intensidad lumínica relativa es de 1.5. * 58. a) ¿Cuál es el porcentaje de incremento en la eficiencia relativa de la figura 1.55 si la corriente pico crece de 5 a 10 mA? b) Repita el inciso a para 30 a 35 mA (el mismo incremento en corriente). c) Compare el porcentaje de incremento de los incisos a y b. ¿En qué punto de la curva diría usted que se gana poco al seguir aumentando la corriente pico? Capitulo I Diodos semiconductores
- 77. * 59. a) Refiriéndose a l~ figura 1.55h, detenrune la corriente pico tolerable máxima, si el periodo de la duración del pulso es de 1ms.la frecuencia es de 300 Hz y la máxima corriente dc tolerable es de 20 mA. b) Repita el inciso a para una frecuencia de 100 Hz. 60. a) Si la intensidad lumínica en un desplazamiento angular de 0° es de 3.0 mcd para el dispositivo de la figura 1.55. ¿a qué ángulo será de 0.75 mcd? b) ¿A qué ángulo cae la pérdida de intensidad lumínica debajo del nivel de 50%? * 61. Dibuje la curva de pérdida de corriente para la corriente directa promedio del LED rojo de alta eficiencia de la figura 1.55a como se determinó para la temperatura. (Observe los valores máxi- mos promedio.) *Los asteriscos indican problemas más difíciles. Problemas 51
- 79. Aplicaciones de diodos 2.1 INTRODUCCIÓN La construcción, características y modelos de los diodos semiconductores se analizaron en el capítulo l. El objetivo principal del presente capítulo es desarrollar un amplio conocimiento práctico sobre el diodo en una variedad de configuraciones utilizando los modelos adecuados para el área de aplicación. Una vez que concluya este capítulo, se comprenderá con claridad el patrón básico de componamiento de los diodos en las redes de de yac. Los conceptos que aprenda en este capítulo aparecerán de ·rnanera recurrente en los subsiguientes. Por ejemplo, los diodos se utilizan a menudo en la descripción de la construcción básica de los transistores y en el análisis de las redes de transistores en de yac. El contenido de este capítulo revela una faceta interesante y muy positiva del estudio de un campo tal como el de los dispositivos electrónicos y los sistemas; una vez que se com- prende con claridad el componamiento básico de un dispositivo, se pueden determinar su función y respuesta en una variedad infinita de configuraciones. El rango de aplicaciones no tiene fin; sin embargo, las características y los modelos no sufren cambio alguno. El análisis abarcará desde el que emplea las características reales del diodo hasta el que utiliza, casi exclusivamente, modelos aproximados. Es importante que la función y respuesta de varios elementos dentro de un sistema electrónico se comprendan sin tener que repasar de forma continua procedimientos matemáticos prolongados y tediosos. Por lo general, esto se lleva a cabo a través del proceso de aproximación, el cual por sí mismo se puede considerar un arte. Si bien los resultados que se obtienen al utilizar las características reales pueden diferir un poco de aquellos en los que se requiere una serie de aproximaciones, tenga en cuenta que también las características obtenidas de la hoja de especificaciones pueden ser un poco dis- tintas a las que se obtengan del uso real del dispositivo. En otras palabras, las características de un diodo semiconductor lN4001 pueden variar de un elemento a otro dentro de un mismo lote. La variación puede ser ligera, pero a menudo será suficiente para validar las aproximaciones utilizadas en el análisis. También se deben considerar los otros elementos de la red. ¿Es la resistencia nominal de 100 ü exactamente igual a 100 ü? ¿El voltaje aplicado es exactamente igual a 10 V o quizá 10.08 V? Todas estas tolerancias contribuyen a la creencia general en cuanto a que una respuesta determinada mediante un conjunto adecuado de aproximaciones~ quizá resulte tan "exacta" como una en la que se utilizan las características en su totalidad. En este libro el énfasis se centra en el desarrollo de un conocimiento práctico de un dispositivo, mediante la utilización de las aproximaciones adecuadas, evitando así un nivel innecesario de complejidad matemática. Sin embargo, también se proporcionan detalles suficientes con objeto de permitir que quien lo desee, esté en condiciones de realizar un análisis matemático minucioso. CAPÍTULO 53
- 80. • + E_ -l o ID -"+ + VD ( R (a) ID (mA) (b) Figura 2.1 Configuración de diodo en serie: a) circuito; b) características. 54 + VR 2.2 ANÁLISIS MEDIANTE LA RECTA DE CARGA Normalmente, la carga aplicada tendrá un impacto importante en el punto o región de opera- ción del dispositivo. Si el análisis se debe llevar a cabo de manera gráfica, se puede dibujar una línea recta sobre las características del dispositivo que represente la carga aplicada. La intersección de la recta de carga con las características determinará el punto de operación del sistema. Por razones obvias, a este análisis se le llama análisis mediante la recta de carga. Aunque la mayor parte de las redes de diodos que se analizan en este capítulo no utilizan el sistema de la recta de carga, la técnica se usa de manera frecuente en los capítulos siguientes, y esta introducción ofrece la aplicación más simplificada del método. Pennite de igual fonna una validación de la aproximación de la técnica descrita a lo largo del resto del capítulo. Considere la red de la figura 2.1 que utiliza un diodo, el cual tiene las características de la figura 2.1b. Obsérvese en la figura 2.1a que la "presión" que proporciona la batería tiene como objetivo establecer una corriente a través del circuito en serie, de acuerdo con el sentido de las manecillas del reloj. El hecho de que esta corriente y la dirección de conducción definida del diodo sean "semejantes", indica que el diodo está en estado "encendido" y que se establece la conducción. La polaridad resultante a través del diodo será como se señala, y el primer cua- drante (VD e ID positivos) de la figura 2.1b será la región de interés, es decir, la región de polarización directa. Al aplicarla ley de voltaje de Kirchhoffal circuito en serie de la figura 2.1a dará porresultado E - VD - VR =O o IE = VD + Irft I (2.1) Las dos variables en la ecuación (2.1) (VD e ID) son las mismas que las variables de los ejes del diodo de la figura 2.1b. Esta similitud permite una graficación de la ecuación (2.1) sobre las mismas características de la figura 2.lb, Las intersecciones de la recta de carga sobre las características pueden detenninarse con facilidad si se considera que en cualquier lugar del eje horizontal ID = OA Yque en cualquier lugar del eje vertical VD'" OV. Si se establece VD = OV en la ecuación (2.1) y se resuelve para ID' se tiene una magnitud de ID sobre el eje vertical. Por tanto, con VD = OV la ecuación (2.1) se convierte en y ElID =- R VD = OY (2.2) como lo indica la figura 2.2. Si se establece ID = OAen la ecuación (2.1) y se resuelve para VD' se tiene la magnitud de VD sobre el eje vertical. Por tanto, con ID = OA la ecuación (2.1) se convierte en E = VD + Irft = VD + (OA)R y VD '" EIID = o A I (2.3) como lo señala la figura 2.2. Una línea recta dibujada entre los dos puntos definirá una recta de carga como la descrita en la figura 2.2. Si se cambia el nivel de R (la carga), cambiará la intersección sobre el eje vertical. El resultado será un cambio en la pendiente de la recta de carga, y en un punto de intersección diferente entre la recta de. carga y las características del dispositivo. Ahora se tiene una recta de carga definida por la red y una curva de características defini- da por el dispositivo. El punto de intersección entre las dos es el punto de operación para este Capitulo 2 Aplicaciones de diodos
- 81. '- / Caracteósticas (dispositivo) , Punto Q o E Figu!'a 2.2 Dibujo de la recta de carga y la selección del punto de operación. circuito. Mediante el sencillo dibujo de una línea recta hacia abajo hasta el eje horizontal puede determinarse el voltaje del diodo VD' mientras que una línea horizontal a partir del punto de inter- sección y hasta el eje vertical daráel ~ivel de ID .La corriente ID es en realidad la corriente a través de toda 1a conflgúración en serie de la figura t.la. En general, al punto de operación se le llama punto estable (abreviado "Q-pt". por las palabras en inglés de: Quiescent PoinT) y refleja sus cualidades de "estable y sin movimiento" según se definió para una red de de. La solución que se obtiene por la intersección de las dos curvas es la misma que podría conseguirse mediante la solución matemática de las ecuaciones simultáneas (2.1) Y(1.4) [ID = IsCeKvD/TK - 1)]. Puesto que la curva para un diodo tiene características no lineales, las matemáticas involucradas requerirían del uso de técnicas no lineales que están fuera de las necesidades y objetivo de este libro. El análisis de la recta de carga descrito antes ofrece una solución con un mínimo de esfuerzo, y una descripción "pictórica" de la razón por la cual se obtuvieron los niveles de solución para VDQ e 1DQ' Los siguientes dos ejemplos demostrarán las técnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse la recta de carga utilizando las ecuaciones (2.2) y (2.3). Determinar para la configuración de diodos en serie de la figura 2.3a usando las características de diodo de la figura 2.3b: a) VDQ e IDQ • b) VR • + ..... Si + R > 1 k,Q VR Figura 2.3 a) Circuito; b) características. 10 9 8 7 6 5 4 3 2 o 0.5 0.8 (b) • 2.2 Análisis mediante la recta de carga EJEMPLO 2.1 55
- 82. EJEMPLO 2.2 56 Solución E I 10V a) La ecuación (2.2): ID = - = -- = 10 mA R VD=OV IkQ La ecuación (2.3): VD = EIID = DA = lO V La recta de carga resultante aparece en la figura 2.4. La intersección entre la recta de carga y la curva característica define el punto Q COffi<? VD ",O.78V Q ID ",9.25mA Q El nivel de VD es una estimación y la exactitud de ID está limitada por la escala elegida. Un grado más alto de exactitud requeriría de una gráfica mucho más grande. b) VR = I.R = ID R = (9.25 mA)(1 kQ) = 9.25 V Q o VR =E-VD =IOV-0.78V=9.22V La diferencia en los resultados se debe a la exactitud con la cual se pueda leer la gráfica. Es ideal cuando los resultados que se obtienen de una ti otra manera son los mismos. , '"lO IDQ == 9.25 mA 9 8 7 6 5 4 3 2 ¡n (mA) o 0.5 J 2 3 4 Figura 2.4 Solución al ejemplo 2.1. 5 6 Repetir el análisis del ejemplo 2.1 con R = 2 kQ. Solución 7 8 9 a) La ecuación (2.2): ID = !...I = ~ = 5 mA R VD = ov 2 kQ La ecuación (2.3): VD = EI1D=DA = IOV 10 VD (V) (E) La recta de carga resultante aparece en la figura 2.5. Obsérvese la pendiente reducida y los niveles de corriente del diodo para las cargas crecientes. El punto Q resultante está definido por VD ",O.7V Q I '" 4.6mADQ b) VR = IRR = ID R = (4.6 mA)(2 kQ) = 9.2 V Q con VR = E - VD = 10 V - 0.7 V = 9.3 V La diferencia en los niveles se debe, una vez más, a la exactitud con la cual se pueda leer la gráfica. Es cierto que los resultados ofrecen una magnitud esperada para el voltaje VR. Capitulo 2 Aplicaciones de diodos
- 83. f 10 9 8 7 ''111! == 4.6 mA 4 3 Punto Q (del ejemplo 2.1) o 05 I 2 3 VDQ == O.7V Figura 2.5 Solución al ejemplo 2.2. 4 5 6 7 8 9 10 (E) Como se observa en los ejemplos anteriores, la recta de carga está determinada sólo por la red aplicada, mientras las características están definidas para el dispositivo elegido. Si se recurre al modelo aproximado para el diodo y no se cambia la red, la recta de carga será exactamente la misma que se obtuvo en los ejemplos anteriores. De hecho, los siguientes dos ejemplos repiten el análisis de los ejemplos 2.1 y 2.2 mediante el empleo del modelo aproximado para permitir una comparación de los resultados. Repetir el ejemplo 2.1 usando el modelo equivalente aproximado para el diodo semiconductor' de silicio. Solucióu Se dibuja de nuevo la recta de carga según se muestra en la figura 2.6, con la misma intersección como se definió en el ejemplo 2.1. Las características del circuito equivalente aproximado para el diodo también se han trazado en la misma gráfica. El punto Q resultante: 10 IDQ =9.25 mA 9 8 7 6 5 4 3 2 O 05 1 2 3 4 VD = 0.7 V Q ID = 9.25 mAQ 5 6 7 8 9 10 VD (V) Figura 2.6 Solución al ejemplo 2.1 usando el modelo aproximado del diodo. 2.2 Análisis mediante la recta de carga EJEMPLO 2.3 57
- 84. EJEMPLO 2.4 10 9 8 7 6 IDQ =: 4.6 mA 5 4 3 2 O EJEMPLO 25 58 Los resultados que se obtienen en el ejemplo 2.3 son muy interesantes, porque el nivel de ID es exactamente el mismo que el del ejemplo 2.1 empleando una curva de características qu~ resulta mucho más fácil dibujar que la que aparece en la figura 2.4. El nivel de VD ~ 0.7 V contra 0.78 V del ejemplo 2.1 tiene una diferencia en magnitud del orden de las centésimas, pero es cierto que están en la misma vecindad, si se comparan sus magnitudes con las de los otros voltajes en la red. Repetir el ejemplo 2.2 usando el modelo equivalente aproximado para el diodo semiconductor de silicio. Solución La recta de carga se dibuja de nuevo como lo indica la figura 2.7, con la misma intersección definida en el ejemplo 2.2. Las características del circuito equivalente aproximado para el diodo también se dibujaron en la misma gráfica. El punto Qresultante: VD ~ 0.7 V Q loQ ~ 4.6 mA 1/)(mA) 0.7 V -- ~ =>-;cIf-o- - 0.5 1 2 3 4 5 6 7 8 9 10 VD (V) figura 2.7 Solución al ejemplo 2.2 utilizando el modelo aproximado del V DQ =:O.7V diodo. En el ejemplo 2.4 los resultados que se obtienen tanto para VD como para IDo son los mismos que los que resultaron empleando las características compfetas en el ejemplo 2.2. Los ejemplos anteriores demuestran que los niveles de corriente y voltaje que se obtuvieron al utilizar el modelo aproximado, son muy cercanos a los que resultaron al utilizar las caracterís- ticas completas. Esto sugiere, como se verá al aplicarlo en las próximas secciones, que el uso de las aproximaciones adecuadas puede dar como resultado la obtención de soluciones que son muy cercanas a la respuesta real con un nivel reducido de incertidumbre acerca de la reproduc- ción adecuada de las características, eligiendo a su vez una escala lo suficiente grande. Los resultados indicarán las condiciones que deben ser satisfechas para poder aplicar el equivalen- te ideal de forma adecuada. Repetir el ejemplo 2.1 usando el modelo del diodo ideal. Solución En la figura 2.8 se mostró cómo la recta de carga continúa siendo la misma, pero ahora las características ideales se intersecan con la recta de carga en el eje vertical. Por tanto, el punto Qestá definido por Capítulo 2 Aplicaciones de diodos VDQ = OV IDo = lOmA
- 85. IDQ =10mA 10 9 8 7 Punto Q ~ VD=OV ~ ~ ~ .:::---- 2 o" ¡ 2 3 4 5 6 7 8 9 Figura 2.8 Solución al ejemplo 2.1 usando el modelo del diodo ideal. Los resultados son lo suficientemente diferentes para las soluciones del ejemplo 2.1 como para causar una incertidumbre acerca de su exactitud. Es cierto que ofrecen alguna indicación acerca del nivel de voltaje y corriente que deben esperarse para otros niveles de voltaje de la red, pero el esfuerzo adicional de incluir el equivalente de 0.7 V, muestra que el método del ejemplo 2.3 es más apropiado. Por tanto, el uso del modelo del diodo ideal debe reservarse para aquellas ocasiones cuando la función de un diodo sea más importante, que los niveles de voltaje que pueden variar en décimas de un volt, y en las situaciones donde los voltajes aplicados son de manera considerable más grandes que el voltaje de umbral VT" En las siguientes secciones se usará en forma casi exclusiva el modelo aproximado, ya que los niveles de voltaje que resulten serán sensibles a las variaciones que se aproximan a VT" También en secciones posteriores se usará el modelo ideal con mayor frecuencia debido a que los voltajes aplicados serán un poco más altos que VT. Ylos autores desean asegurarse que la función del diodo quede comprendida en fonna correcta y clara. 2.3 APROXIMACIONES DE DIODOS En la sección 2.2 se indicó que los resultados que se obtuvieron al emplear el modelo equivalente de segmentos lineales fueron muy cercanos, si no iguales, a la respuesta obtenida al utilizar las características de manera completa. De hecho, si se consideran todas las posibles variaciones debidas a las tolerancias, temperaturas, y así sucesivamente, se podría considerar una solución "tan exacta" como la otra. Debido a que el uso del modelo aproximado genera los resultados que se desean después de un tiempo y esfuerzo reducidos, será entonces el sistema empleado en este libro, a menos que se especifique 10 contrario. Recuerde lo siguiente: El propósito básico de este libro es desa"ollor un conocimiento general acerca del comportamiento, capacidades y áreas posibles de aplicación de un dispositivo, de manera que minimice la necesidad de extensos desarrollos matemáticos. El modelo equivalente de segmentos lineales completo se presentó en el capítulo 1, Yno se utilizó en el análisis de la recta de carga debido a que rav suele ser mucho menor que los otros elementos en serie de la red. Si r" fuera cercano en magnitud a los otros elementos en serie de la red, el modelo equivalente completo podría aplicarse de la misma forma como se describió en la sección 2.2. Con la finalidad de preparar el análisis que se presentará, se desarrolló la tabla 2.1 para repasar las características más importantes, los modelos y las cond~ciones de aplicación de los modelos aproximados e ideales de los diodos. Aunque el diodo de silicio se usa en forma casi 2.3 Aproximaciones de diodos 59
- 86. TABLA 2.1 Modelos de diodo semiconductor aproximado e ideal Siliciu Germanio Modelo ideal (Si o Ge) -l~-- - E + + V T - 60 (E> V-¡,R»r",) => o o 0.3 V VD (E»VT,R»r",) => ------4--------+ ~'_________V_D_ + 0.71 ~ + 0.3 V -~ + OV -~ if-o ~O.7~ lo exclusiva debido a sus características de temperatura, todavía se utiliza el diodo de germanio, y por tanto se incluye en la figura 2.1. De la misma manera que el diodo de silicio. un diodo de germanio se aproxima mediante un equivalente de circuito abierto para los voltajes menores que Vr- Entrará al estado "encendido·· cuando VD;;' = VT = 0.3 V. Tenga en cuenta que el 0.7 V Y el 0.3 V en los circuitos equivalentes no son fuentes independientes de energía. pero están ahí sólo para que recuerde que existe un "precio que debe pagarse" por encender un diodo. Un diodo aislado en la mesa de laboratorio no indicará 0.7 V o 0.3 V si se coloca un voltímetro en sus terminales. Los fabricantes especifican la caída de voltaje a través de cada uno cuando el dispositivo se encuentra en "encendido'·. y detallan que el voltaje del diodo debe ser por lo menos del nivel que se indica antes que la conducción pueda establecerse. Capitulo 2 Aplicaciones de diodos
- 87. En las siguientes secciones se demostrará el impacto de los modelos de la tabla 2.1 sobre el análisis de las configuraciones'de los diodos. Para las situaciones en que se emplee el circui- to equivalente aproximado. el símbolo del diodo aparecerá como lo señala la figura 2.93 para los diodos de silicio y de germanio. Si las condiciones son las que podrían usarse en el modelo del diodo ideal, el símbolo del diodo aparecerá como lo indica la figura 2.9b. 2.4 CONFlGURACIONES DE DIODOS EN SERIE CON ENTRADAS DE DC En esta sección se usará el modelo aproximado para investigar una variedad de configuracio- nes de diodos en serie con entradas de de. Dicho contenido establece los fundamentos en el análisis de diodos que se aplicarán en las secciones y capítulos siguientes. El procedimiento descrito podrá aplicarse a redes con cualquier número de diodos y en una variedad de configu- raciones. Primero. paraca.da configuración debe detenninarse el estado de cada diodo. ¿,Cuáles diodos se encuentran en "encendido" y cuáles en "apagado"? Una vez que esto se hace. se puede sustituir el equivalente adecuado como se definió en la sección 2.3 y determinar los parámetros restantes de la red detenninada. En general, un diodo está en estado "encendido" si la corriente establecida por las fuentes aplicadas es tal que su dirección concuerda con la flecha del símbolo del diodo, y VD ~ 0,7 V para el silicio y VD ~ 03 V para el germanio. Para cada configuración, se reemplazarán mentalmente los diodos por elementos resistivos y se observará la dirección resultante de la corriente, de acuerdo como se establece debido a los voltajes aplicados ("presión"). Si la dirección resultante es "similar" a la flecha del símbolo del diodo. ocurrirá la conducción a través del diodo y el dispositivo estará en estado ·'encendido". La descripción anterior depende de que la fuente suministre un voltaje mayor que el voltaje de "encendido" (VT) de cada diodo. Si un diodo está en estado "encendido", se puede colocar una caída de 0.7-V a través del elemento. o dibujar de nuevo la red con el circuito equivalente VT como se definió en la tabla 2.1. Con el tiempo, probablemente se preferirá incluir la caída de 0.7·Va través de cada diodo en "encendido" y dibujar una línea a través de cada diodo en estado "apagado" o abierto. Inicialmente el método de sustitución se utilizará con el fin de asegurar que se detenninen el voltaje y los niveles de corriente adecuados. El circuito en serie de la figura 2.10, descrito brevemente en la sección 2.2. se necesitará para demostrar la aproximación descrita en los párrafos anteriores. Primero, el estado del diodo se determina de forma mental al reemplazar el diodo con un elemento resistivo, como lo indica la figura 2.11. La dirección resultante de 1 coincide con la flecha en el símbolo del diodo, y dado que E> VT. el diodo se encuentra en estado "encendido". Se dibuja de nuevo la red como lo señala la figura 2.12 con el modelo equivalente apropiado para el diodo de silicio con polarización directa. Obsérvese para una futura referencia. que la polaridad de VD es la misma 'l.ue la que resultaría si de hecho el diodo fuera un elemento resistivo. El voltaje resultante y los niveles de corriente son .los siguientes: (2.4) (2.5) (2.6) 2.4 Configuraciones de diodos en serie con entradas de dc --- Ge (a) (b) Figura 2.9 a) Notación del modelo aproximado: b) notación del modelo ideal. Si + Figura 2.10 Configuración con diodo en serie. ... + v, Figura 2.11 Determinación del estado del diodo de la figura. 2.10. + v{) - + F'·o.~v lL + E R vR ... Figura 2.12 Sustitución del modelo equivalente para el diodo en estado "encendido" de la. fígura 2.10. 61
- 88. +E + E ~=- + R V, ~ Figura 2.13 Invirtiendo el diodo de la figura 2.10. EJEMPLO 2.6 +Vo F Si l'L, 8 V R 2.2kQ .. Figura 2.16 Circuito para el ejemplo 2.6. EJEMPLO 2.7 +V, --1- if"'"''''+~ + E R V, ..Figura 2.14 Determinación del estado del diodo de la figura 2.13. + VD=E +F l"t, +E R V, ..Figura 2.15 Sustitución del modelo equivalente para el diodo en estado "apagado" de la figura 2.13. En la figura 2.13 el diodo de la figura 2.10 se invirtió. El reemplazo mental del diodo por un elemento resistivo según la figura 2.14 indicará que la dirección resultante de la corriente no coincide con la flecha del símbolo del diodo. El diodo está en estado "apagado", lo que genera el circuito equivalente de la figura 2.15. Debido al circuito abierto, la corriente del diodo es de OA Yel voltaje a través .de la resistencia R es la siguiente: El hecho de que VR = OV establecerá E volts a través del circuito abierto, como se definió por la ley de voltaje de Kirchhoff. Siempre se tomará en cuenta que bajo cualesquiera circunstan- cias, valores instantáneos de de, ac, pulsos, etc., deberá satisfacerse la ley de voltaje de Kirchhoff. Para la configuración de diodos en serie de la figura 2.16, determinar VD' VRe ID' Solución Debido a que el voltaje establece una corriente en la dirección de las manecillas del reloj para coincidir con la flecha del símbolo y que el diodo está en estado "encendido", VD = 0.7 V VR=E-VD =8V-O.7V=73V VR 7.3 V ID=IR= = _332mA R 2.2kn Repetir el ejemplo 2.6 con el diodo invertido. ID = OA o---l1 Solución L VD - 'R = O: Al eliminar el diodo, resulta que la dirección de 1es opuesta a la flecha en el símbolo del diodo, E 8V R 2.2 ka V R y que el equivalente del diodo es el circuito abierto sin importar qué modelo se utilice. Debido ..Flgura 2.17 Determinación de las cantidades desconocidas para el ejemplo 2.7. 62 al circuito abierto, el resultado es la red de la figura 2.17 , donde ID = OA. Esto es porque VR = l~, VR = (O)R=O V. Aplicando la ley de voltaje de Kirchhoff alrededor del lazo cerrado genera y E - VD - VR =O VD=E-VR=E-O=E =8V Capítulo 2 Aplicaciones de diodos
- 89. Obsérvese en el ejemplo 2.7 el alto voltaje a través del diodo a pesar de que se encuentra en estado "'apagado". La corriente es cero, pero el voltaje es significativo. Con el fin de repasar, debe recordarse el análisis siguiente: l. Un circuito abierto puede tener cualquier voltaje a través de sus terminales, pero la corriente siempre será igual a OA. 2. Un circuito cerrado tiene una caída de OV a través de sus terminales, pero la corriente estará limitada por la red que la rodea. En el siguiente ejemplo es importante la notación de la figura 2.18 para el voltaje aplicado. Se trata de una notación común en la industria, con la que el lector debe familiarizarse. Dicha notación y otros niveles definidos de voltaje se tratarán con mayor profundidad en el capítulo 4. E =+lOVo Figura 2.18 Notación de la fuente. Para la c;onfiguración de diodo en serie de la figura 2.19, determinar VD' VRe ID" ~ Si E -=:=- 0.5 v Solución + R < 1.2 kQ V R Figura 2.19 Circuito del diodo en serie para el ejemplo 2.8. A pesar de que la "presión" establece una comente con la misma dirección que el símbolo de la flecha, el nivel del voltaje aplicado resulta insuficiente para "encender" el diodo de silicio. El punto de operación sobre las características se señal~. en la figura 2.20, y establece el equiva- lente del circuito abierto como la aproximación adecuada. El voltaje resultante y los niveles de corriente son por tanto los siguientes: y ID = OA VR = I.R = Id? = (OA)1.2kn = OV VD =E=O.5V Figura 2.20 Punto de operación con E '" 0.5 V. o / 0.7 V VD == 0.5 V 2.4 Configuraciones de diodos en serie con entradas de de EJEMPLOZ;8 63
- 90. EJEMPLO 2.9 EJEMPLO 2.10 64 Determinar V, e ID para el circuito en serie de la figura 2.21. Si G, IR +12V V, -ID 5.6 kO Solución Figura 2.21 Circuito para el ejemplo 2.9. Un enfoque similar que se aplicó en la figura 2.6 revelará que la corriente resultante tiene la misma dirección que las flechas de los símbolos de ambos diodos, y que la red de la figura 2.22 es el resultado, porque E =12 V > (0.7 V + 0.3 V) =1 V. Nótese la fuente redibujada de 12 V Yla polaridad de Vo a través de la resistencia de 5.6 kQ. El voltaje resultante Vo = E - VT , - VT , = 12 V - 0.7 V - 0.3 V = 11 V VR Vo 11 V [D=[R=-=-= 0'1,96mA R R 5.6kQ e Determinar ID' VD, Y Vopara el circuito de la figura 2.23. + VD2 - Solución Si Si +12 v o---~---f4I--ri-:-<' V, IR 5.6 kn Figura 2.22 Determinación de las cantidades desconocidas para el ejemplo 2.9. Figura 2.23 Circuito para el ejemplo 2.10. Al eliminar los diodos y al determinar la dirección de la corriente resultante 1 generará el circuito de la figura 2.24. Existe una similitud en la dirección de la corriente para el diodo de silicio. pero no así para el diodo de g~l?Danio. La combinación de un corto circuito en serie con un circuito abierto siempre genera como resultado un circuito abierto e ID = OA, como lo señala la figura 2.25. FIgura 2.24 Determinación del estado de los diodos de la figura 2.23. Capítulo 2 Aplicaciones de diodos ? 1= o - Figura 2.25 Sustitución del estado equivalente para el diodo abierto.
- 91. La pregunta que permanece es: ¿qué sustituir en lugar del diodo de silicio? Para el análisis que seguirá y para los capítulos subsecuentes, sólo debe recordarse que para el diodo práctico real ID =OA, VD =OY (y viceversa), como se describió para la situación sin polarización en el capítulo l. Las condiciones descritas por ID = OA Y VD, = OY se indican en la figura 2.26. y Figura 2.26 Determinación de las cantidades desconocidas para el circuito del ejemplo 2.10. Vo = I¡? = lrfi = (OA)R = OY VD 2 =Vcitcuito abierto =E = 12 V La aplicación de la ley de voltaje de Kirchhoff en la dirección de las manecillas del reloj da E - VD, - VD, - Vo = O y con VD, =E - VD, - Vo = l2V - O - O = 12V V =OVo Determinar 1, VI' V2 y Vo para la configuración de de en serie de la figura 2.27. Solución + v, R, 4.7 ka + FIgUra 2.27 Circuito para el ejemplo 2.11. Las fuentes se dibujan de nueve. y la dirección de la corriente se indica en la figura 2.28. El diodo está en estado "encendido" y la notación que aparece en la figura 2.29 está incluida para indicar este estado. Obsérvese que el estado "encendido" se anota sólo mediante VD = 0.7 V + VI - + O.7V- (T 4.7 kn 2.2 ka: E, 110V 5V¡ ... EJEMPLO 2,11 , + + AR2 v, V, E, J.+ Figura 2.28 Determinación del estado del diodo para la red de la figura 2.27. Figura 2.29 Determinación de las cantidades desconocidas para la red de la figura 2.27. 2.4 Configuraciones de diodos en serie con entradas de de 65
- 92. EJEMPLO 2.12 66 adicional en la figura. Esto elimina la necesidad de dibujar de nuevo la red y evita cualquier confusión que pueda generarse por la aparición de otra fuente. Como se señaló en la introduc- ción de esta sección, es probable que esta sea la ruta y notación que se tomará, una vez que se establece un nivel de confiabilidad en el análisis de las configuraciones de los diodos. Con el tiempo, el análisis completo se desarrollará sólo refiriéndose a la red original. Recuerde que puede indicarse un diodo con polarización inversa. sólo con una línea a través del dispositivo. La corriente resultante a través del circuito es, E¡ + E, - VD 10 V + 5 V - 0.7 V 14.3 V 1= = = _2.07mA R¡ + R, 4.7 kQ + 2.2 kQ 6.9 kQ Ylos voltajes son V¡ = IR¡ = (2.07 mAl (4.7 kQ) = 9.73 V V, = IR, = (2.07 mAl (2.2 kQ) = 4.55 V La aplicación de la ley de voltaje de Kirchhoff a la sección de salida en la dirección de las manecillas del reloj generará un resultado y Vo = V, - E, = 4.55 V - 5 V = ~.45 V El signo de menos indica que Vo tiene una polaridad opuesta a la que aparece en la figura 2.27. 2.5 CONFIGURACIONES EN PARALELO Y EN SERIE-PARALELO Los métodos aplicados en la sección 2.4 se pueden extender al análisis de las configuraciones en paralelo y en serie-paralelo. Para cada área de aplicación, sólo se igualan las series secuenciales de pasos aplicados a las configuraciones de diodos en serie. Determinar Vo'!¡'!D, e ID, para la configuración de diodos en paralelo de la figura 2.30. Solución ...... FIgura 2.30 Red para el ejemplo 2.12. Para el voltaje aplicado, la "presión" de la fuente es para establecer una corriente a través de cada diodo en la misma dirección que se muestra en la figura 2.31. Debido a que la dirección de la corriente resultante es igual a la de la flecha en cada símbolo de diodo. y que el voltaje aplicado es mayor que 0.7 V. ambos diodos están en estado "encendido". El voltaje a través de los elementos en paralelo es siempre el mismo y Vo = 0.7 V Capitulo 2 Aplicaciones de diodos
- 93. La corriente + V - 1 ' ~ 0.33 kn E 110v .". VR 1 = - = , R R 0_ IOV - 0.7 V Figura 2.31 Determinación de las cantidades desconocidas para la red del ejemplo 2.12. = = 2S.1SmA 0.33 kQ Suponiendo diodos de características similares, se tiene 1 =D, 1, 1 =- = D, 2 28.18 mA 2 14.09mA El ejemplo 2.12 demostró una razón para colocar diodos en paralelo. Si la corriente nomi- nal de los diodos de la figura 2.30 es sólo de 20 mA. una corriente de 28.18 mA dañaría el dispositivo si apareciera sólo en la figura 2.30. Al colocar dos en paralelo, la corriente está limitada a un valor seguro de 14.09 mA con el mismo voltaje terminal. Determinar la corriente 1 para la red de la figura 2.32. 1 -+ R E¡=20V 2.2kQ Solución Si ........D, D_ ....'-' Si Figura 2.32 Red para el ejemplo 2.13. Al dibujar de nuevo la red como lo indica la fIgura 2.33. se señala que la dirección de la corriente resultante es como para encender el diodo DI y apagar el diodo D2" La corriente resultante 1es entonces 1= 1 R = 2.2 kQ + 20 V - 4 V - 0.7 V 2.2kQ _ 6.95mA 0.7 V + :1]':' T4V Figura 2.33 Determinación de las cantidades desconocidas para la red del ejemplo 2.13. 2.5 Configuraciones en paralelo y en serie-paralelo 11 EJEMPLO 2.13 67
- 94. EJEMPLO 2.14 12 v s, I----~v. 2.2 kSl Figura 2.34 Red para el ejemplo 2.14. EJEMPLO 2.15 E -;¡.- 20 v Si •_. D, v 5.6 kQ R, 33 kQ Figura 2.36 Red para el ejemplo 2.15. 68 Determinar el voltaje Va para la red de la figura 2.34. Solución Inicialmente, parecería que el voltaje aplicado "encenderá" ambos diodos; sin embargo. si ambos están en "encendido", la caída de 0.7-Va través del diodo de silicio no será igual a los 0.3 V a través del diodo de germanio como se requiere, por el hecho de que el voltaje a través de elementos paralelos debe ser el mismo. La acción resultante se puede explicar sólo con notar que cuando la fuente se enciende incrementará de OVa 12 V en un periodo, aunque quizá se podría medir en milisegundos. Durante el incremento en que se establece 0.3 V a través del diodo de gennanio. éste '''prenderá'' y mantendrá un nivel de 0.3 V. El diodo de silicio nunca tendrá la oportunidad de capturar su 0.7 V requerido, y por tanto pennanecerá en su estado de circuito abierto como lo indica la figura 2.35. El resultado: Vo = 12 V - 0.3 V = 11.7 V rS~ vTTo3V03V a o O7 V I , I F vo ... 2.2 kD Figura 2.35 Determinación de Vo para la red de la figura 2.34. Determinar las corrientes /" /, e /D, para la red de la figura 2.36. Solución El voltaje aplicado (presión) es como para encender ambos diodos, como se observó por las direcciones de corriente resultante en la red. de la figura 2.37. Nótese que el uso de la notación abreviada para los diodos '''encendido'' yque la solución se obtienen a través de una aplicación de técnicas aplicadas a las redes de en serie-paralelo. 5.6 kQ - V1 + Capítulo 2 Aplicaciones de diodos 0,7V = = 0.212mA 3.3 kQ R, ~ 3.3kQ figura 2.37 Determinación de las cantidades desconocidas para el ejemplo 2.15.
- 95. La aplicación de la ley de voltaje de Kirchhoff alrededor de la malla indicada en la dirección de las manecilla, del reloj produce: -V2 + y V, = E - VT , - Vr, con 1, = Vo R, En el nodo a de la parte inferior E - VT - VT = O, . = 20V - 0.7V - 0.7V 18.6 V = - - - - = 3.32 mA 5.6kQ ID: + JI = 1:.. 18.6 V y lo, = 1, - 1, = 3.32 mA '-- 0.212 mA = 3.108 mA 2.6 COMPUERTAS ANDjOR Ahora, las herramientas de análisis están a la disposición, y la oportunidad de investigar una configuración de computadora, que demostrará el rango de aplicaciones de este dispositivo relativamente sencillo. El análisis estará limitado a la determinación de los niveles de voltaje, y no se incluirá un análisis detallado de álgebra booleana o de lógica positiva y negativa. La red que se analizará en el ejemplo 2.16 es una compuerta OR para lógica positiva. Esto es, el nivel de 10-V de la figura 2.38 tiene asignado un "1" para el álgebra booleana, en tanto que una entrada de O-V tiene asignado un "O··. Una compuerta OR es tal. que el nivel de voltaje de salida será de 1 si alguna o ambas entradas son l. La salida es de Osi ambas entradas están en el nivelO. El análisis de las compuertas AND/OR se realiza con fáciles mediciones al utilizar el equivalente aproximado para un diodo. en lugar del ideal. debido a que puede estipularse que el voltaje a través del diodo debe ser 0.7 V positivos para el diodo de silicio (0.3 V para el de germanio) para cambiar al estado "encendido'·. En general. el mejor método es el de establecer un sentido "intuitivo·' para el estado de los diodos mediante la observación de la dirección y la "presión" que establecen los potenciales aplicados. El análisis verificará o negará las suposiciones iniciales. Determinar V, para la red de la figura 2.38. Solución Obsérvese que en principio sólo existe un potencial aplicado; 10 V en la terminal l. La terminal 2 con una entrada de OV es esencialmente un potencial de tierra, como se indica en lo que se dibujó de nuevo de la red de la figura 2.39. La figura 2.39 "sugiere" que DI está probablemente en estado "encendido'· debido a los 10 V aplicados. mientras que D, con su lado "positivo" en OV está quizá en "apagado" . La suposición de estos estados dará por resultado la configura- ción de la figura 2.40. El siguiente paso es sólo para verificar que no existen contradicciones en las suposiciones. Esto es, observar que la polaridad a través de DI es tal como para encenderlo y que la polaridad a través de D2 es tal como para apagarlo. Para D I el estado "encendido" establece Vo en Vo = E - VD = 10 V -0.7 V =9.3 V, Con 9.3 en el lado del cátodo (-) de D2 y OVen el lado del ánodo (+), D? está definitivamente en estado "apagado". La dirección de la corriente y la trayectoria contin~a resultante para la conducción reafirman la suposición de que DI está conduciendo. Las suposiciones se confinuan por los voltajes y la corriente resultante, y se puede asumir que el análisis inicial es correcto. El nivel de voltaje de salida no es de JO V como se definió para una entrada de 1, pero el 9.3 V es lo suficientemente grande para ser considerado un nivel l. Por tanto. la salida es un nivel 1 con sólo una entrada, lo cual sugiere que se trata de una 2.6 Compuertas ANDjOR s; (1) E=10 ye ~( D, s; (O( Oy av 1 , D, RtkQ ... Figura 2.38 Compuerta lógica OR positiva. EJEMPLO 2.16 + ... - r. D, Figura 2.39 Red dibujada de nuevo de la figura 2.38. 69
- 96. EJEMPLO 2.17 (1) E, = ¡OY (01 Ez =ov 2 Si D, Si D, OVo R I k!l E 1 lO' ... Figura 2.41 Compuerta lógica AND positiva. 70 R I kQ. 1 Figura 2.40 Estados del diodo asumidos "=" para la figura 2.38. compuerta ORo Un análisis de la misma red con dos entradas de lO-y dará por resultado que ambos diodos estén en estado "encendido" y con una salida de 9.3 Y. Una entrada de O-Yen am- bas entradas, no proporcionará el 0.7 Y requerido para encender los diodos y la salida será de Odebido al nivel de salida de O-v. Para la red de la figura 2.40 el nivel de corriente se encuentra determinado por I = 10 Y - 0.7 Y = - - - - - = 9.3mA lkQ Determinar el nivel de salida para la compuerta lógica ANO positiva de la figura 2.41. Solución Obsérvese en este caso que la fuente independiente aparece en la terminal conectada a tierra de la red. Debido arazones que pronto serán obvias, se elige el mismo nivel que el nivel lógico de la entrada. La red está dibujada en la figura 2.42 con las suposiciones iniciales respecto a los estados de los diodos. Con 10 Y del lado del cátodo de DI se asume que DI se encuentra en estado "apagado", aunque exista una fuente de lO-y conectada al ánodo de DI a través de la resistencia. Sin embargo, recuerde que se mencionó en la introducción de esta sección que el empleo del modelo aproximado servirá de ayuda para el análisis. Para DI ¿de dónde vendrá el 0.7 Y, si los voltajes de entrada y fuente se encuentran en el mismo nivel y creando "presio- nes" opuestas? Se supone que D, se encuentra en estado "encendido" debido al bajo voltaje del lado del cátodo y la disponibilidad de la fuente de !O-Ya través de la resistencia de l-kQ. Para la red de la figura 2.42 el voltaje en Vo es de 0.7 Y, debido a que el diodo D, está polarizado directamente. Con 0.7 Y en el ánodo de DI y 10 Y en el cátodo, DI está defi- nitivamente en estado "apagado". La corriente 1tendrá la dirección que se indica en la figura 2.42 Yuna magnitud igual a I = = Capítulo 2 Aplicaciones de diodos lOY- 0.7Y lkQ = 9.3 mA FIgura 2.42 Sustitución de los estados asumidos para los diodos de la figura 2.41.
- 97. El estado de los diodos es, por tanto, confinnado y el análisis anterior fue correcto. A pesar de que no hay OV como se especificó antes para el nivelO, el voltaje de salida es lo suficiente- mente pequeño para poder considerarlo en un nivelO. Para la compuerta AND, por tanto, una única entrada dará por resultado un nivelO de salida. Los estados restantes de los diodos para las posibilidades de dos entradas y ninguna entrada se examinarán en los problemas que apare- cen al final del capítulo. 2.7 ENTRADAS SENOIDALES; RECTIF1CACIÓN DE MEDIA ONDA Ahora, el análisis de los diodos se ampliará para incluir las funciones variables en el tiempo, tales como la fonna de onda senoidal y la onda cuadrada. No existe duda de que el grado de dificultad se complicará, pero una vez que se comprendan varios movimientos, el análisis será bastante directo y seguirá un procedimiento común. La red más simple que se examinará con una señal variable en el tiempo aparece en la figura 2.43. Por el momento se utilizará el modelo ideal (obsérvese la ausencia de la identificación Si o Ge para denotar el diodo ideal), para asegurar que el sistema no se dificulte por la comple- jidad matemática adicional. ~ + ~ leido v, = Vmsen oor ~-.-~-......,+ + R ... Figura 2.43 Rectificador de media onda. A través de un ciclo completo, definido por el periodo T de la figura 2.43, el valor prome- dio (la suma algebraica de las áreas arriba y abajo del eje) es cero. El circuito de la figura 2.43, llamado rectificador de media onda, generará una forma de onda vo' la cual tendrá un valor promedio de uso particular en el proceso de conversión de ac a dc. Cuando un diodo se usa en el proceso de rectificación, es común que se le llame rectificador. Sus valores nominales de potencia y corriente son nonnalmente mucho más altos que los de los diodos que se usan en otras aplicaciones, como en computadoras o sistemas de comunicación. Durante el intervalo t = O.... TI2 en la figura 2.43, la polaridad del voltaje aplicado Vi es como para establecer "presión" en la'dirección que se indica, y encender el diodo con la pola- ridad indicada arriba del diodo. Al sustituir la equivalencia de circuito cerrado por el diodo dará por resultado el circuito equivalente de la figura 2.44, donde parece muy obvio que la señal de salida es una réplica exacta de la señal aplicada. Las dos terminales que definen el voltaje de salida están conectadas directamente a la señal aplicada mediante la equivalencia de corto circuito del diodo. + + + + + ,, ~ R, " ~ ,, R Vo = V¡ ... ... Figura 2.44 Región de conducción (O ~ T/2). 2,7 Entradas senoidales; rectificación de media onda ., 71
- 98. 72 Para el periodo T/2 ---'> T, la polaridad de la entrada v; es como se indica en la figura 2.45, y la polaridad resultante a través del diodo ideal produce un estado "apagado" con un equiva- lente de circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y Vo = iR = (O)R = OV para el periodo T/2 ---'> T. La entrada v; y la salida va se dibujaron juntas en la figura 2.46 con el propósito de establecer una comparación. Ahora, la señal de salida v(J tiene un área neta positiva arriba del eje sobre un periodo completo, y un valor promedio detenninado por Vdc = 0.318Vm Imediaonda (2.7) + v" R "0 = OV Figura 2.45 Región de no conducción (T/2 ~ T). ....,.o+-+--,f--¡....,......,--~ Vd':: = OV ... o .L T 2 o -r- Figura 2.46 Señal rectificada de media onda. Al proceso de eliminación de la mitad de la señal de entrada para establecer un nivel de se le llama rectificación de media onda. El efecto del uso de un diodo de silicio con Vr = 0.7 V se señala en la figura 2.47 para la región de polarización directa. La señal aplicada debe ser abara de por lo menos 0.7 V antes de que el diodo pueda "encender". Para los niveles de v; menores que 0.7 V el diodo aún está en estado de circuito abierto y V o := OV, como lo indica la misma figura. Cuando conduce, la diferencia entre voY Vi se encuentra en un nivel fijo de VT= 0.7 V YVo= Vi - Vr según se indica en la figura. El efecto neto es una reducción en el área arriba del eje, la cual reduce de manera + vr - ¡--o-jt---o~-~+ O.7V R Figura 2.47 Efecto de VT sobre la señal rectificada de media onda. Capítulo 2 Aplicaciones de diodos 11 I 11 o I 11 T T t ~2 Defasamiento debido a VT
- 99. natural el nivel resultante de voltaje de. Para las situaciones donde Vm » Vp la ecuación 2.8 puede aplicarse para determinar el valor promedio con un alto nivel de exactitud. (2.8) Si vm es suficientemente más grande que VT' la ecuación 2.7 es a menudo aplicada como una primera aproximación de VdC • a) Dibujar la salida voy detenninar el nivel de de la salida de la red de la figura 2.48. b) Repetir el inciso a si el diodo ideal es reemplazado por un diodo de silicio. e) Repetir los incisos a y b si Vm se incrementa a 200 V, Ycomparar las soluciones utilizando las ecuaciones (2.7) y (2.8). o TI Solución + + Figura 2.48 Red para el ejemplo 2.18. a) En esta situación el diodo conducirá durante la parte negativa de la entrada según se mues- tra en la figura 2.49, y V o aparecerá como se señala en la misma figura. Para el periodo completo, el nivel dc es Vd' = -D.3l8Vm = -D.318(20 V) = -6.36 V El signo negativo indica que la polaridad de la salida es opuesta a la polaridad definida de la figura 2.48. ,. -14+ ro o + '. 0 2kQ 'oT O T 2 20 + Figura 2.49 V o resultante para el circuito del ejemplo 2.18. b) Utilizando un diodo de silicio, la salida tiene la apariencia de la figura 2.50 y Vd';: -0.318(Vm -0.7V) = -D.318(l9.3V);: -6.14 V La caída resultante en el nivel de es de 0.22 V o cerca del 3.5%. e) Ecuación (2.7): Vd' = -D.318Vm = -D.318(200 V) = -63.6 V Ecuación (2.8): Vd' = -D.318(Vm - VT ) = -D.318(200 V - 0.7 V) = -(0.318)(199.3 V) = -63.38 V la que es una diferencia que. en efecto. puede ignorarse para la mayor parte de las aplicaciones. Para el inciso e el desvío y la caída en la amplitud debido a VT no sería discernible en un osciloscopio típico si se despliega el patrón completo. 2.7 Entradas senoidales; rectificación de media onda EJEMPLO 2.18 v" o L 2 20V- O.7V= 19.3V Figura 2.50 Efecto de VTsobre la salida de la figura 2.49. 73
- 100. + "encendido" R + + _ "encendido"_ _ "apagado" FJgura 2.53 Red de la figura 2.52 para el periodo O~ T/2 del voltaje de entrada vi. 74 PIV (pRV) El valor del voltaje pico inverso (PIV, por las iniciales en inglés de: Peak Inverse Voltage) (o PRV, por las iniciales en inglés de: Peak Reverse Va/tage) del diodo es muy importante en el diseño de sistemas de rectificación. Recuerde que se trata del valor del voltaje que no debe excederse en la región de polarización inversa, pues de otra fonna el diodo entrará en la región de avalancha Zener. El valor PIV requerido para el rectificador d~ media onda puede determinarse a partir de la figura 2.51, la cual muestra el diodo de la figura 2.43 con polarización inversa con un voltaje máximo aplicado. Al aplicar la ley de voltaje de Kirchhoff, parece muy obvio que el valor PIV del diodo debe ser igualo mayor al valor del pico del voltaje aplicado. Por tanto, Valor PIV G Vm recrificador de media onda (2.9) '--------' vo == IR= (O)R=O V Figura 2.51 Determinación del valor de PIV que se requiere para el rectificador de media onda.+0------------+-----,o 2.8 RECTIFICACIÓN DE ONDA COMPLETA Puente de diodos El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar al 100% si se utiliza un proceso que se llama rectificación de onda completa. La red más familiar para llevar a cabo tal función aparece en la figura 2.52 con sus cuatro diodos en una configuración en forma de puente. Durante el periodo t '" O a Tl2 la polaridad de la entrada se muestra en la figura 2.53. Las polaridades resultantes a través de los diodos ideales también se señalan en la figura 2.53 para mostrar que D, y D3 están conduciendo, en tanto que D¡ y D, se hallan en estado "apagado". El resultado neto es la configuración de la figura 2.54, con su corriente y polaridad indicadas a través de R. Debido a que los diodos son ideales, el voltaje de carga V o = Vi' según se muestra en la misma figura. + T R A + 2 D4 FJgura 2.52 Puente rectificador de onda completa. A "v. O T t 2 Figura 2.54 Trayectoria de conducción para la región positiva de Vi. Capítulo 2 Aplicaciones de diodos
- 101. Para la región negativa de la entrada los diodos conductores son DI y D4 , generando la configuración de la figura 2.55. El resultado importante es que la polaridad a través de la resis- tencia de carga R es la misma que en la figura 2.53, estableciendo un segundo pulso positivo, como se indica en la figura 2.55. Después de un ciclo completo los voltajes de entrada y de salida aparecerán según la figura 2.56. ,, , , , ",o T T R "2 + Figura 2.55 Trayectoria de conducción para la región negativa de v¡- T ,o , , o T T "2 Figura 2.56 Formas de onda de entrada y salida para un rectificador de onda completa. Debido a que el área arriba deI eje para un ciclo completo es ahora doble, en comparación con la obtenida para un sistema de media onda, el nivel de dc también ha sido duplicado y Vd' =2(Ec.2.7) =2(0.318Vm) o I Vd' = 0.636Vm IOOd"OffiP¡et, (2.10) Sí se emplea diodos de silicio en lugar de los ideales como se indica en la figura 2.57, una aplicación de la ley de voltaje de Kirchhoff alrededor de la trayectoria de conducción resultaría y Vi - Vr - Vo - Vr = O Vo = Vi - 2Vr El valor pico para el voltaje de saIida va es, por tanto, Para las situaciones donde Vm» 2VT , puede aplicarse la ecuación (2.11) para el valor promedio con un nivel relativamente alto de precisión. ¡~::::;::==7 • ¿~ ~=O.7V _ 0-+ R o·_,,=;:;v (2.11) Ftgura 2.57 Determinación de VOmh para los diodos de silicio en la configuración puente. Si Vm es lo suficiente más grande que 2V" entonces la ecuación (2.10) a menudo se aplica como una primera aproximación para VdC ' 2.8 Rectificación de onda completa 75
- 102. F1gura 2.58 Determinación del P¡V que se requiere para la configuración puente. 76 PIV El PIV que se requiere para cada diodo (ideal) puede determinarse a partir de la figura 2.58 que se obtuvo en el pico de la región positiva de la señal de entrada. Para la malla indicada el voltaje máximo a través de R es Vm y el valor PIV se define por PIV~ Vm I'-___-"'...Jrectificador puente de onda completa (2.12) Transformador con derivación central Un segundo rectificador de onda completa muy popular aparece en la figura 2.59 con sólo dos diodos. pero requiere de un transformador con derivación central (CT, por las iniciales en inglés de: Center Tappeá) para establecer la señal de entrada a través de cada sección del secundario del transformador. Durante la porción positiva de Vi aplicada al primario del trans- formador, la red aparece como se muestra en la figura 2.60. D) asume el equivalente del corto circuito y Do el equivalente del circuito abierto, según se determinó por los voltajes secunda- rios y las direcciones de corriente resultantes. El voltaje de salida aparece en la figura 2.60. " o I. 2 D, + ", ~~ R cr , ++ " " D, l'2~-,-_~-o__--¡ ~ + !Jim : ~II>0-----'1,,'0/1".,.+,...., ¡Tfii...,.;".g.__ :'. Vm R '.' :~: + Figura 2.60 Condiciones de la red para la región positiva de Vi' o Figura 2.59 Transformador con derivación central para un rectificador de onda completa. I. 2 Durante la porción negativa de la entrada, la red aparece como lo indica la figura 2.61, invirtiendo los papeles de los diodos, pero manteniendo la misma polaridad para el voltaje a v ~ - + , ~~I ~,,~ t~'~ , V lA+ m O I. T CT va'"+ 2 Vm ~ ~+ - Vm ,. , I O I. T 2 Figura 2.61 Condiciones de la red para la región negativa de v¡O Capítulo 2 Aplicaciones de diodos
- 103. través de la resistencia de carga R. El efecto neto es una salida igual a la que aparece en la figura 2.56 con los mismos niveles de dc. PIV La red de la figura 2.62 ayudará a determinar el PIV neto paracada diodo de este rectificador de onda completa. La inserción del voltaje máximo del voltaje secundatio y el Vm de acuerdo con lo establecido para la red adjunta dará por resultado PIV ;;; Vsecundario + VR = V + Vm m y PIV f; 2Vm I'-_____....:::_--' transformador CT. rectificador de onda completa (2.13) Determinar la forma de onda de salida para la red de la figura 2.63 y calcular el nivel dc de salida y el PIV que se requiere para cada diodo. + 2 kO T, 2 kO 2Hl Figura 2.63 Red puente para el ejemplo 2.19. Solución La red aparecerá como en la figura 2.64 para la región positiva del voltaje de entrada. El redibujo de la red generará la configuración de la figura 2.65, donde Vo=+v; oVo•• =+V;•• =+(10 V) = 5 V, como lo indica la figura 2.65. Para la parte negativa de la entrada la función de los diodos será intercambiada y V o aparecerá según la figura 2.66. + r----~ PIV ~+-,---_--, + R v'" + Figura 2.62 Determinación del nivel de PIV para los diodos del transformador con derivación central para un rectificador de onda completa. EJEMPLO 2.19 + ~ + + > ~ 2 ill '. 2k.{l , '. 2ill o I ! '. 2 ill > o T ' 2 2: 2k.{l Figura 2.64 Red de la figura 2.63 para la región positiva de Vi" Figura 2.65 Red redibujada de la figura 2.64. El efecto de remover dos diodos de la configuración puente fue, por tanto, reducir el nivel de dc disponible al siguiente: Vd' = 0.636(5 V) = 3.18 V o al disponible de un rectificador de media onda con la misma entrada. Sin embargo, el PIV según se determinó en la figura 2.58 es igual al voltaje máximo a través de R, el cual es de 5 V o la mitad de lo que se requiere para un rectificador de media onda con la misma entrada. 2.8 Rectificación de onda completa o I. 2 T tigura 2.66 Salida resultante para el ejemplo 2.19. 77
- 104. / 78 2.9 RECORTADORES Existe una variedad de redes de diodos que se llaman recortadores y tienen la capacidad de "recortar" una porción de la señal de entrada sin distorsionar la parte restante de la forma de onda alterna. El rectificador de media onda de la sección 2.7 es un ejemplo de la forma más simple de un recortador de diodo, una resistencia y un diodo. Dependiendo de la orientación del diodo, la región positiva O negativa de la señal de entrada es "recortada". Existen dos categorías generales de recortadores: en serie y en paralelo. La configuración en serie es donde el diodo está en serie con la carga, mientras que en paralelo tiene un diodo en una trayectoria paralela a la carga. En serie La respuesta de la configuración en serie de la figura 2.67a a una variedad de formas de onda alternas se ilustra en la figura 2.67b. Aunque se presentó al principio como un rectificador de media onda (para fonnas de onda senoidales), no existen limitaciones sobre el tipo de señales que pueden aplicarse a un recortador. La adición de una fuente de de como la que se muestra en la figura 2.68 puede tener un efecto pronunciado sobre la salida de un recortador. El análisis inicial se limitará a los diodos ideales, y se reservará el efecto de VT a un ejemplo posterior. + + , R Yo ... (a) 'o , (b) Figura 2.67 Rec.ortador en serie. v ~I-__f---'---o+ T Y, R figura 2.68 Recortador en serie con una fuente de. No existe un procedimiento genera! para el análisis de las redes como las del tipo que se presenta en la figura 2.68, pero existen ciertas ideas que deberán considerarse mientras se tra- baja en la solución. l. Hacer un dibujo mental de kl respuesta de la red basándose en kl dirección del diodo yen los niveles de voltaje aplicados. Para la red de la figura 2.68, la dirección del diodo sugiere que la seña! Vi debe ser positiva para encenderlo. La fuente dc requiere más aún que el voltaje Vi sea mayor que V volts para encender el diodo. La región negativa de la señal de entrada está "presionando" a! diodo hacia Capítulo 2 Aplicaciones de diodos
- 105. el estado "apagado", soportado más aún por la fuente dc. En general, se puede estar muy segu- ro que el diodo está en circuito abierto (estado "apagado") para la región negativa de la señal de entrada. 2. Determinar el voltaje aplicado (voltaje de transición) que causará un cambio en el estado del diodo. Para el diodo ideaL la transición entre los estados ocurrirá en el punto sobre las caracterís- ticas donde vd =OV e id =OA. Al aplicar la condición id =O YVd =O a la red de la figura 2.68 se genera la configuración de la figura 2.69, donde se reconoce que el nivel de Vi que causará una transición en el estado es v, = V R (2.14) Figura 2.69 Determinación del nivel de transición para el circuito de la figura 2.68. Para un voltaje de entrada mayor que Vvolts el diodo está en estado de corto circuito, mientras que para los voltajes de entrada menores que V volts está en estado de circuito abierto o "apa- gado". 3. Estor consciente continuamente de las terminales definidas y la polaridad de vo ' Cuando el diodo se encuentra en estado de corto circuito, como el que se muestra en la figura 2.70. el voltaje de salida V o se puede determinar mediante la aplicación de la ley de voltaje de Kirchhoff en la dirección de las manecillas del reloj: y Vi - V - V o = a(dirección de las manecillas del reloj) v = v. - Vo , 4. Puede ayudar el dibujar la señal de entrada arriba de la señal de salida y determinar los valores instantáneos de la entrada. (2.15) Posteriormente. es posible dibujar los voltajes de salida a partir de los puntos de datos resultantes de vo' como se demostró en la figura 2.71. Tenga en cuenta que a un valor instantá- neo de Vi la entrada puede ser tratada como una fuente dc de dicho valor y el valor de dc correspondiente (el valor instantáneo) de la salida determinada. Por ejemplo, para el caso Vi = Vm en la figura 2.68, se analizará la red que aparece en la figura 2.72. Para Vm> V el diodo está en estado de corto circuito y para V o =Vm - V, como en la figura 2.71. Para Vi =V los diodos cambian de estado y para Vi =-Vm • Vo =av, yla curva completa para V o puede dibujarse como se muestra en la figura 2.73. v 1~~ + v, == vm R 'o -+- T v ~I----ó--<>----r--o + + "~ R Figura 2.70 Determinación de VD. .'i ' Q , , ' IV 1_ Vi • "'1 I , , T 2 ,T T Figura 2.71 Determinación de los niveles de vO. T , v, '= V (los diodos cambian de estado) Figura 2.72 Determinación de V o cuando Vi =Vm' Figura 2.73 Dibujo de vO ' 2.9 Recortadores 79 aqui el nivel de DC se disminuye
- 106. • EJEMPLO 220 80 Determinar la forma de la onda de salida para la red de la figura 2.74. T Solución V=5 v ~l-+-JI~II-~-~ tR Or-----_-+--__O Figura 2.74 Recortador en serie para el ejemplo 220. La experiencia anterior sugiere que el diodo estará en estado "encendido" para la región posi- tiva de Vi' especialmente cuando se observa el efecto de ayuda de V:;: 5 V. La red aparecerá como lo señala la figura 2.75 y va:;: Vi + 5 V. Sustituyendo id == Opara vd:;: Opara los niveles de transición, se obtiene la red de la figura 2.76 y Vi == -5 V. o----;I--~-<>----...-----<> O~-------+---'O +- + SV + R '. FIgUra 2.75 V o con diodo en estado "encendido". Agura 2.76 Determinación del nivel de transición para el recortador de la figura 2.74. Para los valores de Vi más negativos que -5 V, el diodo entrará en estado de circuito abierto, mientras que para los voltajes más positivos de -5 V el diodo estará en estado de corto circuito. Los voltajes de entrada y de salida aparecen en la figura 2.77. 20 5V "",=0 V+5V =5V --'F"""'''''--''----+ T O f T Voltaje de vo=-S V+SV =OV transición Figura 2.17 Dibujo de V o para el ejemplo 2.20. El análisis de las redes de recortadores con las entradas de onda cuadrada es en realidad más fácil que las redes con entradas senoidales, debido a que sólo deben considerarse dos niveles. En otras palabras, la red puede analizarse como si tuviera dos entradas de nivel de con la salida resultante V o graficada en el marco adecuado de tiempo. Capitulo 2 Aplicaciones de diodos aquí el nivel de DC se aumenta
- 107. Repetir el ejemplo 2.20 para la onda cuadrada de entrada de la figura 2.78. 20 o Solución -2 T ,--=---,1 T 10 figura 2.78 Señal que se aplica para el ejemplo 2.21. Para vi = 20 V (O -7 T/2) generará la red de la figura 2.79. El diodo está en estado de corto circuito y Vo =20 V + 5 V =25 V. Para Vi =-10 V dará como resultado la figura 2.80, colocando el diodo en estado "apagado" y V o =iRR =(O)R =OV. El voltaje resultante de salida aparece en la figura 2.81. ¡=----I+ + ~ 5V 20 v FJ.gUra 2.79 V o a vi =+20 V. + R IOV + r+1 5V Figura 2.80 Vo a vi '" -10 V. + R v,,=O V Obsérvese en el ejemplo 2.21 que el recortador no sólo recortó únicamente 5 V de la excursión total de la señal sino que incrementó el nivel de de la señal por 5 V. En paralelo La red de la figura 2.82 es la más sencilla de las configuraciones de diodos, en paralelo con la salida para las mismas entradas de la figura 2.67. El análisis de las configuraciones en paralelo es muy similar a la que se aplica a las configuraciolles en serie, como se demostrará en el siguiente ejemplo. -+- o -v Figura 2.82 Respuesta de un recortadoT en paralelo. '{---'fV'.,----,--O + R + 2.9 Recortadores o EJEMPLO 2.21 T "2 25 Y Oy T Figura 2.81 Dibujo de va para el ejemplo 2.21. o -v 81
- 108. ----- EJEMPLO 222 + + + o_----_____V_-~j[~4-'-'--_<o Figura 2.85 Determinación del nivel de transición para el ejemplo 2.22. " v 14v 'o q 1 o Figura 2.86 Determinación de Vo para el estado abierto del diodo. 82 Determinar V o para la red de la figura 2.83. v, 16 + R + o v, c_--_____v__I~_4_v~o Figura 2.83 Ejemplo 2,22. Solución La polaridad de la fuente de y la dirección del diodo sugieren que el diodo está en estado "encen- dido" para la región negativa de la señal de entrada. Para esta región la red aparecerá como lo señala la figura 2.84, donde las terminales definidas para V o requieren que V o = V =4 y, O-~"'''''~-._-----O R + + v 14V o-------------~------~o Figura 2.84 V o para la región negativa de Vi' El estado de transición puede determinarse a partir de la figura 2,85, donde la condición de id =OA para vd =OY se ha impuesto, El resultado es que v; (la transición) =V =4 Y. Debido a que la fuente de se encuentra obviamente "presionando" al diodo para permane- cer en estado de circuito cerrado, el voltaje de entrada debe ser mayor a 4 Y para que el diodo esté en estado "apagado". Cualquier voltaje de entrada menor que 4 V generará un diodo en corto circuito. Para el estado de circuito abierto la red aparecerá según se muestra en la figura 2.86, donde V o = Vi' Completando el dibujo de V o resulta la forma de onda de la figura 2,87, " T '2 T Agora 2.87 Dibujo de V o para el ejemplo 2.22. Para examinar los efectos de VT sobre el voltaje de salida, el siguiente ejemplo especifica- rá un diodo de silicio, en lugar del equivalente del diodo ideal. Capítulo 2 Aplícaciones de diodos
- 109. Repetir el ejemplo 2.22 usando un diodo de silicio con VT = 0.7 V. Solución El voltaje de transición suele detenninarse en primera instancia al aplicar la condición de id := OA cuando vd =VD =0.7 V. y obteniendo la red de la figura 2.88. Al aplicar la ley de voltaje de Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que y Vi + VT - V = O V; = V - VT = 4 V - 0.7 V = 3.3 V }R :::: i¡/?:::: if? = (O)R = ov Figura 2.88 Determinación del nivel de transición para la red de la figura 2.83. Para los voltajes de entrada mayores que 3.3 V, el diodo estará en circuito abierto y va = v;. Para los voltajes de entrada menores que 3.3 V, el diodo estará en estado "encendido" y resul· tará la red de la figura 2.89, donde v o = 4V + R e ) 0.7V ;, ] ; 07V - 4V 3.3 V + Figura 2.89 Determinación de V o para el diodo de la figura 2.83 en ______~___o estado "encendido",o La forma de onda resultante de salida aparece en la figura 2.90. Nótese que el único efecto de VT fue disminuir el nivel de transición desde 3.3 V a 4 V. 16 V 3.3 V J, o T "2 T Figura 2.90 Dibujo de V o para el ejemplo 2.23. No hay duda de que incluir los efectos de VTccmplicarán el análisis un poco, pero una vez que el análisis se comprende con el diodo ideal, el procedimiento, incluyendo los efectos de Vro no serán tan difíciles. Resumen Una variedad de recortadores en serie y en paralelo con los resultados de salida para las entra- das senoidales se presentan en la figura 2.91. Obsérvese en particular la respuesta de la última configuración, con su capacidad de recortar Una sección positiva o negativa como se detennÍne por la magnitud de sus fuentes de de. 2.9 Recortadores EJEMPLO 2.23 83
- 110. ~I Recortadores en serie simples (diodos ideales) POSITIVO -o "~ + R ,, -o -vm Recortadores en serie polarizados (diodos ideales) - (v", + V) 0---1 ~ + +v , R ,, V -o o -(Vm-V) Recortadores en paralelo simplt!S (diodos ideales) Recortadores en paralelo polarizados (diodos ideales) + R + , "v, I v'Io o Figura 2.91 Circuítos de recorte. NEGATIVO + R o---II--I~-.----o + + v R o---J + +v ,, R " + R + (Vm-V) '" ~+ ~~vmv. v o J V o t - T _-v o o ~ + , ,, , v -; T-; 84 Capítulo 2 Aplicaciones de diodos
- 111. 2.10 CAMBIADORES DE NIVEL Una red de cambiadora de nivel es la que "cambia" una señal a un nivel de de diferente. La red debe tener un capacitor, un diodo y un elemento resistivo: pero también puede usar una fuen- te de de independiente para introducir un cambio de nivel de de adicional. La magnitud de R y e debe elegirse de tal fanna que la constante de tiempo r = Re es lo suficiente grande para asegurar que el voltaje a través del capacitor no se descarga de manera significativa, durante el intervalo en que el diodo no está conduciendo. A través de todo el análisis se asumirá que para propósitos prácticos, el capacitor se cargará o descargará totalmente en cinco constantes de tiempo. La red de la figura 2.92 cambiará el nivel de la señal de entrada a cero volts (para diodos ideales). La resistencia R puede ser una resistencia de carga o una combinación en paralelo de la resistencia de carga y una resistencia diseñada para ofrecer el nivel deseado de R. " e v ~:r-~----~--~+ o T ;; T " ~~ >R > -v Figura 2.92 Cambiador de niveL Durante el intervalo 0-> Tl21a red aparecerá como lo indica la figura 2.93; con el diodo en estado "encendido" efectivamente hace corto circuito el efecto de la resistencia R. La constante de tiempo Re resultante es tan pequeña (R se detennina por la resistencia inherente de la red) que el capacitar se cargará a V volts rápidamente. Durante este intervalo el voltaje de salida está directamente a través del "corto circuito" y V o = OV. Cuando la entrada cambia al estado -V, la red aparecerá como lo indica la figura 2.94, con el equivalente de circuito abierto para el diodo determinado por la señal aplicada y el voltaje almacenado a través del capacitar, ambos "presionando" la corriente a través del diodo desde el cátodo hacia el ánodo. Ahora que R se encuentra de regreso en la red, la constante de tiempo determinada por el producto Re es lo suficiente grande para establecer un periodo de descarga 5r mucho mayor que el periodo Tl2 -> T, Ypuede asumirse sobre una base aproximada que el capacitar mantiene toda su carga y, por tanto, el voltaje (debido a que V = QIC) durante este periodo. Debido a que V o está en paralelo con el diodo y la resistencia, también puede dibujarse en la posición alterna que se indica en la figura 2.94. La aplicación de la ley de voltaje de Kirchhoff alrededor del lazo de entrada dará por resultado y v - V - V o = O v = -2V " El signo negativo se debe a que la polaridad de 2Ves opuesta a la polaridad definida por vO ' La forma de onda de salida que resulta aparece en la figura 2.95 junto con la señal de entrada. La señal de salida "cambia de nivel" a OV durante el intervalo de Oa T12, pero mantiene la misma excursión de voltaje total (21) que la entrada. Para una red de cambio de nivel: La excursión de voltaje total de la señal de salida es igual a la excursión de voltaje total de la señal de entrada. Este hecho es una excelente herramienta para verificar el resultado que se obtiene. En general, los siguientes pasos pueden ser útiles cuando se analizan redes cambiadoras de nivel. l. Iniciar el análisis de las redes cambiadoras de nivel mediante la consideración de la parte de la señal de entrada que dará polarización directa al diodo. 2.10 Cambiadores de nivel " e + < R J" Figura 2.93 Diodo en "encendido" y el capacitor cargando a V volts. e + Figura 2.94 Determinación de va con el diodo en "apagado". v o -v o T 2: T r .'T._ T 2" ..' -2 v figura 2.95 Dibujo de V o para la red de la figura 2.92. 85
- 112. EJEMPLO 224 C ~!~+~--~~--~+ ve 20 V + > + R >100 kQ Vo V-;¡;- 5 V Figura 2.97 Determinación de V o y Ve con el diodo en estado "encendido". 25 V""'+------, ~(----'-.,..---,--~ + + IOY KVL Figura 2.98 Determinación de V o con el diodo en estado "apagado". 86 La instrucción anterior puede requ'erir de saltar un intervalo de la señal de entrada (como se demostrará en el siguiente ejemplo), pero el análisis no se ampliará con una medida innecesa- ria de investigación. 2. Durante el pertódo en donde el diodo está en estado "encendido". se asumirá que el capacitor se cargará de manera instantánea al nivel de voltaje que determine la red. 3. Se supondrá que durante el periodo en que el diodo está en estado "apagado" el capacitar se mantendrá en el nivel de voltaje que se establece. 4. A través de todo el análisis debe mantenerse un continuo cuidado de la posición y la polaridad de referencia para vo' para asegurar que los niveles correctos de V ose están obteniendo. 5. Tener en mente la regla general de que la excursión total de voltaje de salida debe ser igual a la excursión de voltaje de la señal de entrada. Determinar V o para la red de la figura 2.96 para la entrada que se indica. VI f = 1000Hz C=I¡lF ¡~--~II~!--~----r---~+ ¡~ R V-;.-5V Figura 2.96 Señal que se aplica y red para el ejemplo 2.24. Solución Obsérvese que la frecuencia es de 1000 Hz, que resulta en un periodo de I ms y un intervalo de 0.5 ms entre niveles. El análisis comenzará con el periodo tI -? t2 de la señal de entradadebido a que el diodo está en estado de corto circuito según recomendaciones del comentario l. Para este intervalo la red aparecerá como lo señala la figura 2.97. La salida es a través de R, pero también directamente a través de la batería de 5 V si se sigue la conexión directa entre las terminales definidas para voy las terminales de la batería. El resultado es V o = 5 V para este intervalo. La aplicación de la ley de voltaje de Kirchhoff alrededor del lazo de entrada dará por resultado y -20V+Ve -5V=0 Ve = 25 V Por tanto, el capacitar se cargará hasta 25 V, como se estableció en el comentario 2. En este caso, el diodo no hace corto circuito en la resistencia R, pero un circuito equivalente Thévenin de la porción de la red que incluye la batería y la resistencia generará RTh = OQ con En = V = 5 V. Para el periodo t2 -? t3 1a red aparecerá como lo indica la figura 2.98. El equivalente de circuito abierto para el diodo eliminará que la batería de 5 V tenga cualquier efecto sobre vo' y la aplicación de la ley de voltaje de Kirchhoff alrededor del lazo exterior de la red dará por resultado y +10 V + 25 V - V o = O V o = 35 V Capítulo 2 Aplicaciones de diodos
- 113. La constante de tie~po de la red de descarga de la figura 2.98 está detenninada por el producto Re y tiene la magnitud de /' " = Re = (lOO kQ)(O.1 ,uF) = 0.01 s = 10 ms El tiempo total de descarga es por tanto de Sr= 5(10 ms) = 50 ms. Debido a que el intervalo 1 2 ---) 13 durará sólo 0.5 ros, es cierto que resulta buena la aproximación de afinnar que el capacitar mantendrá su voltaje durante el periodo de descarga entre los pul- sos de la señal de entrada. La salida resultante aparece en la figura 2.99 junto con la señal de entrada. Obsérvese que la excursión de voltaje de salida de 30 V iguala a la excursión del voltaje de entrada como se observa en el paso 5. P. 'o 35 -¡10 I ..,- I o " ." '3 " , .-, :<;:: 30 V 30Y 1~ 5 -20 O " '2 '3 " Repetir el ejemplo 2.24 usando un diodo de silicio con VT = 0.7 V. Solución Para el estado de corto circuito la red toma ahora la apariencia de la figura 2.100, y V o puede determinarse por la ley de voltaje de Kirchhoff en la sección de salida. y +5V-0.7V-vo =0 V o = 5 V - 0.7 V = 4.3 V Para la sección de entrada la ley de voltaje de Kirchhoff dará por resultado y - 20 V + Ve + 0.7 V-S V = O Ve = 25 V - 0.7 V = 24.3 V Ahora, para el periodo 1, -; 13 la red aparecerá como la figura 2.101, siendo el único cambio el voltaje a través del capacitar. La aplicación de la ley de voltaje de Kirchhoff genera +10 V + 24.3 V - Yo =0 V = 34.3 Va ~~~+~--~--~+ 24.3 V IOV Figura 2.101 Determinación de ....,..-.______~J V o con el diodo en estado abierto. 2.10 Cambiadores de nivel Figura 2.99 V¡Y V o para el cambiador de nivel de la figura 2.96. EJEMPLO 2.25 Figura 2.100 Determinación de V oy Ve con el diodo en estado "encendido". 87
- 114. La salida resultante aparece en la figura 2.102, comprobándose el enunciado de que las eXCur- siones de voltaje de entrada y salida son iguales. 34.3 V 30V 4.3 V o t, Figura 2.102 Dibujo de Vo para el cambiador de nivel de la figura 2.96 con un diodo de silicio. En la figura 2.103 se muestran varios circuitos de cambio de nivel y su efecto en la señal de entrada. Aunque todas las formas de onda que aparecen en la figura 2.103 son ondas cuadradas, las redes de cambio de nivel trabajan de la misma manera para las señales senoidales. Un método para el análisis de las redes de cambio de nivel con entradas senoidaJes es, el de reem- plazar la señal senoidal por una onda cuadrada con los mismos valores pico. La salida resultan- te tendrá una forma envolvente para la respuesta senoidal, como lo indica la figura 2.104 para la red que aparece en la parte inferior derecha de la figura 2.103. Redes de caJ1lbio de nivel v T o f-+--i-+ -v 88 :TI c ----¡ VJ R v" - ---o ¡ I~ --o + C ~~ ", R v" v, --;;;-- ;-~ tF:J VI " - ---o v" oh"''-''''-¡tr+t 2V ,-1, - 2vr '-- v, v, o 2V 1 v, o t -v,_1- r- . t 2V - _1 v, +-l + C ", R v, v, v, o rl~ v, + v, C ~.. R v, v, -"::... o -v, Figura 2.103 Circuitos cambiadores de nivel con diodos ideales (Sr o::: SRC> T/2). Capítulo 2 Aplicaciones de diodos t 2V 1 t 2V -t
- 115. ~I~:--~--~----~+ e -T- !O V + R Figura 2.104 Red de cambio de nivel con una entrada senoidal. 2.11 DlODOSZENER V o (V) El análisis de las redes que utilizan diodos Zener es muy similar al que se aplica al análisis de diodos semiconductores de las secciones anteriores. Primero debe determinarse el estado del diodo seguido por una sustitución del modelo adecuado, y una detenninación de las otras cantidades desconocidas de la red. A menos que se especifique 10 contrario, el modelo Zener utilizado para el estado "encendido" será como el que indica la figura 2.105a. Para el estado "apagado" de acuerdo con su definición para un voltaje menor que Vz pero mayor que OV con la polaridad que se indica en la figura 2.l05b, el equivalente Zener es el circuito abierto que aparece en la misma figura. + 1vz =:> l-vZ "encendido" (,) Vi YR fijas + 1v=:> 1(Vz >v >0 V) "apagado" (b) Ftgura 2.105 Equivalentes de diodo Zener para los estados a) "encendido" y b) "apagado". Las redes más simples del diodo Zener aparecen en la figura 2.106. El voltaje de dc aplicado es fijo, así como la resistencia de carga. El análisis puede hacerse fundamentalmente en dos pasos. 1. Determinar el estado del diodo Zener mediante su eliminación de la red y calculando el voltaje a través del circuito abierto resultante, La aplicación del paso 1 a la red de la figura 2.106 generará la red de la figura 2.107, donde una aplicación de la regla del divisor del voltaje resultará (2.16) Si V;::: Vz,el diodo Zener está en estado "encendido" y se puede sustituir el modelo equiva- lente de la figura 2.1OSa. Si V < Vz,el diodo está en "apagado" y se sustituye la equivalencia de circuito abierto de la figura 2.105b, 2,11 Diodos Zener R v Figura 2.106 Regulador Zener básico. R ., + + v, v Figura 2.107 Determinación del ~~stado del diúdo Zener. 89
- 116. -~ R .j.Iz =¡¡1, + -==- Vz : R, < PZM Figura 2.108 Sustitución del equivalente Zener para la situación "encendido". EJEMPLO 2.26 90 + V,. 2. Sustituir el circuito equivalente adecuado y resolverlo para las incógnitas deseadas. Para la red de la figura 2.106 el estado "encendido" dará por resultado la red equivalente de la figura 2.108. Puesto que los voltajes a través de los elementos paralelos deben ser los mismos, se encuentra que (2.17) La comente del diodo Zener debe determinarse por la aplicación de la ley de comente de Kirchhoff. Esto es e (2.18) donde = La potencia disipada por el diodo Zener está determinada por (2.19) el cual debe ser menor que la P2M especificada para el dispositivo. Antes de continuar, es muy importante darse cuenta de que el primer paso se utilizó sólo para determinar el estado del diodo Zener. Si el diodo Zener está en estado "encendido". el voltaje a través del diodo no es de V volts. Cuando el sistema se enciende, el diodo Zener se encenderá tan pronto como el voltaje a través de él sea de Vz volts. Se "atará" en este nivel y nunca alcanzará un nivel más alto de V volts. Los diodos Zener se utilizan con mayor frecuencia en las redes reguladoras o como un voltaje de referencia. La figura 2.106 es un regulador simple diseñado para mantener un volta- je fijo a través de la carga Re Para los valores de voltaje aplicado mayores que el que se requiere para encender el diodo Zerrer, el voltaje através de la carga se mantendrá en Vz volts. Si el diodo Zener se emplea como un voltaje de referencia, ofrecerá un nivel para compararlo en función de otros voltajes. a) Para la red de diodo Zener de la figura 2.109. determinar Vu VR,lz y Pz. b) Repetir el inciso a con RL = 3 kD. lkil ¡Iz + v, "'" 16 V Vz = IOV ~~. R, 12 kQ VL PzM =30mW Solución FIgura 2.109 Regulador de diodo Zener para el ejemplo 2.26. a) Siguiendo el procedimiento sugerido, la red se redibuja como lo indica la figura 2.110. La aplicación de la ecuación (2.16) da V= = Capítulo 2 Aplicaciones de diodos 1.2 kQ(16 V) lkQ+1.2kQ =8.73 V
- 117. v, 16 V + V + Figura 2.110 Determinación de V para el regulador de la figura 2.109. Dado que V = 8.73 Ves menor que Vz = 10 V, el diodo está en estado "apagado", como se muestra en las características de la figura 2.111. Sustituyendo el equivalente de circuito abierto resultará la misma red que en la figura 2.110, donde se encuentra que y VL = V = 8,73 V VR = Vi - VL = l6V - 8.73V = 727V Iz = OA Pz = V!z = Vz(OA) = OW b) Aplicando la ecuación (2.16) ahora resulta 3 kQ(16 V) lkQ+3kQ = 12 V Debido a que V = 12 V es mayor que Vz= 10 V, el diodo está en estado "encendido" y la red de la figura 2.112 será el resultado. La aplicación de la ecuación (2.17) genera VL = Vz = 10V y VR = Vi - VL = 16V-lOV=6V con IL e IR de tal forma que VL 10V =--=--- = 3.33 mA RL 3kQ VR 6V = = = 6mA R 1 kQ IR - IL [Ec. (2.18)] = 6 mA - 3.33 mA = 2,67mA La potencia disipada Pz = V!z = (lOV)(2.67mA) = 26,7mW la cual es menor que la especificada PZM = 30 mW. + vR R IkQ + V, ~T 16V ~ figura 2.112 Red de la figura 2.109 en estado "encendido", 2,11 Diodos Zener iz(mA) o '2 8.73 V Figura 2.111 Punto de operación resultante para la red de la figura 2.109. 91
- 118. 92 Vi fijo, RL variable Debido al voltaje Vz' existe un rango de valores de resistencias (y por tanto, de corriente de carga) que asegurará que el dispositivo Zener está en estado "'encendido". Una resistencia de car- ga RL muy pequeña generará un voltaje VL a través de la resistencia de carga menor que Vz y el dispositivo Zener estará en estado "apagado". Para determinar la resistencia de carga mínima de la figura 2.106 que encenderá el diodo Zener, simplemente se calcula el valor de RL y dará como resultado un voltaje de carga VL = Vz. Esto es, Resolviendo RL , se tiene (2.20) Cualquier valor de resistencia de carga mayor que el RL que se obtiene de la ecuación (2.20) asegurará que el diodo Zener está en estado "encendido" y que el diodo puede ser reemplazado por su fuente equivalente Vz- La condición defInida por la ecuación (2.20) establece el RL mínimo, pero a su vez especifIca ellL máximo como (2.21) Una vez que el diodo está en estado "encendido", el voltaje a través de R permanece cons- tante en (2.22) e IR permanece fija en (2.23) La corriente Zener (2.24) resultando un 1z mínimo cuando JL es un máximo, y un 1z máximo cuando JL eS un valor mínimo debido a que IR es constante. Dado que Iz está limitada a 12M como se especificó en la hoja de datos, afecta el rango de RL y por tanto de le Sustituyendo IZM por Iz establece el IL mínimo como (2.25) y la resistencia de carga máxima como (2.26) Capítulo 2 Aplicaciones de diodos
- 119. a) Para la red de la figura 2.13. determinar el rango de RL y de 1L que resultará que VR, se mantenga en 10 V. b) Determinar el valor de la disipación máxima en watts del diodo. Ik,Q IR -+ =l"V'+ R ~ 1, V,=50V VZ = 10 v D,IzM =32mA Figura 2.113 Regulador de voltaje para el ejemplo 2.27. Solución a) Para determinar el valor de RL que encenderá el diodo Zener, se aplica la ecuación (2.20): RVz (1 kQ)(lO V) R = --=-- =[Df------- = Lmm V _ V 50 V - lO V, z IOkQ 40 150Q El voltaje a través de la resistencia R se determina por medio de la ecuación (2.22): VR = Vi - Vz = 50 V-lO V = 40 V y la ecuación (2.23) ofrece la magnitud de IR: VR 40V 1 =--= =40mA R R 1 kQ El nivel mínimo de IL se determina después con la ecuación (2.25): I Lm," = IR - IZM = 40 mA - 32 mA = 8 mA con la ecuación (2.26) se determina el valor máximo de RL : Vz 10 V RL . = - - = = 1.251<.0 m", I 8mA L mL" Una gráfica de VL en función de RL aparece en la figura 2.114a y para VL en función de IL en la figura 2.114b. =(lO V)(32 mAl =320 mW ¡V, 10+ 1..--------, V, lOV :-'.~'j,:(-. -:'1 ','·1 o 250 Q 1.25k.Q o 8mA 40mA 1, (b) F'lgura 2.114 VL en función de RL e IL para el regulador de la figura 2.113. 2.11 Diodos Zener EJEMPLO 2.27 93
- 120. EJEMPLO 2.28 20V - - - - - - - ==,-" O 10 20 1 1 40 23.67 V 36.87 V Figura 2.116 VL en función de Vi para el regulador de la figura 2.115. 94 RL fija, Vi variable Para los valores fijos de RL en la figura 2.106, el voltaje Vi debe Ser lo suficientemente grande para encender el diodo Zener. El voltaje de encendido mínimo Vi =V está determinado por1",'0 RV V =V- Li L Z - RL + R y v. =¡min (2.27) El valor máximo de Vi está limitado por la corriente Zener máxima 12M , Debido a que 12M =IR-IL' I IRm~ = IZM + IL I (2.28) Debido a que IL está fijo en V:!RL y que lZM es el valor máximo de lz, el máximo Vi se define por V =VR +Vz,,,,,. """ V = IR R + Vz1m:!.>: m:h (2.29) Determinar el rango de valores de Vi que mantendrán el diodo Zener de la figura 2.115 en estado "encendido". + v¡ Solución Ecuación (2.27): Ecuación (2.28): R 1, -+- 220Q ~ Iz Vz = 20 V IZM =60 mA v. = (RL + R)Vz RL ¡mm =lV' R, 1.2 kQ + V, Figura 2.115 Regulador para el ejemplo 2.28. (1200 O + 2200)(20 V) = = 23.67 V 1200 O VL Vz 20V IL = -- = -- = ---- = 16.67 mA RL RL 1.2 kO I =IZM + lL =60 mA + 16.67 mAR"", = 76.67 mA Ecuación (2.29): V - 1 R + Vi má, - Rmáx Z =(76.67 mA)(0.22 kO) + 20 V = 16.87V+20V = 36.87 V Se presenta en la figura 2.116 una gráfica de VL en función de Vi' Capitulo 2 Aplicaciones de diodos
- 121. Los resultados del ejemplo 2.28 revelan que para la red de la figura 2.115 con una RL fija. el voltaje de salida permanecerá fijo en 20 V para un rango de voltaje de entrada que se extien- de desde 23.67 V hasta 36.87 V. La entrada podría aparecer como lo indica la figura 2.117 y la salida permanecería cons- tante en 20 V, como aparece en la figura 2.IJ6. La forma de onda en la figura 2.117 se obtiene alfillrar una salida de media onda o de onda completa rectificada. proceso descrito con mayor detalle en un capítulo posterior. Sin embargo, el efecto neto es el de establecer un voltaje de de estable (para un rango definido de V) como se señala en la figura 2.116 de una fuente senoidal con un valor promedio de O. 40 36.87 V 23.67 V 20 10 o v, Figura 2.117 Forma de onda generada mediante una señal rectificada filtrada. Pueden establecerse dos o más niveles de referencia al colocar diodos Zener en serie como lo indica la figura 2.118. Mientras Vi sea mayor que la suma de Vz y V", ambos diodos se encontrarán en estado "encendido" y estarán disponíbles tres voltajes de referencia. También pueden utilizarse dos diodos Zener conectados en sus cátodos (espalda con es- palda) como un regulador de ac, como lo indica la figura 2.1l9a. Para la señal senoidal Vi' el circuito aparecerá como en la figura 2.119b en el instante Vi = 10 V. La región de operación de cada diodo se indica en la figura adjunta. Obsérvese que Z¡ está en una región de baja impedancia, mientras que la impedancia de Z2 es muy grande. la que corresponde a la representación de circuito abierto. El resultado es V o= Vi cuando Vi;;;; 10 V. La entrada y salida continuarán dupli- cándose mutuamente hasta que Vi alcance 20 V. Entonces Z2 se encenderá (como un diodo " ", + 5 kQ + z, , 20-V< ", Olt Zener z, (a) 5kQ + z, 20V v,=IOV z, (b) figura 2.119 Regulación de ac senoidal: a) regulador ac senoidal de 40-V de pico a pico; b) operación del circuito a Vi =10 V. Olt I o V 2.11 Diodos Zener + 20V _ 5 kn + + 10 V (Vz ) 30V + ~____~____-4_________~ ... Figura 2.118 Establecimiento de tres niveles de voltaje de referencia. 95
- 122. 96 Zener), mientras que 2 1 está en una región de conducción con un nivel de resistencia lo sufi- ciente pequeño comparado con la resistencia de 5-kO en serie para considerarlo como un circuito cerrado. La salida resultante para el rango completo de vise indica en la figura 2.l19(a). Obsérvese que la forma de onda no es puramente senoidal, pero su valor rms es menor que el asociado con una señal pico completa de 22-V. La red está limitando en forma efectiva el valor rms del voltaje disponible. La red de la figura 2.119a puede ampliarse a la de un generador simple de onda cuadrada (debido a la acción de recorte) si la señal de Vi se incrementa a quizá 50-V pico con Zener de lO-V, como lo señala la figura 2.120 con la forma de onda de salida resultante. ,., + 5 kO + +SOV z, IO-V IOV v, v, o 2 1t rol Zener + L -lOV FtgUra 2.120 Generador simple de onda cuadrada. 2.12 CIRCUITOS MULTIPLICADORES DE VOLTAJE Los circuitos multiplicadores de voltaje se utilizan para mantener el voltaje pico de un trans- formador relativamente bajo, ya que elevan el voltaje de salida pico a dos, tres, cuatro o más veces el voltaje pico rectificado. Doblador de voltaje La red de la figura 2.121 es un doblador de voltaje de media onda. Durante el medio ciclo de voltaje positivo a través del transformador, el diodo del secundario D, conduce (y el diodo D, está en corte), cargando el capacitar CI hasta el voltaje pico rectificado (Vm )· El diodo D, es idealmente un circuito cerrado durante este medio ciclo, y el voltaje de entrada carga al capacitar CI hasta Vm con la polaridad mostrada en la figura 2.122a. Durante el medio ciclo negativo del voltaje del secundario, el diodo D, está en corte y el diodo D, conduce carga al capacitor C2 . Dado que el diodo D2 actúa como un corto circuito durante el medio ciclo negativo (y el diodo DI abierto), pueden sumarse los voltajes alrededor del lazo externo (véase la figura 2.122b): -Vc + V + V = O, m m de la cual ~I ~ + + :( 14 o r 2V. { c, - ª v. D, I v. ! ' D, 2 + v. +- Capítulo 2 Aplicaciones de diodos Figura 2.121 Doblador de voltaje de media onda.
- 123. + V",_ Diodo Do / no condt7ctor Diodo DI conductor r" ~II DiodoD, + el / condUClo-r c-:::---1v!-~--,-'-t-D---i,1414---r-~2~o no conductor (b) En el siguiente medio ciclo positivo, el diodo Dz no está conduciendo y el capacitar Czse descar- gará a través de la carga. Si ninguna carga está conectada a través del capacitar Cz' ambos capacitares permanecen cargados, el a Vm y C? a 2Vm• Si, como pudiera esperarse, existe una carga conectada a la salida del doblador de voltaje, el voltaje a través del capacitor CzCae durante el medio ciclo positivo (en la entrada). el capacitor se recarga hasta 2Vm durante el medio ciclo negativo. La forma de onda de la salida a través del capacitor Czes la de una señal de media onda filtrada por un filtro capacitar. El voltaje pico inverso a través de cada diodo eS de 2Vm . Otro circuito doblador es el doblador de onda completa de la figura 2.123. Durante el medio ciclo positivo del voltaje del secundario del transformador (véase la figura 2.124a), el diodo DI conduce carga al capacitar Cl hasta un voltaje pico Vm . El diodo D2 no está condu- ciendo en este momento. ~ ~II vI>! ...,r 'l D, j J'm ;,J.;c, -~ "D. ConductOr c+ ~ V o , '- - -14c - --' D' 2 "']ioconductor (al o + 21/m figura 2.123 Doblador de voltaje de onda completa. / No conductor ,..--......--_.....11". - - -..-, D, ~II V o + .....~ D2 Conductor (b) 2.12 Circuitos multiplicadores de voltaje Figura 2.122 Operación doble, indicando cada medio ciclo de operación: a) medio c.iclo positivo: b) medio ciclo negativo. figun 2.124- Meu:'os ddos. ue operación alternos para el doblador de voltaje de onda completa. 97
- 124. 111 98 Durante el medio ciclo negativo (véase la figura 2.l24b) el diodo D, conduce carga al capacitor e" en tanto que el diodo DI no está conduciendo. Si no hay consumo de corriente en la carga del circuito, el voltaje a través de los capacitores el y ezes 2Vm. Si hay consumo de corriente de carga en el circuito, el voltaje en los capacitares Cl y Czes el mismo que a través de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es la capacitancia efectiva de el y e, en serie, que es menor a la capacitancia de el y e, solos. El valor menor del capacitor ofrecerá una acción de filtrado más pobre que el circuito de filtrado con un solo capacitor. El voltaje pico inverso a través de cada diodo es 2Vm así como lo es para el circuito de filtro con capacitar. En resumen,los circuitos dobladores de voltaje de media onda y de onda completa ofrecen el doble del voltaje pico del secundario del transformador, y no se requiere un transformador con derivación central sino únicamente un valor PIV de 2Vm para los diodos. Triplicador y cuadruplicador de voltaje La figura 2.125 muestra una extensión del doblador de voltaje de media onda, el que desarrolla tres y cuatro veces el voltaje pico de entrada. Resultará obvio para el patrón de la conexión del circuito la forma en que los diodos y capacitores adicionales se pueden conectar de tal forma que el voltaje de salida puede ser de cinco, seis, siete, y así sucesivamente, veces el voltaje pico básico (Vm)' 1'-------Triplicador (3Vm ) -----~·I v'" 2V", +11- +u- e+ l' 1 e, e, ~II vm ~ ~ D, ~~ D, ~~ D, ~.. e, e, - " "+"- .1 + l' 2Vm 'Vm Doblador (2V.,,) Cuadruplicador (4V,J • Figura 2.125 Triplicador y cuadruplicador de voltaje. Durante la operación el capacitor el se carga a través del diodo DI a un voltaje pico, Vm' durante el medio ciclo positivo del voltaje del secundario del transformador. El capacitor e, se carga al doble del voltaje pico 2Vm desarrollado por la suma de los voltajes a través del capacitor el yel transformador, durante el medio ciclo negativo del voltaje del secundario del transformador. Durante el medio ciclo positivo, el diodo D3 conduce yel voltaje a través del capacitor e2 carga al capacitor e, al mismo voltaje pico de 2Vm . En el medio ciclo negativo, los diodos D, y D4 conducen con el capacitar e3,cargando e4 a 2Vm• El voltaje a través del capacitor e2es 2Vm, a través de el y e3es de 3Vm, ya través de e2 y e4 es de 4Vm. Si se utilizan secciones adicionales de diodo y capacitor, cada capacitar será cargado con 2Vm . La medición desde la parte superior del devanado del transformador (figura 2.125) ofrecerá múltiplos nones de Vm en la salida, mientras que si la medición es desde la parte inferior del transformador el voltaje de salida ofrecerá múltiplos pares del voltaje pico Vm' El valor del voltaje nominal de salida del transformador es únicamente Vm, máximo, y cada diodo en el circuito debe tener un valor nominal de 2Vm para PIV. Si la carga es pequeña y los capacitores tienen poca fuga, pueden desarrollarse de de voltajes de muy altos mediante este tipo de circuito, utilizando muchas secciones para aumentar el voltaje de de. capítulo 2 Aplicaciones de diodos
- 125. 2.13 ANÁUSIS POR COMPUTADORA PSpice (versión DOS) El análisis por computadora de este capítulo empezará por determinar las cantidades descono- cidas para la red de la figura 2.27 (ejemplo 2.11) utilizando la versión DOS de PSpice. El primer paso consiste en dibujar de nuevo la red como lo indica la figura 2.126, identificar los nodos y etiquetarlos en un orden lógico. La tierra se elige como el nivel de referencia y se le asigna la etiqueta O. El diodo de silicio está especificado entre los nodos 2 y 3. El voltaje de salida del ejemplo 2.11 está del nodo 3 a tierra. El voltaje V1 se localiza entre los nodos 1 y 2 Y V2 entre los nodos 3 y 4. 1 R, 4.7 ka + lOV 2 Si 3 Figura 2.126 Dibujar de nuevo la figura 2.27 para el análisis PSpice. La infonnación de la red se captura en la computadora en un archivo de entrada como se muestra en bloques en la figura 2.127. La primera entrada debe ser una línea de títulos para identificar el análisis que se desarrollará, El siguiente conjunto de entradas es una descripción de la red utilizando los nodos elegidos y el formato que requiere PSpice para cada elemento. La última entrada debe ser la instrucción .END exactamente en el fonnato que se indica. La omi- sión del punto invalidará completamente el archivo de entrada. El archivo de entrada para la red de la figura 2.126 se presenta en la figura 2.128. La línea del título especifica el circuito de diodo para la red de la figura 2.126 como el circuito que debe analizarse. La primera línea de la descripción de la red especifica la fuente de dc de lO-Y. Para todas las fuentes dc la primera línea debe ser la literal Y, seguida por el nombre de la fuente. El nombre es sólo una elección de letras y/o números para identificar la fuente en la estructura de la red. Después se captura el nodo con el lado positivo de la fuente seguido por la polaridad negativa. Se captura la magnitud de la fuente como se indicó. Oiode circuit for network of Fig. 2.126 VEllO lOV Rl 1 2 4.71': Dl 2 3 DI R2 3 4 2.28: VE2045V .MODEL DI D(IS-2E-1S) .OC VEl lOV lOV lV .PRINT De Ve') I(Dl) V(1.2) VI3,O) V(2.J) .OPTIONS NOPAGE .EIfD La siguiente entrada en el archivo es un elemento resistivo que requiere una literal R para empezar el renglón seguido por el nombre elegido (en este caso sólo el número 1para referir el subíndice en la red de la figura 2.126). La "presión" de la fuente de lO-y sugiere que la corrien- te resultante hará al nodo 1 positivo respecto al nodo 2, de ahí el orden de los nodos en el ar- chivo de entrada. La magnitud de la resistencia se especificó como de 4.7 ldl. El formato para la entrada del diodo se presentó en el capítulo 1. Obsérvese la entrada en el renglón 3 de la descripción de la red y la del modelo del diodo en el renglón 6. Recuerde que 2.13 Análisis por computadora Archivo de entrada Renglón de título Descripción de la red Instrucciones para análisis Instrucción END Figura 2.127 Componentes de un archivo de entrada. Pi Figura 2.128 Archivo de entrada para la red de la figura 2.126. 99
- 126. Figura 2.129 Archivo de salida para la red de la figura 2.126. 100 se especificó IS como 2E-15 para obtener una caída de 0.7-V (o lo más cercana posible a este nivel) a través de los diodos de silicio en estado "encendido" con los niveles de corriente usuales para los sistemas electrónicos. Las siguientes dos entradas son la segunda resistencia y la fuente de alimentación. Obsérvese en cada caso un intento para definir los nodos positivos y negativos en el orden de las entradas de los nodos. Una suposición incorrecta dará por resultado sólo en un signo negativo para el voltaje a través de un elemento en particular. La entrada .De especifica un análisis en dc con una fuente El a 10 V. El análisis .De puede especificarse para un rango de valores, de ahí la repetición del nivel de lO-Ven el renglón de captura. Si el nivel se repite, como es el caso. el análisis se desarrollará únicamente al nivel que se indica. Si el segundo nivel fuera diferente, el análisis se desarrollará desde el primer nivel al segundo nivel y a los niveles definidos por el incremento que se especifica como la siguiente entrada en el renglón. Aunque el análisis es sólo a un nivel, se requiere una entrada para el incremento como se indica por el 1 V utilizado generalmente para este propósi- to. Una vez que se corre el programa y el sistema de cómputo observa una repetición del nivel de 10 V. sólo llevará a cabo el análisis a un nivel único (10 V) e ignora el impacto de la captura del incremento. No es necesario incluir la segunda fuente de de en esta instrucción. La entrada .De especifica el tipo de análisis a un nivel de El = 10 V con todos los otros elementos según se especificó en la descripción de la red. La instrucción _PRINT (IMPRESIÓN) define las cantidades que deben incluirse en los datos de salida. La cantidad V(3) es el voltaje del nodo 3 a tierra. el voltaje de salida de la figura 2.126.A continuación se encuentra la corriente a través del diodo seguido por los voltajes entre los nodos indicados. La entrada ,OPTIONS NOPAGE (OPCIONES NO PÁGINAS) es una instrucción para "ahorrar papel", el que limita los datos presentados en el archivo de salida a menos que se so1.icite específicamente. El archivo de entrada termina con la instrucción .END. Una vez que el archivo de entrada se capturó adecuadamente, el programa PSpice puede ser "corrido" y la información deseada que se obtiene en el fOffilato del archivo de salida que aparece en la figura 2.129. Obsérvese en la figura la posición del renglón de título y la repeti- ción de la descripción de toda la red. Se listan los parámetros del modelo que se especificó seguidos por los resultados deseados. VEl es sólo una repetición del nivel de E, (l.OOOE +1= 10) Y lo controla la computadora para especificar la condición bajo la que se hicieron los cálculos (recordar la instrucción ,De): mientras que V(3) =Ve> =-4.455E-Ol =-0.4455 V. el que se compara de manera favorable con el -.45 V que se obtuvo en el ejemplo 2.11. La corriente del diodo I(DI) = ID = 2.07 mA, es una réplica exacta del ejemplo 2.11. El voltaje V(1.2) =VI =9.73 V que se compara con 9.73 V para el ejemplo 2.11 y V(3,4) =V2=4.554 V que se compara con 4.55 V es para el mismo ejemplo. El último elemento del archivo de salida es el voltaje a través del diodo. el cual es para el nivel de corriente IS elegido de 0.715 V, Diode circ'.lit tor netW'ork of Fig. 2.126 **.. CIRCUIT OESCRIPTION *•••**************************************************_•••_••_._••••••_.- VE! 1 O lOV Rl 1 2 4.7K 01 2 3 DI R2 :3 4 2~2K VE2045V .MODEL DI 0(IS=2E-15) .DC VE! lOV lOV IV .PRINT oc V(3) I(Dl) V(l,2} V(J,4) V(2,J) .QPTIONS NOPAGE .END _... Oiode MODEL PARAMETERS DI 1$ 2.000000E-15 •••• OC TRANSFER CURVES TEMPERATURE '" VE1 V(J) 1(01) V(l,2) V(3~4) 1.000E+Ol -4. 455E-Ol 2.070E-03 27.000 OEG e V{2. J) 7.155E-Ol9.730E+OO 4.554E+OO Capitulo 2 Aplicaciones de diodos
- 127. comparado con el 0.7 V Yutilizado en el ejemplo 2.11. Del capítulo 1 recuerde que el voltaje del diodo es una función de una variedad de parámetros, como la corriente de saturación inver- sa, el nivel de corriente, la temperatura, y así sucesivamente; pero no puede especificarse sólo como 0.7 V amenos que se elimine el uso de todo el modelo. En general, los resultados son exactos con los que se obtuvieron en el ejemplo 2.11, como deben ser si se aplica el cuidado adecuado para ambos métodos. El primer contacto con cual- quier técnica nueva, como el análisis PSpice que se presenta en esta sección, es natural que dejará preguntas y dudas acerca de su aplicación. Sin embargo, se debe estar consciente que la intención de este libro es presentar al lector varios métodos de computación, y no necesaria- mente el detalle que se requiere para desarrollar el análisis por su propia cuenta para una varie- dad de configuraciones. Esto no quiere decir que la descripción anterior no sea suficiente para iDtentar varias configuraciones de diodos. sino sólo qlle pueden surgir preguntas que requieran un curso sobre el tema o por lo menos la disponibilidad del manual PSpice. Lo anterior es el tipo de análisis PSpice que se presentará a lo largo de este libro. Debe tenerse presente que PSpice es uno de los paquetes aplicados con mayor frecuencia en la comunidad educacional. y que cualquier conocimiento acerca de su aplicación será valioso en cualquier sistema de análi- sís por computadora que se pueda elegir. Análisis del centro de diseño de PSpice para Windows Ahora, PSpice para Windows se aplicará a la misma red de la figura 2.126 para permitir una comparación entre los métodos y las soluciones. Como se describió en el capítulo 1, la aplica- ción de la versión para Windows tiene como resultado un dibujo de la red en una pantalla esquemática. En los siguientes párrafos se presentarán las bases para dibujar una red sobre la pantalla. Sin duda se harán algunas referencías a los manuales cuando se intenten otras confi- guraciones; sin embargo, esta descripción lo llevará a través de las bases sin demasiada dificul- tad. Se podrá hacer referencia a la red terminada de la figura 2.130 mientras se avanza a través de la presentación, En general, es más fácil dibujar la red si la malla se encuentra sobre la pantalla y se hace el requerimiento de que todos los elementos se hallan sobre dicha malla, Con mayor importancia, se asegurará de que todas las conexiones sean establecidas entre los elementos. La pantalla al principio puede inicializarse al elegir Options (Opciones) en la barra de menú seguido por Display Options (Desplegar Opciones). La caja de diálogo de Display Options permitirá hacer todas las elecciones necesarias respecto al tipo de pantalla que se desee, Para estos pro- pósitos se eligirá Grid On, Stay on Grid y un Grid Size de 0.1" (Malla activa. Permanecer en la Malla y un Tamaño de Malla de 0.1 "). Las opciones restantes se dejan para investigar. Una vez que se especifique con una pequeña x en las cajas adecuadas, al dar OK se inicializará la pantalla con las especificaciones que se desean. R Primero se coloca la resistenciaR¡ en la posición adecuada al dar "click" a Draw (dibujar) en la barra de menú seguido por Get New Part (seleccionar una parte nueva) y Browse (ho- jear). La caja de diálogo de Get Part aparecerá, y si se recorre la biblioteca hasta que aparece analog.slb. se da "click" en la librería analog.slb y aparecerá un listado de alternativas bajo el encabezado de Part (parte). Recorriéndolo hasta ver R, se hace "click" en R y luego OK, y aparecerá una resistencia en la pantalla. La secuencia entera puede reducirse con teclear R en la caja de diálogo de Add Part (añadir parte) y dando "click" en OK; sin embargo. la secuencia superior permite un primer acercamiento a una lista importante de bibliotecas y opciones. La resistencia aparecerá en forma horizontal, lo que es perfecto para Rl' Se mueve la resistencia a una posición lógica, se le da "click" al botón izquierdo del mouse, y la resistencia R 1 está en posición. Nótese la forma en que se "adhiere" a la estructura de la malla. Ahora. se tiene que colocar R2 , pero R2 es vertical en la figura 2.126. Al presionar etrl y R de manera simultánea, puede girar la resistencia 900 , permitiendo su colocación en la fonna vertical adecuada. Puesto que no hay más resistencias en el diagrama, sólo se hace "click" al botón derecho del mouse y el proceso se completa. Las etiquetas Rl y R2 están de manera correcta~ pero los valores son incorrectos. 2.13 Análisis por computadora 101
- 128. 102 Para cambiar un valor, se hace doble "click" en el valor sobre la pantalla (primer R1) Y aparecerá una caja de diálogo Set Attribute Value (establecer valor del atributo). Se escribe el valor correcto y aparecerá en la pantalla al dar OK. Aparecerá el 4.7k dentro de la caja, que puede moverse sólo haciendo "click" en la pequeña caja y mientras se mantenga oprimido el botón, se mueve el 4.7k a la posición que se desee. Se libera el botón y la etiqueta de 4.7k permanecerá donde se colocó. Una vez ahí, un "click" adicional en cualquier lugar de la pan- talla eliminará las cajas y terminará el proceso. Si se desea mover e14.7k posteriormente, se da un "click" sobre el valor y las cajas reaparecerán. Se repite lo anterior para el valor de la resistencia R2 • E Las fuentes de voltaje se encuentran en la biblioteca source.slb de Get Part y eligiendo VSRC. Dando OK da por resultado el símbolo de la fuente en el esquema, que puede colocarse como sea necesario. Después de darle "click" para colocarlo donde se requiere, aparecerá una etiqueta VI. Para cambiar la etiqueta a El, se hace "click" al VI un par de veces y aparecerá una caja de diálogo de Edit Reference Designator (editar el designador de referencia). Se cambia la etiqueta a El y se la da "click" a OK y aparecerá E1 sobre la pantalla dentro de una caja. La caja puede moverse de la misma manera que las etiquetas para las resistencias. Cuando se tengan en la posición correcta, sólo se oprime el mouse una vez más y El estará en posición. Para establecer el valor de El se oprime el símbolo dos veces y aparecerá una caja de diálogo. El Part Name:VSRC (nombre de la parte El: VSRC). Se seleccionaDC= y se esta- blece el valor de 10 V. Antes de dejar la caja de diálogo se debe estar seguro de dar Save Attr (guardar atributos). Se hace "click" en OK y El ha sido fijado con un valor de 10 V aunque no aparezca en la red. Para añadir la etiqueta de 10 V al diagrama, se selecciona Draw en la barra de menú seguido por Text (texto). Se escribe 10 V Yse hace "click" en OK; aparecerá una caja en blanco que puede moverse a la posición deseada. Cuando se hace "click" para colocarla, los 10 V aparecerán en la pantalla. Se oprime el lado derecho del mouse para terminar el proceso y luego se oprime el lado izquierdo para eliminar la caja. El proceso será el mismo para Ez' pero se debe estar seguro de incluir el signo negativo. DIODO El diodo está en la biblioteca eval.slb de la caja de diálogo Get Parto Oprimiendo el diodo DIN4l48 y el OK colocará el símbolo del diodo en la pantalla. Se mueve el diodo a la posi- ción correcta, y se oprime una vez. Las etiquetas DI y D1N4l48 aparecerán cerca del diodo. Se oprime el lado derecho del mouse para terminar las series de colocación de los diodos. En la figura 2.126 la etiqueta Si aparece en lugar del Dl' Al dar doble "click" el DI traerá el Edit Reference Designator para cambiarlo a Si. Si la etiqueta DI no desaparece por completo, se utiliza la instrucción Ctrl L para dibujar de nuevo la red y ésta eliminará cualquier línea que persista. Si se desean ver las especificaciones de los diodos, se oprime una vez el símbolo del diodo y se utiliza la secuencia Edit (editar) - Model (modelo) - EditInslance Model (editar modelo ejemplo). El Model Editor aparecerá y mediante un "click" puede cambiarse una parte. Para este análisis se cambió Is a 2E-15 en lugar del valor implícito de 1 pA. IPROBE Puede desplegarse la corriente de la red al insertar un IPROBE (ensayo) en serie con los elementos de la red. IPROBE está en la librería special.slb y aparece como una carátula de medidor en la pantalla. El IPROBE responderá con una respuesta positiva si la corriente entra al símbolo al final con un arco que representa la escala. Debido a que se está buscando una respuesta positiva en esta investigación, el IPROBE debe ser instalado como se indica en la figura 2.130. Donde aparece el símbolo primero, éste está 180' fuera de fase con la corriente deseada. Por tanto, es necesario oprimir la secuencia Ctrl R dos veces para rotar el símbolo antes de colocarlo en posición. Una vez en posición, un "c1ick" completará el pro- ceso. Un "click" en el botón derecho del mouse terminará la característica de inserción del IPROBE. Capítulo 2 Aplicaciones de diodos
- 129. LÍNEA Los elementos ahora necesitan ser conectados al elegir Draw y luego Wire (cable). Apa- recerá entonces un lápiz que puede dibujar las líneas deseadas de la siguiente manera. Se muev ve el lápiz al principio de la línea y se oprime el botón izquierdo del mouse. Luego se dibuja la línea y se hace "click" una vez más al botón izquierdo al final de la línea. Si sólo se debe dibujar una línea. el proceso puede terminarse al oprimir el botón derecho del mouse. Si deben dibujarse líneas adicionales, sólo se presiona la barra espaciadora después de terminar una línea y se dibuja la siguiente línea. EGND El sistema debe tener tierra para actuar como punto de referencia para los voltajes de los nodos. La tierra (EGND, por las palabras en inglés de: Earth GrouND) es parte de la biblioteca port.slb y puede colocarse de la misma manera que los otros elementos de la red. VIEWPOINT Los voltajes de los nodos pueden desplegarse sobre el diagrama después de la simulación utilizando VIEWPOINTS (puntos de vista) que están en la biblioteca special.slb de la caja de diálogo Get Parto Sólo se coloca la flecha del símbolo VIEWPOINT en el punto donde se desea el voltaje respecto a la tierra. Puede colocarse un VIEWPOINT en cada nodo de la red si es necesario. Ahora. la red está completa como lo indica la figura 2.130. RI DI ~ 4.7k : 2.066E-ú3 DIN4148 -.4542 R2 2.2 k 1- -'- El -==-- lüV E2 ---==- 5V -TL-____~.------~~ + ASIGNACIÓN DE NODOS Figura 2.130 Respuesta de Windows para la red de la figura 2.126. Cuando los elementos son capturados como en la parte anterior. la probabilidad es que los nodos asociados con cada elemento no concuerden con las referencias de los nodos asig- nadas de la figura 2.126. Sin embargo, esto puede cambiarse al oprimir el Examine Netlist (examinar la lista neta) bajo el encabezado Analysis (análisis). El resultado es un listado de los elementos de la red y el valor numérico asignado a cada nodo. Esta lista puede cambiarse para igualar la de la figura 2.126 con una simple secuencia de inserciónlborrado para cada referencia de los nodos. Para este análisis las referencias de los nodos se cambiaron para igualarlas a la figura 2.126. ANÁLISIS Ahora. la red está lista para el análisis. Para acelerar el proceso, se oprime Analysis (aná- lisis) y se elige Probe Setup (irticialización de la prueba). Se elige Do Not Auto-Run Probe (no autoejecutar la prueba) debido a que Probe no es apropiada para este análisis. Es una opción que se presentará en un capítulo posterior cuando se manejen las cantidades que cam- bian con el tiempo, la frecuencia o cualquier otra variable importante. Después se procede con OK-Analysis-Simulate (Ok,análisis, simulación) para llevar a cabo el análisis. Si se desarro- lla correctamente, una caja de diálogo de PSpice aparecerá indicando que el análisis en de se terminó. Se sale de la caja y el diagrama tendrá la corriente y el voltaje de los nodos como en la figura 2.130. La corriente del circuito de 2.07 mA concuerda con la solución en DOS, y el voltaje de los nodos en -{).46 Ves muy cercano a la solución DOS de -{).45 V. 2.13 Análisis por computadora 103
- 130. 104 El archivo de salida puede observarse con la secuencia Analysis--Examine Output (aná- lisis, examinar salida), Varias de las partes importantes del archivo de salida aparecen en la figura 2,131, Obsérvese que las asignaciones de los nodos del Schematics Netlist (lista esque- mática neta) concuerda con las referencias de los nodos de la figura 2.126. Los parámetros de •••• CIRCUIT DESCRIPTlON ...................................................................-.......••••• .. Scbemati<:;s Ncdist .. R RI SN_OOO2 SN_OOOl 4.1lc. a:R2 SN_OOO4 SN_OOO3 2.2k V_El SNJ)OOSODC lOV V El $N OOG40DC-SV D:DI SN-OOOI $N 0003 DIN4148-X v_V6 SN:0005 SN:0002 e ...... Diode MODEL pARAMETERS ........_.................................................................••••• D1N414J.X IS 2.000000E-J S BV JOO lBV l00.000000E~15 RS 16 TI 12.()()O()C)Ot...()9 CJO 2.000000E-12 •••• SMAU.-SlGNAL BIAS SOLtmON TEMPERATURE = 27.000 DEG e ..........•..-•.........................................................••••• NODE VOLTAOE NOnE VOLTAGE NQDE VOLTAGE :NODE VOLTAGE (SN_0001) .2925 (SN_OO<l3) ,4561 (SN_oooS) 10.0000 (SN-"002) 10.0000 (SN_OOO4) ·'0000 VOLTAGE SOUIlCE CUIUtENTS NAME CIllUU!NT V_El -2,065E-03 V_P2 2.06SE-03 v_w~ 2.06SE-03 TOTALPOWEIlDlSSlPAnON 3.10&<>2 WATTS •••• OPEltA~GPOINTJNFOlJ.MAnON TEMPBRAnJRE- 27.000DEGC ........................................."'••••••••••••••••••••••••••••••! .. ..... ····DIODES NAME O_DI MODEL D1N4I4&-X ID 2.01E-03 VD 7.49E-Ol REQ 1.2SE+Ol CAP 9,62&10 Figura 2.131 Archivo de salida para el análisis PSpice (Windows) del circuito de la figura 2.126. los diodos se repiten bajo el listado Diode MODEL PARAMETERS (parámetros de modelos de diodOS). La SMALL SIGNAL BIAS SOLUTION (solución de pequeña señal de polarización) incluye todos los voltajes de los nodos con la corriente listada acontinuación como las VOLTAGE SOURCE CURRENTS (corrientes de las fuentes de voltaje). La OPERATING POlNT INFORMATION (información del punto de operación) revela que ID es de 2.07 mA Yque el voltaje a través del diodo es de 0.749 V en lugar del 0.7 V utilizado en la solución manual, una posihle razón para la ligera diferencia en el voltaje de los nodos listado arriba. Capítulo 2 Aplicaciones de diodos
- 131. Ahora, se completó el análisis utilizando la versión paraWindows de PSpice.Al principio, puede parecer que se hace mucho más trabajo antes de llegar a la solución para Windows en comparación con la solución para DOS. Sin embargo, se debe dar al sistema de Windows una oportunidad para demostrar su versatilidad mientras se empiezan a examinar sus otras caracte- rísticas. Con el tiempo, desde luego uno se vuelve más adepto a la construcción de la red: y también, el resultado es una red dibujada con todos los voltajes de los nodos importantes y las corrientes deseadas impresas en el diagrama. I1 I 1 , I § 2.2 Análisis mediante la recta de carga 1. a) Utilizando las características de la figura 2; 132b. determine ID' VD YVR, para el circuito de la figura 2.132a. b) Repita el inciso a usando el modelo aproximado para el díodo y compare los resultados. e) Repita el inciso a utilizando el modelo ideal para el diodo y compare los resultados. I i 1 I 1 ¡ I I 1 : 1 , , I ! i 1 i! , , 1 I , , ¡D(mA) I , i ¡ I ¡ , ! ! ! , 1 , : 1 i 1 , I1-30 , , I , ~25 ! , , , , I I ¡ ! I ! I , , i ~20 ! ! ¡ I ! 1 1 , j 1 i ! I .! 1 _ ,_ i5 , , i , I 1 • I 1 ! I if-- 1O , , I i I 1 , 1 1 1 , 1 I , 1, I5 , I , ¡ 1 I ! ¡ , 1 i i , ,, I A I i I , , O I 1 2 3 4 5 6 7 " 9 10 V~(V) I I I I 1 1 , IO.7V ! ¡ ! i, 1 , I 1 , rb) 2. a) Usando las características de la fIgura 2.132b, detennine JD YVD para el circuito de la figura 2.133. b) Repita el inciso a con R == 0.47 kQ. c) Repita el inciso a con R == 0.18 ka. 3. Determine el valor de R para el circuito de la figura 2.133 que resultará para una corriente del diodo de 10 mA si E:; 7 V. Utilice las características de la figura 2.132b para el diodo. 4. a) Usando las características aproximadas para el diodo de Si. detennine el valor de V0.10 YVR, para el circuito de la figura 2.134. b) Desarrolle el mismo análisis del inciso lA utilizando el modelo ideal para el diodo. e) ¿Sugieren los resultados que se obtuvieron en los incisos a y b que el modelo ideal puede ofrecer una buena aproximación para la respuesta real bajo algunas condiciones? Problemas PROBLEMAS R ro) Figura 2.132 Problemas 1.2. I~ E T5v L______-' Figura 2.133 Problemas 2. 3. + VD s, Figura 2.134 Problema 4. R + O.33kQ "R + + 2.2 ka v'" 105
- 132. SI 12 V L Si 106 § 2.4 Configuraciones de diodos en serie con entradas de de 5. Determine la corriente / para cada una de las configuraciones de la figura 2.135 utilizando el modelo equivalente aproximado para el diodo. 10Q 20 V ,1 + -- *SI '1 tI1 ~~ SI tI + > 10Q "ro- IOV ~ Ion ¡. >20n ~~ SI lb) (o) Figura 2.135 Problema 5. 6. Determine Vo e ID para las redes de la figura 2.136. SI 1.2 kQ 2.2 kQ 4.7 kQ s, lb) Figura 2.136 Problemas 6, 52. * 7. Determine el nivel de Vo para cada una de las redes de la figura 2.137. 20 v SI G, 2 kQ o ~ ~ 'VV'v 1"'2 kn " ... la) (b) Figura 2.137 Problema 7. 51. * 8. Determine Vo e ID para las redes de la figura 2.138. SI / t lOmA 2.2 kQ 1.2 kD: 1"=' ':' "=' +20 V 5V 6.8 kn SI lb) Figura 2.138 Problema 8. Capítulo 2 Aplicaciones de diodos
- 133. ·, * 9. Detennine V y V para las redes de la figura 2.139.0, 0, Ge Si 3.3 kQ (a) (b) F1gura 2.139 Problema 9. § 2.5 Configuraciones en paralelo y en serie-paralelo 10. Detennine Vo e JDpara las redes de la figura 2.140. 15 V ID - -+ +;ov ¡ • ~ ID SI Vo ¡~ SI SI~ ~ i ~, --...-SI Vo 4.7 kQ }> >2.2 kQ _L -5 V (a) (b) Figura 2.140 Problemas 10, 53. *11. Detennine Vo e 1para las redes de la figura 2.141. +lOV +16V t---~V, > >4.7kn 12 V (a) (b) Figura 2.141 Problema 11. Problemas 107
- 134. ~I Si Si ! kn Figura 2.144 Problema 18. -5 v av Si 2.2 kQ -5 V Figura 2.145 Problema 19. ~_-I"'W--.llld~e'i!!I~_ ; +..... r oVd,·=2V " ~T2.2 kD ~ 1... figura 2.148 Problemas 22. 23. 24. 108 12. * 13. Determine V , V , e 1para la red de la figura 2.142. o] o" Determine Vo e ID para la red de la figura 2.143. 1 kD +10 V ~¡. 20 V 10/' 2kD Si Si 2 kQ Figura 2.142 Problema 12. Figura 2.143 Problemas 13, 54. § 2,6 Compuertas AND{OR 14. Determine Va para la red de la figura 2.38 con OV en ambas entradas. 15. Determine Vo para la red de la figura 2.38 con 10 V en ambas entradas. 16. Determine Va para la red de la flgura 2.41 con OV en ambas entradas. 17. Detenmne Va para la red de la figura 2.41 con 10 V en ambas entradas. 18. Determine Va para la compuerta lógica OR de la figura 2.144. 19. Detennine Va para la compuerta lógicaAND de la figura 2.145. 20. Determine el nivel de Vo para la compuerta de la figura 2..146. 21. Determine el nivel de Vo para configuración de la figura 2.147. IOV .5 V Si Si IOV 5V Vo Vo Si Ge IkD 2.2 kD. 10V ... flgura 2.146 Problema 20. figura 2.147 Problema 21. § 2.7 Entradas senoidales; rectificación de media onda 2 kQ 22. Suponiendo un diodo ideal, dibuje vi' Vd e id para el rectificador de media onda de la figura 2.148. La entrada tiene una forma de onda senoidal con una frecuencia de 60 Hz. *23. Repita el problema 22 con un diodo de silicio (VT = 0.7 V). * 24. Repita el problema 22 con una carga aplicada de 6.8 kQ como 10 indica la figura 2.149. Dibuje vL e iL• 25. Para la red de la figura 2.150, dibuje V o y determine Vdc . + " Ideal V(c= 2V ,, ~1, i, + 2.2 kO + + -2.2 kO R, 6.8 k.Q vL V;= 110 Y (rros) Ideal Hgura 2.149 Problema 24. Hgura 2.150 Problema 25. Capítulo 2 Aplicaciones de diodos
- 135. * 26. Para la red de la figura 2.151, dibuje va e iR' + I ka + -10 V Figura 2.151 Problema 26. * 27. a) Dado Pm;l¡:' == 14 rnW para cada diodo de la figura 2.152, determine el valor máximo de corrien- te de cada diodo (utilizando el modelo equivalente aproximado). b) Determine 1má: para Vi m~,::;: 160 V, e) Determine la comente através de cada diodo para V. utilizando los resultados del inciso b. d) ¿Es lacorriente detenninadaenel inciso e menorque~r~alor máximo determinado enel inciso a? e) Si sólo estuviera presente un diodo, detennine la corriente del diodo y compárela con el valor má,,-imo. ~: 1"" ....o--- + -- >v .... ~ 47 kQ >,; < 56 kn Figura 2.152 Problema 27. § 2.8 Rectificación de onda completa 28. Un puente rectificador de onda compieta con una entrada senoidal de 120-V nns tiene una resis- tencia de carga de 1 ill. a) Si se utilizan diodos de silicio, ¿cuál es el voltaje dc disponible en la carga? b) Determine el valor PIV que se requiere de cada diodo. e) Encuentre la corriente máxima a través de cada diodo durante la conducción. d) ¿Cuál es el valor de potencia que ser requiere de cada diodo? 29. Determine va y el valorPIV que se requiere para cada diodo de la configuración de la figura 2.153. + Diodos ideales + 2.2 kQ -100 V Figura 2.153 Problema 29. Problemas ,i 109
- 136. - - - ~---~ ., * 30. Dibuje V o para la red de la figura 2.154 y determine el voltaje de de disponible. + Diodos ideales 2.2 kQ 2.2 kQ 2.2 kQ -100 V Figura 2.154 Problema 30. *31. Dibuje V o para la red de la figura 2.155 y determine el voltaje de de disponible. + Diodos ideales 2.2 kn 2.2 kn -170V Figura 2.155 Problema 31. § 2.9 Recortadores 32. Dibuje V o para cada red de la figura 2.156 para la entrada que se indica. " Si 5V Ideal 20V + + ~ + , 2.2 kn 'o " 6~8 kfl " -20 V (b) Figura 2.156 Problema 32. 33. Dibuje V o para cada red de la figura 2.157 para la entrada que se indica. ¡OV Si 5V " ~c--I~M----1II--_____---< r 1.2 ldl 4.7 kQ -lOV (a) (b) Figura 2.157 Problema 33. llO Capítulo 2 Aplicaciones de diodos
- 137. *34. Dibuje V o para cada red de la figura 2.158 para la entrada que se indica. 2() V 2 V Ideal Ideal :--JT' I kQ v, , " O---IM----.-~ ro 2.2 kQ o -5 V I ~o-----<j~o +5 y (a) (b) Figura 2.158 Problema 34. *35. Dibuje V o para cada red de la figura 2.159 para la entrada que se indica. 4Y "0 ~AA. ~T,~vvv---¡ , 2.2 kQ o S( + 2_2 k.Q + S( (a) (b) FIgura 2.159 Problema 35. 36. Dibuje iR y Vo para la red de la figura 2.160 para la entrada que se indica. r 10 kQ o--JVV; ! + -+ 'R is '" o S3Y 1 Figura 2.160 Problema 36. § 2.10 Cambiadores de nivel 37. Dibuje Vo para cada red de la figura 2.161 para la entrada que se indica. e e 20 V 0--.1' "0--.1 "+ " + o . ~ ~ Ideal ", Id,al j >R " R I 5Y o .". ... -20 V (a) (b) Figura 2.161 Problema 37. Problemas III
- 138. _.~ o 112 38. Dibuje V o para cada red de la figura 2.162 para la entrada que se indica. ¿Sería una buena aproxi~ mación considerar que se trata de un diodo ideal para ambas configuraciones? ¿Por qué? e e o-------j' o-------j 120 v + 1 + + ~ fR sr , sr • , l', • < , E T 20 V (b) Figura 2.162 Problema 38. * 39. Para la red de la figura 2.163: a) Calcular 5T. b) Comparar 5rcon la mitad del periodo de la señal aplicada. +0 c) Dibujar vo. L------I _lO f = 1 kHz e o--KI~---.---~-~ + 0.)lF ,¡, + ~ sr R ~56kn -'1=- 2 v Figura 2.163 Problema 39. + R " *40. Diseñar un circuito cambiador de nivel para llevar a cabo la función que se señala en la figura 2.164. +30 V Diodos ideales 20V + + Diseño o -lOV -20 V Figura 2.164 Problema 40. *41. Diseñar un circuito cambiador de nivel para llevar a cabo la función que se indica en la figura 2.165. Diodos de silido IOV 2.7 V + + o Diseño -10 V -17.3 V Figura 2.165 Problema 41. Capítulo 2 Aplicaciones de diodos
- 139. § 2.Il Diodos Zener * 42. a) Determinar VL,IL e IR para la red de la figura 2.166 siRL= ISOn. b) RepitaelincisoasiRL =4700. e) Determine el valor de RL que establecerá las condiciones máximas de potencia para el diodo Zener. d) Detennine el valor mínimo de RL para asegurar que el diodo Zener está en estado ·'encendido". + - IR R, 220 Q Vi':::: 10 V P2m" = 400 mW Vf. Figura 2.166 Problema 42. *43. a) Diseñe la red de la figura 2.167 para mantener V[ en 12 V para una variación en la carga (lL) desde Ohasta 200 mA. Esto es, determine Rs y Vz. b) Determine P2 m ", para el diodo Zener del inciso a. *44. Para la red de la figura 2.168, determine el rango de Vi que mantendrá VL en 8 V Yno excederá el valor máximo de potencia del diodo Zener. 45. Diseñar un regulador de voltaje que mantendrá un voltaje de salida de 20 V a través de una carga de 1 kQ con una entrada que tendrá una variacíón entre 30 y 50 V. Esto es. determine el valor adecuado de Rs y la corriente máxima IZM ' 46. Dibuje la salida de la red de la figura 2.120 si la entrada es una onda cuadrada de 50 V. Repita para una onda cuadrada de S-v. § 2.12 Circuitos multiplicadores de voltaje 47. Determine el voltaje disponible del doblador de voltaje de la figura 2.121 si el voltaje del secunda- rio del transfonnador es de 120 V (rrns). 48. Detennine los valores PIV que se requieren por los diodos de la figura 2.121 en téI1Ilinos del voltaje pico del secundario Vm . § 2.13 Análisis por computadora 49. Escriba el archivo de entrada para PSpice (DOS) para detenninar las corrientes 1).12 e 1m de la figura 2.36 (ejemplo 2.15). 50. Utilizando PSpice (DOS), escriba el archivo de entrada para determinar Vo para la red de la figura 2.38. 51. Escriba el archivo de entrada PSpice (DOS), para determinar Vo para la red de la figura 2.137b. 52. Desarrolle un análisis para la red de la figura 2.l36b utilizando P$pice (Windows). 53. Desarrolle un análisis para la red de la figura 2.140b usando PSpice (Windows). 54. Desarrolle un análisis para la red de la figura 2.143 utilizando PSpice (Windows). 55. Desarrolle un análisis general de la red Zener de la figura 2.168 usando PSpice (Windows). 56. Repita el problema 49 utilizando BASIC. 57. Repita el problema 50 usando BASIC. ,. Los asteriscos indican problemas más difíciles. Problemas 1.... figura 2.167 Problema 43. 91 Q Vz = 8 V P Zm" =400rn'W' 0.22 kQ ,Figura 2.168 Problemas 44, 55. 113
- 140. CAPÍTULO f3 Los inventores del primer transistor en los BeU Laborato- ries: doctor WiIliam Shockley (sentado); doctor John Bardeen (izquierda); doctor Walter H. Brattain. (Cortesía de los archivos AT&T.) Dr. Shockley Nació en: Londres. Inglaterra, 1910 PhD Harvard, 1936 Dr. Bardeen Nació en: Madison. Wisconsin, 1908 PhD Princeton. 1936 Dr. Brattain Nació en: Amoy, China, 1902 PhD Universidad de Minnesota. 1928 Todos compartieron el Premio Nobel en 1956 por esta contribución. 114 Transistores bipolares de unión 3.1 INTRODUCCIÓN Durante el periodo de 1904 a 1947, el bulbo fue, sin duda, el dispositivo electrónico más interesante y también el que más se desarrolló. El diodo de bulbo fue introducido por J. A. Fleming en 1904. Poco tiempo después, en 1906, Lee De Forest le añadió un tercer elemento al diodo al vacío, denominado rejilla de control, lo cual dio por resultado el triodo, primer amplificador de su género. En los años subsecuentes, la radio y la televisión ofrecieron un gran estímulo a la industria de los bulbos. La producción se incrementó,de cerca de un millón de bulbos en 1922 a .cien millones aproximadamente en 1937. A principio de los años treinta el tubo de vacío de cuatro y cinco elementos cobró gran importancia en la industria de los tubos electrónicos al vaCÍo. En los años siguientes la industria se convirtió en una de las más importantes y se lograron rápidos avances en el diseño. técnicas de manufactura. aplicaciones de alta potencia y alta frecuencia y la miniaturización. Sin embargo, el 23 de diciembre de 1947, la industria de la electrónica registró la apari- ción de un nuevo campo de interés y desarrollo. Fue esa tarde cuando Walter H. Brattain y Joseph Bardeen demostraron la acción amplificadora del primer transistor en la compañía Bell Telephone Laboratories. El transistor original (un transistor de punto de contacto) se muestra en la figura 3.1. Las ventajas de este dispositivo de estado sólido de tres terminales respecto al bulbo se manifestaron de inmediato: era más pequeño y ligero, no tenía requerimientos de Figura 3.1 El primer transistor. (Cortesía BeU Telephone Laboratories.)
- 141. calentamiento o disipación de calor, su construcción era resistente y era más eficiente debi- do a que el mismo dispositivo consumía menos potencia, estaba disponible para utilizarse de inmediato, no requería de un periodo de calentamiento y era posible utilizar voltajes de opera- ción más bajos. Nótese que, a partir del análisis anterior, en este capítulo se aborda por primera vez el análisis de dispositívos con tres o más terminales_ El lector encontrará que todos los amplificadores (dispositivos que incrementan el voltaje, la corriente o nivel de potencia) tendrán por lo menos tres terminales, donde una controla de flujo de las otras dos terminales. 3.2 CONSTRUCCIÓN DE TRANSISTORES El transistor es un dispositivo semiconductor de tres capas que consiste de dos capas de mate- rial tipo n y una capa tipo p, o bien, de dos capas de material tipo p y una tipo n. Al primero se le llama transistor npn, en tanto que al segundo transistor pnp.Ambos se muestran en la figura 3.2 con la polarización de de adecuada. En el capítulo 4 encontrará que la polarización de de es necesaria para establecer la región de operación adecuada para la amplificación de ac. La capa del emisor se encuentra fuertemente dopada. la base ligeramente dopada y el colector sólo muy poco dopado. Las capas exteriores tienen espesores mucho mayores que el material tipo pon al que circundan. Para los transistores que se muestran en la fIgura 3.2, la proporción del espesor total respecto al de la capa central es de 0.150/0.001 = 150: 1. El dopado de la capa central es también mucho menor que el dopado de las capas exteriores (casi siempre 10: 1 o menos). Este nivel bajo de dopado disminuye la conductividad (aumenta la resistencia) de este material al limitar el número de portadores "libres". Para la polarización que se muestra en la figura 3.2 las terminales se indican mediante las literales E para el emisor, e para el colector yB para la base. Se desarrollará una aprecia- ción de la elección de esta notación cuando se analice la operación básica del transistor. La abreviatura BJT, de transistor bipolar de unión (del inglés, Bipolar Junction Transistor), suele aplicarse a este dispositivo de tres terminales. El término bipolar refleja el hecho de que los huecos y los electrones participan en el proceso de inyección hacia el material pola- Ilzado de forma opuesta. Si sólo se utiliza un portador (electrón o hueco), entonces se consi- dera un dispositivo unipolar. El diodo Schottky, que se considera en el capítulo 20, es uno de estos dispositivos. 3.3 OPERACIÓN DEL TRANSISTOR Ahora se describirá la operación básica del transistor utilizando el transistor pnp de la figura 3.2a. La operación del transistor npn es exactamente la. misma que sí se intercambiaran las funciones que cumplen el electrón y el hueco. En la figura 3.3 se dibujó de nuevo el transistor pnp sin la polarización base-colector. Obsérvense las similitudes entre esta situación y aquella del diodo con polarización directa del capítulo l. El espesor de la región de agotamiento se redujo debido a la polarización aplicada, lo que da por resultado un flujo muy considerable de portadores mayoritarios desde el material tipo p hacia el tipo n. +Portadores mayoritarios •+- + + E +-+- -:-....+ p-+ +- +-+- + +- +/_B Región de agotamiento + 1, - l' FIgura 3.3 Unión con polarización d.irecta de un transistor pnp. 3.3 Operación del transistor rO,150l"l 0.001 itl. ~I r-- E p p e B (a) r0.150I"l 0.001 in. ~II- E n n e (b) Figura 3.2 Tipos de transístores: a) pnp; b) npn. 115 p
- 142. f3 116 Ahora se eliminará la polarización base-colector del transistorpnp de la figura 3.2a, según se muestra en la figura 3.4. Es pertinente considerar las similitudes entre esta situación y la del diodo con polarización inversa de la sección 1.6. Recuerde que el flujo de los portadores mayoritarios es cero, y da por resultado sólo un flujo de portadores minoritarios. corno indica la figura 3.4. Por consiguiente. en resumen: Una unión p-n de un transistor tiene polarización inversa, mientras que la otra tiene polarización directa. En la figura 3,5 ambos potenciales de polarización se aplicaron a un transistor pnp, con el flujo resultante indicado de portadores mayoritarios y minoritarios. Obsérvense, en la figura 3.5, los espesores de las regiones de agotamiento, que indican con claridad cuál unión tiene polarización directa y cuál polarización inversa. Como se indica en la figura 3.5, habrá una gran difusión de portadores mayoritarios a través de la unión p~n con polarización directa hacia el material tipo n. Así, la pregunta sería si acaso estos portadores contribuirán de forma directa a la corriente de base lB o si pasarán directamente al material tipo p. Debido a que el material tipo n del centro es muy delgado y tiene baja conductividad. un número muy pequeño de estos portadores tomará esta trayectoria de alta resistencia hacia la tenninal de la base. La magnitud de la corriente de base casi siempre se encuentra en el orden de los microamperes. comparado con miliamperes para las corrientes del emisor y del colector. La mayor cantidad '"de estos portadores mayoritarios se difundirá a través de la unión con polarización inversa, hacia el material tipo p conectado a la terminal del colector, según se muestra en la figura 3.5. La razón de esta relativa facilidad con la cual los portadores mayoritarios pueden atravesar la unión con polarización inversa se comprenderá con facilidad si se considera que para el diodo con polarización inversa, los portadores mayoritarios inyectados aparecerán como portadores minoritarios en el material tipo n. En otras palabras, tuvo lugar una inyección de portado- res minoritarios al material de la región de la base tipo n.A la combinación de esto con el hecho de que todos los portadores minoritarios en la región de agotamiento atravesarán la unión con polarización inversa de un diodo puede atribuírsele el flujo que se indica en la figura 3.5. +Ponadores minoritarios • Región de agotamiento + Figura 3.4 Unión con polarización inversa de un transistor pnp. +Portadores mayoritarios +Portadores minoritarios Región de agotamiento Figura 3.5 Flujo de portadores mayoritarios y minoritarios de un transistor pnp. Al aplicar la ley de corriente de Kirchhoff al transistor de la figura 3.5, como si fuera un solo nodo, se obtiene (3.1) y se observa que la corriente del emisor es la suma de las corrientes del colector y de la base. Sin embargo, la corriente del colector está fonnada por dos componentes: los portadores mayorita- rios y minoritarios, según se indica en la figura 3.5. Al componente de corriente minoritaria se le denomina corriente de fuga y se le asigna el símbolo leo (corriente le con la tenninal del emisor abierta). Por tanto, la corriente total del colector se detennina mediante la ecuación (3.2). (3.2) Capitulo 3 Transistores bipolares de unión
- 143. Para los transistores de propósíto general, le se mide en miliamperes, mientras que leo se mide en microamperes o nanoamperes. leo' al igual que Is para un diodo con polarización inversa, es sensible a la temperatura y debe analizarse con cuidado cuando se consideren ran- gos amplios de temperatura. Sí lo anterior no se considera de manera adecuada, es susceptible de afectar de manera severa la estabilidad de un sistema a una temperatura alta. Las mejoras en las técnicas de construcción han generado niveles significativamente más bajos de leo' a tal grado que casi siempre es posible omitir sus efectos. 3.4 CONFIGURACIÓN DE BASE COMÚN La notación y los símbolos que se utilizan junto Con el transistor en casi todos los textos y manuales que se publican hoy en dia, se indican en la figura 3.6, para la configuración de base común con transistores pnp y npn. La tenninologia de la base común se deriva del hecho de que la base es común tanto a la entrada como a la salida de la configuración. A su vez, por lo re~ guIar la base es la terminal más cercana a, o que se encuentra en, el potencial de tierra. A lo largo de este libro todas las direcciones de corriente harán referencia al flujo convencional (huecos) en lugar de hacerlo respecto al flujo de electrones. Esta elección se basó, sobre todo. en el hecho de que en la gran cantidad de literatura disponible en instituciones educativas e industriales se utiliza el flujo convencional. y las flechas en todos los simbolos electrónicos tienen una dirección definida por esta convención. Recuerde que la flecha en el simbolo del diodo define la dirección de la conducción para la corriente convencional. Para el transistor: La flecha en el símbolo gráfico define la dirección de la corriente del emisor (flujo convencional) a través del dispositivo. Todas las direcciones de corriente que aparecen en la figura 3.6 son las direcciones reales. definidas por medio de la elección del flujo convencional. Nótese. en cada caso. que IE = le + IR' Obsérvese también que las polaridades aplicadas (fuentes de alimentación) son tales que permiten establecer una corriente en la dirección que se indica en cada rama. Es decir, se compara la dirección de lE con la polaridad de VEE para cada configuración y la dirección de le con la polaridad de Vce Para describir en su totalidad el comportamiento de un dispositivo de tres tenninales. como los amplificadores de base común de la figura 3.6. se requiere de dos conjuntos de características, uno para el punto de excitación o parámetros de entrada y el otro para el lado de la salida. Corno se muestra en la figura 3.7, el conjunto de entrada para el amplificador de base común relacionará la corriente de entrada (lE) con un voltaje de entrada (VBE) para varios nIveles de voltaje de salida (VeB)' El conjunto de salida relacionará la corriente de salida (le) con un voltaje de salida (VeB) para varios niveles de corriente de entrada (lE)' según se muestra en la figura 3.8. E1 conjunto de características de la salida o colector tiene tres regiones básicas de interés, como se indica 8 7 6 5 2 Il O.!. OA 0.6 Ir =1' I " 0.8 1.0 Val-: (V) figura 3.7 Características del punto de entrada o manejo para un amplíficador a transistor de silicio de base común. 3.4 Configuración de base común VI./" vcc 1, le Ea --. r'I,~ 6 B lo) .~ L B d+ - + , Vu ... I/cc 1, E 0---"--,. B (b) Figur,l 3.6 Notación y símbolos utilizados con la configuración de base común: a) transistor pnp; b) transistor npn. 117 (3
- 144. f3 Figura 3.8 Características de salida o colector para un amplificador a transistor de base comú:1. Figura 3.9 Corriente de saturación inversa. lIS Ir (mA) , Región activa (área sin sombra) 7 1- 7mA 6 f- 6mA "'o - Ti 5mA "~5 "Oi~ 4 - '" 4mA ." "'o 3mA1- .0;,3 '"<>:: 2 1- 2mA 1- IE= 1 mA o L.L I I I IE=O mA I -1 o 5 10 15 20 Ves (V) Región de corte en la figura 3.8: las regiones activa, de corte y de saturación. La región activa es la que suele utilizarse para los amplificadores lineales (sin distorsión). En particular: En la región activa la unión base-colector se polariza inversamente, mientras que la unión emisor-base se polariza directamente. La región activa se define mediante los arreglos de polarización de la figura 3.6. En el extremo más bajo de la región activa, la corriente del emisor (IE) es cero; esa es la verdadera corriente del colector, y se debe a la corriente de saturación inversa leo' como lo señala la figura 3.8. La corriente leo real es tan pequeña (microamperes) en magnitud si se compara con la escala vertical de le (miliamperes) que aparece virtualmente sobre la misma línea horizontal en donde le =O. Las condiciones de circuito que existen cuando lE =Opara la configuración de base común se muestran en la figura 3.9. La notación que con más frecuencia se utiliza para lco en los datos y las hojas de especificaciones es, como se indica en la figura 3.9,lCBO. Debido a las mejoras en las técnicas de fabricación, el nivel de leBo para los transistores de propósito general (en especial los de silicio) en los rangos de potencia baja y mediana, por lo regular es tan bajo que puede ignorarse su efecto. Sin embargo, para las unidades de mayor potencia/cBo aparecerá todavía en el rango de los microamperes. Además, recuerde que ICBO ' así como ls' para el diodo (ambas corrientes de fuga inversas) son sensibles a la temperatura. A mayores temperaturas, el efecto de leBo puede convertirse en un factor importante debido a que aumen- ta muy rápidamente con la temperatura. Obsérvese en la figura 3.8 que cuando la corriente del emisor se incrementa por arriba de cero, la corriente del colector aumenta a una magnitud en esencia igual a aquella de la corriente del emisor, según se detennina por las relaciones básicas de corriente en el transistor. Nótese asimismo el efecto casi nulo de VeB sobre la corriente del.colector para la región activa. Las curvas indican con claridad que una primera aproximación a la relación entre lEe Icen la región activa está especificada por (3.3) Como se infiere por su propio nombre, la región de corte se define como la región en la que la corriente del colector es OA, según indica la figura 3.8. Así también: En la región de corte, tanto la unión base-colector como la unión emisor-base de un transistor tienen polarización inversa. Capítulo 3 Transistores bipolares de unión
- 145. La región de saturación se define como la región a la izquierda de las' características de VCE = OV. La escala horizontal en esta región se expandió para mostrar con claridad el cambio radical que sufren las características en esta región. Obsérvese el incremento exponencial en la corriente del colector cuando el voltaje VeB se incrementa hacia los OV. En la región de saturación, tanto la unión base-colector como la emisor-base están en polarización directa. Las características de entrada de la figura 3.7 revelan que para valores fijos del voltaje del colector (VeR)' conforme se incrementa el voltaje base-emisoLla corriente del emisor aumenta de tal manera que es muy similar a las características del diodo. De hecho, los niveles crecien- tes de VeB tienen un efecto tan bajo sobre las características que, como una primera aproximación, se pueden ignorar los cambios ocasionados por VCB y sus características pueden dibujarse corno se ilustra en la figura 3.10a. Si se aplica la aproximación de segmentos lineales, dará por resultado las características que se presentan en la figura 3.l0b. Al avanzar un paso más e ignorando la pendiente de la curva, y, por tanto, la resistencia asociada con la unión con polarización directa, se obtendrán las características que denota la figura 3.10c. Para los propósitos de análisis de este texto, el modelo equivalente de la figura 3,lOc se utilizará para todos los análisis en dc de redes de transistores. Es decir, una vez que el transistor se encuentre en estado "encendido", se supondrá que el voltaje base-emisor es el siguiente: V8E = 0.7 V (3.4) En otras palabras, el efecto de las variaciones debidas a VeB y <:lla pendiente de las caracterís- ticas de entrada se omitirán en tanto sea posible analizar las redes de transistores de tal manera que ofrezcan una buena aproximación a la respuesta reaL sin involucrarse demasiado en las variaciones de los parámetros de menor importancia. tir (mAl 11, (mAl J, ,mAI 8 I g 8 - I I7 , 7 6 Cualquier Vr¡; 6 I " 5 5 I 5 .. I 4 4 ¡ 4 3 3 L" 3 2 2 O 0.2 0.4 06 0.8 VIIE(V) O 0.2 0.4 0.6 0.8 VBf,(V) 1') lb) Figura 3.10 Desarrollo del modelo equivalente para ser utilizado para la región base-emisor de un amplificador en modo de de. Es importante apreciar en su totalidad el enunciado que establece las características de la figura 3.10c. Éstas especifican que con el transistor en estado "encendido" o activo, el voltaje base-emisor será de 0.7 V a cualquier nivel de corriente del emisor controlada mediante una red extema. Desde la primera vez que se encuentra cualquier configuración de transistor en el modo de dc. es posible especificar de inmediato que el voltaje base-emisor es de 0.7 V si el dispositivo se encuentra en la región activa, una conclusión muy importante para el análisis de dc que se explica a continuación. 2 O , 3.4 Configuración de base común 0.2 f3 0.7 V ! 0.4 06 0.8 VSE(V) 'e) 119 ,~
- 146. f3 EJEMPLO 3.1 120 a) Utilizando las características de la figura 3.8. determine la corriente resultante del colector cuando lE = 3 mAy VeB = 10 V. b) Empleando las características de la figura 3.8, determine la corriente resultante del colec- tor si lE pennanece en 3 mA pero V CS se reduce a 2 V. e) Usando las características de la figuras 3.7 y 3.8, determine VBE cuando le = 4 mA y VeB =20V. d) Repita el inciso e utilizando las características de las figuras 3.8 y 3.lOc. Solución a) Las características indican con claridad que le'= IE= 3 mA. b) El efecto de cambio de VeB puede omitirse e le continúa siendo 3 mA. c) A partir de la figura 3.8, IE'= le = 4 mA. En la figura 3.7 el nivel resultante de VBE es de aproximadamente 0.74 V. d) Una vez más, a partir de la figura 3.8,1,," le= 4 mA. Sin embargo, en la figura 3.lOc VBE es de 0.7 V para cualquier nivel de corriente del emisor. Alfa (a) En el modo de dc los niveles de le e lE debidos a los portadores mayoritarios se encuentran relacionados por una cantidad llamada alfa y definida por la siguiente ecuación: (3.5) donde le elE son los niveles de corriente en el punto de operación. Si bien las características de la figura 3.8 podrían sugerir que a =1 para los dispositivos prácticos, el nivel de alfa suele extenderse de 0.90 a 0.998, donde la mayoría se aproxima al extremo alto del rango. Debido a que alfa sólo puede definirse para los portadores mayoritarios, la ecuación (3.2) se convierte en I le =alE + leBO (3.6) Para las características de la figura 3.8 cuando lE::::: OmA, le es por consiguiente igual a ICBO ; no obstante, como se mencionó antes, el nivel de Icso es con frecuencia tan pequeño que prácticamente no es posible detectarlo en la gráfica de la figura 3.8. En otras palabras, cuando lE=' OmA, en la figura 3.8, le también parece ser de O mA para el rango de valores de VCB' Para las situaciones de ac donde el punto de operación se desplaza sobre la curva de característica, un alfa en ac se define mediante (He Ia =-- " AlE VCB :: constante (3.7) En ténninos fonnales, alfa de ac se denomina como de base común, corto circuito o factor de amplificación por razones que resultarán más obvias cuando se analicen los circuitos equiva- lentes para transistores en el capítulo 7. Por el momento, se debe reconocer que la ecuación (3.7) especifica que un cambio relativamente bajo en la corriente del colector se divide entre el cambio correspondiente en lE cuando se mantiene constante el voltaje del colector a la base. En la mayor parte de las situaciones, las magnitudes de aac y adc son muy cercanas, lo cual pennite utilizar la magnitud de una para la otra. El uso de una ecuación como la (3.7) se demostrará en la sección 3.6. Polarización La polarización correcta de la configuración de base común en la región activa se puede deter- minar con rapidez, si se utiliza la aproximación Ic : IE,y suponiendo, por el momento, que lB Capítulo 3 Transistores bipolares de unión
- 147. E + e figura 3.11 Establecimiento de la polarización correcta para un transistor pnp en base común en la región activa. '" O IlA. El resultado es la configuración de la figura 3.11 para el transistor pnp. La flecha del símbolo define la dirección del flujo convencional para lE == le Luego se insertan las fuentes de con una polaridad tal, que soportarán la dirección resultante de la corriente. Para el transistor npn se invertiráo las polaridades. Algunos estudiantes sienten que pueden recordar si la flecha del símbolo del dispositivo se encuentra apuntando hacia adentro o hacía afuera. comparando las literales del tipo de tran- sistor con las literales adecuadas de las frases "apuntando hacia adentro" o "no apuntando hacia adentro". Por ejemplo, existe una similitud entre las literales npn y las literales itálicas de no apuntando hacia adentro y las literales pnp con apuntando hacia adentro. 3.5 ACCIÓN AMPLIFICADORA DEL TRANSISTOR Ahora que se ha establecido la relación entre le e lE en la sección 3.4, se puede explicar la acción básica de amplificación del transistor sobre un nivel superficial utilizando la red de la fi- gura 3.12. La polaridad de no aparece en la figura debido a que nuestro interés se limita a la respuesta en ac. Para la configuración de base 'común, la resistencia ac de entrada determinada por las características de la figura 3.7 es muy pequeña y casi siempre varía entre 10 y 100 Q. La resistencia de salida, según se detenninó en las curvas de la figura 3.8, es muy alta (mientras más horizontales sean las curvas, mayor será la resistencia) y suele varíar entre 50 kQ Y 1 MQ (100 kQ para el transistor de la figura 3.12). La diferencia en cuanto a resistencia se debe a la unión con polarización directa en la entrada (base-emisor) y a la unión con polarización inver- sa en la salida (base-colector). Utilizando un valor común de 20 Q para la resistencia de entra- da, se encuentra que V. 1 = , , Ri = 200mY 20Q = lOmA Si se asume por un momento que aac ;;; 1 (le;;; le)' y 1, - E + I Vi:: 200 mV R I¡ ---'--+ I 20Xu - IL = li = 10 mA v.L = ILR = (10 mA)(5 ill) =50Y pnp 1, e ---+- B R, - R 5 k!l lOQkQ + V, Figura 3.12 Acción básica de a.mplificación de voltaje de la configuración de base común. 3.5 Acción amplificadora del transistor f3 121
- 148. f3 Figura 3.13 Notación y símbolos utilizados con la configuración de emisor común: a) transistor npn; b) transistor pnp. 122 La amplificación de voltaje es Vi = 50 V - - - = 250 200mV Los valores típicos de la amplificación de voltaje para la configuración de base común varían entre 50 y 300. La amplificación de corriente (le/lE) es siempre menor que 1 para la configuración de la base común. Esta última característica debe ser obvia debido a que le = alE Y a es siempre menor que 1. La acción básica de amplificación se produjo mediante la transferencia de una comente 1 desde un circuito de baja resistencia a uno de alta. La combinación de las partes de las dos palabras en itálicas, en la siguiente fórmula, da como resultado el término transistor; esto es, transferencia + resistor ---7 transistor 3.6 CONFIGURACIÓN DE EMISOR COMÚN La configuración de transistor que se encuentra más a menudo aparece en la figura 3.13 para los transistores pnp y npn. Se le denomina configuración de emisor común debido a que el emisor es común o hace referencia a las terminales tanto de entrada como de salida (en este caso, es común tanto a la tenninal de base como a la de colector). Una vez más, se necesitan dos conjuntos de características para describir por completo el comportamiento de la configu- ración de emisor común: uno para el circuito de entrada o base-emisor y otro para el circuito de salida o colector-emisor. Ambos se muestran en la figura 3.l4. le -e lB n ~- Vee v" ,---0 e E (,) v" le -e lB P - lB -+-Bo--'----I 1 E (b) Vcc Las corrientes del emisor, colector y base se muestran en su dirección convencional para la corriente. Si bien cambió la configuración del transistor, aún se puede aplicar las relaciones de corriente que se desarrollaron antes para la configuración de base común. Es decir, lE = le + IBele=aIE· Para la configuración de emisor común, las características de salida son una gráfica de la corriente de salida (le) en función del voltaje de salida (VCE) para un rango de valores de corrien- te de entrada (lB). Las características de entrada son una gráfica de la corriente de entrada (lB) en función del voltaje de entrada (VBE) para un rango de valores de voltaje de salida (VCE)' Capítulo 3 Transistores bipolares de unión
- 149. /c(mA) 6 (Región de saturación) 5 31!~_"",~--:::--.--~_=--=_30-,~A_____ (R¡:glón activa) 2~~=:~::::::::::::::::::::~2~0~~~A~___ 10 ¡.LA 100 90 80 70 60 50 40 30 20 10 .Vn,=!V .va=JOv o 5 10 5 o 0.2 0.4 0.6 0.8 l.0 lao =f3/C80 (Región de corte) (al Figura 3.14 Características de un transistor de silicio en la configuración de emisor común: a) características del colector; b) características de la base. Obsérvese que en las características de la figura 3J 4 la magnitud de lB se indica en microamperes, comparado con los miliamperes de le- Considere también que las curvas de lB no son tan horizontales como las que se obtuvieron para lEen la configuración de base común, 10 cual indica que el voltaje del colector al emisor tendrá influencia sobre la magnitud de la corriente del colector. La región activa para la configuración del emisor común es la parte del cuadrante superior derecho que tiene mayor linealidad, es decir. la región en la que las curvas para lB son casi rectas e igualmente espaciadas. En la figura 3.l4a, esta región existe a la derecha de la línea punteada en VCt.; y por arriba de la curva para lB igual a cero. La región a la izquierda de VCE,,,, se denomi~a región de saturación. En la región activa de un amplificador de base común la unión del colector-base se encuentra polarizada inversamente, mientras que la unión base-emisor se encuentra polarizada directamente. Recuerde que estas son las mismas condiciones que existieron en la región activa de la configuración de base común. La región activa de la configuración de emisor común se puede emplear también para la amplificación de volt~ie. corriente o potencia. La región de corte para la configuración de emisor común no está tan bien definida como para la configuración de base común. Obsérvese en las características del colector de la figura 3.14 que le no es igual a cero cuando lB es cero. Para la configuración de base común, cuando la corriente de entrada lE fue igual a cero, la corriente del colector fue igual sólo a la corriente de saturación inversa leo' de tal forma que en la curva lE = OYel eje de los voltajes fue uno para todos los propósitos prácticos. La razón de esta diferencia en las características del colector puede obtenerse a través del manejo adecuado de las ecuaciones (3.3) y (3.6). Es decir, La sustitución da Volviendo a arreglar da: Ecuación (3.6): le = aló ~leBo Ecuación (3.3): le = m.lc + lB) + leBo + I CBO I - a (3.8) 3.6 Configuración de emisor común (b) f3 V8E (V) 123 emisor común
- 150. f3 Si se considera el caso que recién se analizó, donde lB;;;; OA, Yse sustituye un valor típico como de 0.996, la corriente resultante del colector es la siguiente: le = a(OA) le80 + l-a - 0.996 leBo = 2501eBo 0.004 Si leso fuera 1,uA.la corriente resultante del colector con lB =OA sería 250(1 ,uA) =0.25 mA, según se refleja en las características de la figura 3.14. Como referencia futura, a la corriente del colector definida con la condición lB = O /lA se le asignará la notación que indica la ecuación (3.9). = leBo I (3.9) I - a1/,=0"" En la figura 3.15 se demuestran las condiciones para esta corriente recién definida con su dirección asignada de referencia. Para propósitos de amplificación lineal (la menor distorsión), el corte para la configuración de emisor común se definirá mediante le = ICEO' En otras palabras, la región por abajo de lB = OJ1A debe evitarse si se requiere una señal de salida sin distorsión. Cuando se utiliza como interruptor en el circuito lógico de una computadora, un transistor tc;nd.rá dos puntos de operación interesantes: uno en la región de corte y otro en la región de saturación. La condición ideal de corte debe ser le = OmA para el voltaje elegido VeE. Debido a que lCEO suele ser bajo en magnitud para los materiales de silicio, el corte existirá para fines de conmutación cuando lB = OJ1A o lc = ICEO,pero sólo para los transistores de silicio. Sin embargo, para los transistores de germanio, el corte para fines de conmutación se definirá mediante las condiciones que existan cuando lc = ICBO. Dicha condición se puede obtener, por 10 regular, para los transistores de germanio mediante la polarización inversa de la unión base- emisor, con unas cuantas décimas de volt. Recuerde que para la configuración de base común se hizo una aproximación al conjunto de características de entrada mediante un equivalente de segmentos lineales, que dio como resultado VBE = 0.7 V para cualquier nivel de lE mayor que O mA. Para la configuración de emisor común se puede recurrir al mismo método, lo cual da por resultado el equivalente aproximado de la figura 3.16. El resultado da sustento a la conclusión anterior respecto a que para un transistor "encendido" o activo, el voltaje de la base-emisor es de 0.7 V. En este caso, el voltaje está fijo para cualquier nivel de corriente de base. /B (pA) 100 90 80 70 60 50 40 30 20 10 Figura 3.15 Condiciones de cir<:uito relativos a ¡CEO. O 0.2 0.4 0.6 1 0.8 0.7 V Figura 3.16 Equivalente de segmentos lineales para las características del diodo de la figura 3.14b. 124 Capítulo 3 Transistores bipolares de unión
- 151. a) Utilizando las características de la figura 3.14, determine le cuando lB ~ 30 /lA YVeE ~lOV. b) Empleando las características de la figura 3.14, determine le cuando V" ~ 0.7 V Y VeE~ 15 V. Solución a) En la intersección delB =30 /lA YVCE =10 V.lc =3.4 mA. b) Usando la figura 3.14b.IB ~ 20 /lA cuando VBE ~ 0.7 V. A partir de la figura 3.14a. se encuentra que IC =2.5 mA. en la intersección de lB =20 /lA YVCE =1S V. Beta (JJ) En el modo de de, los niveles de le e lB se relacionan mediante una cantidad a la que llamare- mos beta y se defmen mediante la ecuación siguiente: (3.10) donde le e lB son determinadas en un punto de operación en particular de las características. Para los dispositivos prácticos, el nivel de f3 suele tener un rango entre cerca de 50 y más de 400, con la mayoría dentro del rango medio. Como para a, f3 revela ciertamente la magnitud relativa de una corriente respecto a la otra. Para un dispositivo con una f3 de 200, la corriente del colector equivale a 200 veces ia magnitud de la corriente de base. En las hojas de especificaciones, f3dc se incluye, por lo regular, como hFE , donde la h se obtiene de un circuito equivalente híbrido que se presentará en el capítulo 7. Los subíndices FE se derivan de una amplificación de corriente directa (por las siglas en inglés de,jorward) y la configuración de emisor común, respectivamente. Para las situaciones de ac, una beta ac. se define en los términos siguíentes: (3.11) El nombre formal para f3ac es factor de amplificación de corriente directa de emisor común. Debido a que, por lo general, la corriente del colector es la comente de salida para una confi- guración de emisor común, y la corriente de base es la corriente de entrada, el término ampli- ficación se incluye en la nomenclatura anterior. La ecuación (3.11) es similar en cuanto a formato a la ecuación para a¡¡C en la sección 3.4. El procedimiento para obtener lX ac a partir de las curvas de características no se explicó debido a la dificultad para medir realmente los cambios de le elE sobre las características. Sin embar- go, la ecuación (3.11) puede describirse con cierta claridad, y de hecho el resultado se puede utilizar para encontrar aac empleando una ecuación que se obtendrá más adelante. Por lo regular, en las hojas de especificaciones f3ac se indica como h¡e' Obsérvese que la única diferencia entre la notación que se utiliza para la beta de, específicamente J3dc = hFE , radica en el tipo de literal que se emplea para cada cantidad señalada como subíndice. La literal h continúa haciendo referencia al circuito equivalente híbrido que se describirá en el capítulo 7 y lafe a la ganancia de corriente directa (por las siglas en inglés de,jorward) en la configura- ción de emisor común. El uso de la ecuación (3.11) se describe mejor mediante un ejemplo numérico utilizando un conjunto real de características, como las que aparecen en la figura 3.14a y se repiten en la 3.17. Detennine f3ac para una región de las características definidas por un punto de operación de IB = 25 /lA YVeE =7.5 V,como se indica en la figura 3.17. La restricción de VeE =constante requiere que se dibuje una línea vertical a través del punto de operación en VCE = 7.5 V. En cualquier lugar de esta línea vertical el voltaje VCE es 7.5 V, una constante. El cambio en lB 3.6 Configuración de emisor común EJEMPLO 32 125
- 152. 126 1 ( Ae m ) 1 /e, 9 I 1 _ J)lA ¡ I I I I I I I ! I ] 8 I vt:-,... I ! i . 8Ol1A ¡I ! I ) iI I !I I 7 ~V 70 )lA I ! I i !I I ! ! 60 )lA I , I 6 I ~ 5+ 1 I VI I I I1 5 1 VV I 1 I 1 I 140 pA 1 ¡ 4 I VI ! ! I i ¡ 1 lB: 30 pA j i 1, 1 I 3 f{_ 1- 25 IJA ! i I < --.... -- I I -- Punto Q 20)1A i !, ! I ; i 2 lB I , i¡ i I ¡ I 10 pA ! 1 ; I I I 1i I II 1,-O)lA I O 5/ 10 15 20 25 VU(V) VcE =7.5 V Figura 3.17 Determinación de f3ac y Pdc a partir de las características del colector. (!J.IB) como aparece en la ecuación (3.11) se define entonces al elegir dos puntos en cada lado del punto Q a lo largo del eje vertical, y a distancias aproximadamente similares a cada lado del punto Q. Para esta situación, las curvas de lB = 20 }.lA Yde 30 }.lA cumplen el requisito sin extenderse muy lejos del punto Q. También definen los niveles de lB que se definen con facilidad en lugar de tener que interpolar el nivel de lB entre las curvas. Es pertinente mencionar que la mejor determinación suele hacerse manteniendo la .1 18 que se seleccionó tan pequeña como sea posible. En las dos intersecciones de lB Y el eje vertical, los dos niveles de le pueden determinarse trazando una línea horizontal sobre el eje vertical y leyendo los valores resultantes de le' El f3ac resultante para la región se puede determinar mediante f3" = Me 1 = le, - le, LlIB vCE = constante IBc - lB I 3.2 mA - 2.2 mA 1 mA = = 30}.lA - 20}.lA 1O}.iA = 100 La solución anterior revela que para una entrada de ac en la base, la corriente del colector será de aproximadamente 100 veces la magnitud de la corriente base. Si se determina la beta de dc en el punto Q: Capítulo 3 Transistores bipolares de unión
- 153. Aunque no son exactamente iguales, los niveles de f3ac y de f3dc se encuentran razonable- mente cercanos y a menudo se pueden utilizar indistintamente. Esto es, si se conoce el nivel de f3ac ' se supone que es de la misma magnitud aproximadamente que f3dc ' y viceversa. Tome también en cuenta que dentro del mismo lote, el valor de f3ac variará en alguna medida entre un transistor y el siguíente, aunque cada uno tenga el mismo número de código. Es probable que la variación no sea significativa para la mayor parte de las aplicaciones; por consiguiente, es suficiente validar el sistema aproximado anterior. Casi siempre, mientras más bajo sea el nivel de ICEo' más cercanas serán las magnitudes de las dos betas. Debido a que la tendencia se dirige hacia niveles más y más bajos de lCEO' la validación de la aproxímación anterior se sustenta aún más. Si las características tuvieran la apariencia de aquellas que se encuentran en la figura 3.18, el nivel de f3ac sería el mismo en todas las regiones de las características. Obsérvese que el paso o incremento en lB se ha fijado en 10 pA, Yel espaciamiento vertical entre las curvas es el mismo en cada punto de las características. es decir. 2 mA. El cálculo de {3" en el punto Q indicado dará por resultado 9mA 7mA 2mA =----- = 200 45 !lA 35 !lA 10 !lA Detenninar beta de dc en el mismo punto Q dará por resultado 8mA = 200 40 !lA lo cual revela que si las características tienen la apariencia de la figura 3.18, la magnitud de f3ac y de f3dc será la misma en cada punto de las características. Es importante observar que ICEO = O!lA. Aunque un conjunto de características· de un transistor real nunca tendrá la apariencia de la figura 3.18. ofrecemos un conjunto de características con el objeto de compararlas con las que se obtienen con un trazador de curvas (que se describirá enseguida). le (mA)" 12 IB==60,uA 11 r- IB=50)JA 10 9 '------------- 8 Punto Q lB == 40)JA 7 ------------- 6 1 JB=)O,UA 5 ¡-- 1 1 IB=20,uA 4 1 3 r- 1 2 1 lB = 10 ,uA 1 1 f- 1 lB = Oj1.A (lCEO == OIJA) I 1 I ~ / O 5 JO 15 20 Figura 3.18 Características en la cual f3ac es igual en cualquier lado y f3ac '" f3dc- Para el análisis subsecuente, el subíndice correspondiente a dc o ac no se incluirá con la f3 para evitar la confusión a que dan lugar las expresiones con etiquetas innecesarias. Para las situaciones de dc bastará con reconocerla como f3dc ' y para cualquier análisis en ac será {3ac" Si se especifica un valor de {3 para una configuración de transistor en particular, por 10 regular se utilizará tanto para los cálculos de dc como para10s de ac. 3.6 Configuración de emisor común p 127
- 154. f3 128 Es posible establecer una relación entre 13y a utilizando las relaciones básicas que se han presentado hasta ahora. Al utilizar 13 =lellB se tiene que lB =lelJ3, y a partir de a =lellE se tiene que lE = lela. Al sustituir en lE = le + lB se tiene le le = le +- a f3 y al dividir ambos miembros de la ecuación entre le se obtiene 1 -:;;;; +- a f3 o bien f3 = af3 + a = (f3 + l)a en consecuencia o bien A su vez, recuerde que pero al utilizar una equivalencia de I a=f3:1 I a f3=-- 1 - a =--- 1 - a --=13+1 1 - a derivado de lo anterior, se encuentra que leEO = (f3 + 1)leBo o bien (3.12a) (3.12b) (3.13) según se indica en la figura 3.14a. Beta es un parámetro en particular importante porque ofrece un vinculo directo entre los niveles de corriente de los circuitos de entrada y los de salida para una configuración de emisor común. Es decir, y dado que se tiene lE = le + lB = f3IB + lB (3.14) (3.15) Las dos ecuaciones anteriores desempeñan un papel muy importante en el análisis que se realiza en el capítulo 4. Polarización La polarización adecuada de un amplificador de emisor común puede determinarse de una manera similar a la presentada para la configuración de base común. Suponga que se le presen- ta un transistor npn como el que se muestra en la figura 3.19a, y se pide aplicar la polaridad correcta para colocar al dispositivo en la región activa. El primer paso consiste en indicar la dirección de lE según lo establece la flecha en el símbolo del transistor como se muestra en la figura 3.19b. Después, se presentan las otras Capítulo 3 Transistores bipolares de unión
- 155. ? ? r 1 1') lb) Figura 3.19 Determinación del arreglo polarización apropiada para una configuración de transistor npn en emisor común. corrientes como se indica, tomando en cuenta la relación de la ley de corriente de Kirchhoff: le + lB = lE' Por último, se introducen las fuentes con las polaridades que soportarán las direccio- nes resultantes de lB e le' según se muestra en la figura 3.19c, para completar el concepto. El mismo sistema puede aplicarse a los transistores pnp. Si el transistor de la figura 3.19 tiene un transistor pnp, se invertirán todas las corrientes y polaridades de la figura 3.19c. 3.7 CONFIGURACIÓN DE COLECTOR COMÚN La tercera y última configuración de transistor es la configuración de colector común, que se ilustra en la figura 3.20 con las direcciones adecuadas de corriente y notación de voltaje. La configuración de colector común se utiliza sobre todo para propósitos de acoplamiento de impedancia, debido a que tiene una alta impedancia de entrada y una baja impedancia de salida, contrariamente a las de las configuraciones de base común y de un emisor COmún. 80----1 e e la) lb) 3.7 Configuración de colector común ('1 Figura 3.20 Notación y símbolos utilizados con la configuración de colector común: a) transistor pnp; b) transistor npn. 129 f3
- 156. 80------1 E R Figura 3.21 Configuración de colector común utilizado para propósitos de acoplamiento de impedancia. Figura 3.22 Definición de la región lineal (sin distorsión) de operación para un transistor. 130 En la figura 3.21 se muestra una configuración de circuito de colector común con la resis- tencia de carga conectada del emisor a la tierra. Obsérvese que el colector se encuentra conec- tado a la tierra aunque el transistor esté conectado de manera similar a la configuración del emisor común. Desde un punto de vista de diseño. no se requiere de un conjunto de caracterís- ticas de colector común para elegir los parámetros del circuito de la figura 3.21. Puede diseñar- se utilizando las características de emisor común de la sección 3.6. Para todos los propósitos prácticos, las características de salida para la configuración de colector común son las mismas que para la configuración de emisor común. Para la configuración de colector común, las características de salida son una gráfica de lEen función de V EC para un rango de valores de lB· Por tanto. la corriente de entrada es la misma tanto para las características del emisor común como para las del colector común. El eje horizontal del voltaje para la configuración del colec- tor común se obtiene con sólo cambiar el signo del voltaje del colector al emisor de las caracterís- ticas del emisor común. Por último, existe un cambio casi imperceptible en la escala vertical de lc de las características de emisor común, si le se reemplaza por lE para las características de colector común (debido a que a" 1). Para el circuito de entrada de la configuración de colector común las características básicas de emisor común son suficientes para obtener la infonnación que se requiere. 3.8 LÍMITFS DE OPERACIÓN Para cada transistor hay una región de operación sobre las características, las cuales asegura- rán que no se rebasen los valores máximos y que la señal de salida exhiba una distorsión mínima. Esta región se definió para las características del transistor de la figura 3.22. Todos los límites de operacíón para un transistor se definen en la hoja de especificaciones que se descri- birá en la sección 3.9. Algunos de los límites de operación se explican por sí.solos, tales como la corriente máxi- ma: del colector (a la que por lo regular se hace mención normalmente en la hoja de especifica- ciones como corriente continua del colector) y voltaje máximo del colector al emisor (que a menudo se ~brevía como V CEO o V(BRlCEO en la hoja de especificaciones). Para el transistor de la figura 3.22, ICm', se especificó como 50 mA YVCEO como 20 V. La línea vertical relativa a Región üe saturación 50 )lA 40 , 40 )lA 30 , 20 1~_________________________________,~,-.~20~)lA~~ lE ... ... ... I -~-- 1O)lA101~______________________~~~ ~ __ O.3V I V CE ,al 5 10 Región de corte t 15 20 Capítulo 3 Transistores bipolares de unión
- 157. las características que se define como VCE,", especifica el VCE mínimo que puede aplicarse sin caer en la región no lineal denominada como región de saturación. El nivel de VCE,.., suele encontrarse en las proximidades de los 0.3 V que se especifican para este transistor. El nivel máximo de disipación se define mediante la ecuación siguiente: (3.16) Para el dispositivo de la figura 3.22, la disipación de potencia del colector se especificó como 300 mW. Así surge la pregunta respecto a cómo graficar la curva de disipación de poten- cia del colector especificada por el hecho de que o bien Pe "', = VCEle. = 300 mW VCEle = 300 mW En cualquier punto de las características el producto de VeE e le debe ser igual a 300 IDW. Si se elige que le tenga un valor máximo de 50 mA y se sustituye en la relación anterior, se obtiene VCEle = 300mW VCE(50 mA) = 300mW 300mW VeE = = 6V 50mW Como resultado, se encuentra que si le = 50 mA, entonces VCE == 6 V sobre la curva de disipación de potencia, como se indicó en la figura 3.22. Si ahora se elige que VeE tenga un valor máximo de 20 V, el nivel de le es el siguiente: (20 V)/c = 300 mW 300mW le=--- 20V = 1SmA definiendo un segundo punto sobre la curva de potencia. Si ahora se elige un nivel de le a la mitad del rango medio tal como 25 mA, y se despeja Con objeto de obtener el nivel resultante de VCE' se obtiene y Como también se indica en la figura 3.22. 300mW 300mW 25mA = 12V Por lo regular, se puede dibujar un estimado general de la curva real utilizando los tres puntos que se defmieron antes. Desde luego, mientras más puntos se tengan, más exacta será la curva: sin embargo, casi siempre lo único que se necesita es un estimado general. La región de corte se define como la región por abajo de lc = ICEO' Esta región debe evitarse también si la señal de salida debe tener una distorsión mínima. En algunas hojas de especificaciones sólo se incluye ICBO' Entonces, se debe utilizar la ecuación lCEO = f3/CBO para darse una idea del nivel de corte si no se dispone de las curvas características. La operación en la región resultante de la figura 3.22 asegurará una distorsión mínima de la señal de salida, y los niveles de corriente y de voltaje que no dañarán al dispositivo, En caso de que no se disponga de las curvas características, o que éstas no aparezcan en la hoja de especificaciones (cosa que suele ocurrir), sólo habrá que asegurar que le' VCE' Ysu producto Vc~c caigan dentro del rango que aparece en la ecuación (3.17). 3.8 limites de operación 131
- 158. f3 132 lCEO :> lc :> lcm" VCE :> VCE :> VCE""1 m:1x (3.17) Para las características de base común, la curva de potencia máxima se define mediante el siguiente producto de cantidades de salida: (3.18) 3.9 HOJA DE ESPECIFICACIONES DE TRANSISTORES Debido a que la hoja de especificaciones es el enlace de comunicación entre el fabricante y el usuario, es muy importante que la información que incluye se reconozca y se entienda con claridad. Aunque no hemos presentado todos los parámetros, ahora conoceremos casi todos. Los parámetros restantes se presentarán en los capítulos siguientes. Entonces, se hará men- ción a esta hoja de especificaciones con objeto de repasar la forma como se presenta el parámetro. La infonnación que se proporciona como figura 3.23 se tomó directamente de la publicación Small-Signal Transistors, FETs, and Diodes (Transistores de pequeña señal. FET y diodos) que preparó la compañía Motorola Inc. EI2N4123 es un transistor npn de uso cuya identificación de encapsulado y tenninales aparecen en la esquina superior derecha de la figura 3.23a. Casi todas las hojas de especificaciones se desglosan en valores nominales máximos, característi- cas térmicas y características eléctricas. Las características eléctricas se desglosan después en "encendido","apagado" y en características de pequeña señal. Las características de "encendido" y "apagado" se refieren a los límites de de, en tanto que las de pequeña señal incluyen los parámetros importantes para la operación en ac. Obsérvese en la lista de valores nominales máximos que VCEm" =VCEO =30 V con lcm " = 200 mA. La disipación máxima del colector Pc.' = PD = 625 mW. El factor de pérdida de disipación bajo el valor máximo especifica que er~alor máximo disminuye en 5 mW por el aumento de cada 1Q de temperatura por arriba de los 25 oC. En las características "apagado" leBo se especifica como 50 nA y en las de "encendido" VCE . = 0.3 V. El nivel de hFE tiene un rango entre 50 y 150 en lc =2 mA YVCE =1 V. y un valor .;';ínimo de 25 a la mayor corriente de 50 mA al mismo voltaje. Ahora definimos los límites de operación para el dispositivo y se repiten a continuación en el fonnato de la ecuación (3.17) utilizando hFE = 150 (el límite superior) e ICEO '" {3ICBO = (150)(50 nA) =7.5 ,uA. Es cierto que para muchas aplicaciones el 7.5 ,uA =0.0075 mA puede considerarse como OmA sobre una base aproximada. Límites de operación 7.5,uA :> le :> 200 mA 0.3V:>VcE :>30V VcElc :> 650mW En las características de pequeña señal se proporciona el nivel de h¡, ({3,,) junto con una gráfica de la forma en que varía con la corriente del colector en la figura 3.23f. En la figura 3.23j se demuestra el efecto de la temperatura y la corriente del colector en el nivel de hFE ({3,,).A temperatura ambiente (25 oC) obsérvese que hFE ({3do) tiene un valor máximo de l en el área cercana a 8 mA aproximadamente. Confonne lc se incrementa por arriba de este nivel, hFEdisminuye a la mitad del valor cuando Ices igual a 50 mA. También puede disminuir a este nivel si lc disminuye al nivel bajo de 0.15 mA. Como se trata de una curva normalizada. si se tiene un transistor con f3dc =hFE =50 a temperatura ambiente, el valor máximo a 8 rnA es 50. Cuando [c =50 mA ha disminuido a 50/2 =25. En otras palabras, la nonnalización revela que Capitulo 3 Transistores bipolares de unión
- 159. el nivel real de hFE a cualquier nivel de le se dividió entre el valor máximo de hFE a esa temperatura y con le;; 8 mA. Obsérvese asímismo que la escala horizontal de la figura 3.23j es una escala logarítmica. Las escalas logarítmicas se analizan con todo detalle en el capítulo 11. Es probable que el lector, cuando disponga de tiempo para revisar las primeras secciones del capítulo 11, quiera hacer un nuevo repaso de las gráficas que se incluyen en esta sección. nLORES :'IOOMI:'ALES MÁXIMOS Valor Símbolo 2N4123 Unidad 2N4123 Voltaje coleCIOf-eTmsor VCEO 30 Vd, ENCAPSULADO 29-04, ESTILO Voj¡Jje emisor-base Corriente del colector continua Di<";'l;J.(iÓn tol"l del di~po~ilivo @T,=25°C Pérdjd~ de di~lpJC1{m arriba d~ 25 "C R~ngll de temperJ!Ur~ de umón en (}per~ción J ~lmaccnam'~n1o e.l,.R.CTERisTICAS TÉRMICAS Característica R~~isteneia tcrmiea. unión a enc:¡p,;ul:J.do ReSistencia t¿rmie<l. unión a ambiente VCBU YEBO 'e Pe TJ.T"ó Símbolo Rme R~JA '" Vdc 5.0 Vdc 200 mAdc 625 mW 5,0 m'W"C -55~+15() 'c Máximo Lnidad 833 °CW 200 °CW CARACTERisTICAS ELÉCfRICAS (TJI ~ 25 T J m~nos qu.:;e .:specifiquc lo contr.lrio) Característica CARACTERiSTlCAS DE APAGADO Voltaje de ruptura {1} colector-emisor {le - 1.0 mAde.IE -O} Voltaje de ruptura colector-b<lse {l =oIOflAdc.lr"'O} Voltaje de ruptuw emisor-base {l~=IOflAde.le"'O} Comente de corte del colector (Ves'" 20 Vde. lE = O) Corriente de corte del emIsor {VOE =o 3.0 Vdc.le '" O} c c eARA TERISTICAS DE EN Ganancia de corriente OC 1) ENDIDO (le'" 2.0 mAdc. VCE "" 1.0 Vdc) (! =50mAdc.V = 1.0 Vdc) Voltaje de saturación (l) colector-emisor (le =50 mAde.le = 5.0 mAdc) VolwJe de satUr.lción base-emisor (le'" 50 mAdc.IB = 5.0 mAdc) -, -,CARACTERISTICAS DE PEQt;ENA SENAL Producto ganancia en corriente-ancho de band3 (le'" 10 mAdc. VCE '" 20 Vde. f= 100 MHz) CapaCItancia de sahdu (VCB = 5.0 Vdc. lE =-0. f '" 100 MHz) Capacitanc,a de entrada ("'BE == 0.5 Vdc.lc = Q. f == 100 KHz) CapacitancIa colector-base (Ir",O,Vcs =-5.0V.f= 100kHz) Ganan<:ia en corriente en ~queia seiíal (le = 2.0 mAdc. VCE "" 10 Vde. f= 1.0 kHz) GananCia en comente-alta frecuencia (Ic = 10 mAdc. VCE = 20 Vdc. f== 100 MHz) (le =2.0 mAde. VCE"" 10 V, f= 1.0 kHz) Figura de ruido {le = 100 flAdc. VCE"" 5.0 Vde. Rs '" 1.0 k ohm. f= 1.0 KHz} (I) Pru.:ba de pulso: ancho del pulso _ 300 ¡.¡s. Ciclo de trabaJo'" 2.0 <k Figura 3_23 Hoja de especificaciones de transistores. TO-92 (TO-226AA) 3 Colc<:tor " R;'~2 3 1 Em"or TRANSISTOR DE PROPÓSITO VIBRICEO V'BRICBO V"'BR1E.!lO leBo IEBO h~ VCE 'Ul V BE,~, f, GENERAL NPl'i SILICIO Máximo 30 40 5.0 50 25 - - 250 50 2.5 50 50 50 150 -0,3 0,95 4.0 'O 4.0 200 200 6.0 I Lnidad Vd<: Vdc Vdc nAde nAde - Vd' Vdc MHz pF pF pF dE 3.9 Hoja de especificaciones de transistores f3 133
- 160. f3 ~ " "º§ ";:¡ ¿ "'-' ":s ~ ;:: u ~ W :;: l; ;¡ 10 7.0 5.0 Antes de concluir esta descripción de las características, obsérvese el hecho de que no se proporcionan las características reales del colector. De hecho, casi todas las hojas de especifi- caciones que presentan la mayoría de los fabricantes omiten proporcionar las características completas. Es de esperarse que los datos que se proporcionan sean suficientes para utilizar de manera eficaz el dispositivo en el proceso de diseño. Como se observó en la introducción de esta sección, no todos los parámetros que se inclu- yen en la hoja de especificaciones se definieron en las secciones o capítulos anteriores. Sin embargo, la hoja de especificaciones que se proporciona en la figura 3.23 se mencionará con frecuencia en los capítulos que siguen, a medida que se presenten los parámetros. La hoja de especificaciones puede ser una herramienta muy valiosa en el diseño o al utilizarla en el análisis, pero debe hacerse cualquier esfuerzo que sea necesario para conocer la importancia de cada parámetro. y la forma en que puede variar con los niveles cambiantes de comente, temperatura y demás. Figura 1 - Capacitancia Figura 2 - Tiempos de conmutación , , , i 200 " , , , , i i ¡ I i , ~ ! I : ! 100 "'- , I , , , , , • e i l' T- .bo • , . 70 E. 8- 50 , I 3.0 :::::::<..../ -........... -........... = 30 ,~ ........, , I :/ .~ ."'<' .i/ ,,/, ~ I .... 20 2.0 _,COb~ ......... ............... / ...... Ir "y: .Y. 1.0 12 10 8 6 4 2 O i I 0.1 . .~. 0.2 0.3 0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 20 30 40 Voltaje de polarización inversa (V) Ib1 10.0 7.0 5.0 1.0 Vcc = 3 V ~........ /~! ' ......... . i le/lB-lO O.sy+-c-I·VEB (abieno) 2.0 3.0 5.0 10 20 30 50 le- Corriente de colector (mA) ('1 CARACTERÍSTICAS DE PEQUEÑA SEJ;AL PARA AUDIO FIGURA DE RUIDO (VCE = 5 Vdc. T A = 25"C) Ancho de banda = 1.0 Hz Figura 3 - Variaciones de frecuencia. Figura 4 - Resistencia de la fuente , 14 f= 1 kHz 1/ / / / / / / Resistencia de la fuente =' :WO.Q V le = 1 mA 12 , .JI '// '. Resistencia de la fuente = '200.0: i..Xle = 0.5 mA Resistencia de la fuente = 1kD. "- v--- Ic= 5O I1A I ~ 'x:" .......... I I ::-- ....~ .'i , ~ : , I Resist~ncia de la fuente = 500 n •¡-------...le = 100 J.LA 10 2 :s 8 ~ 2 6.g ¡;:: 5, 4 ~ "':;: 2 1 1mAJ"/ / / V/ I / ¡-----le =0.5mA .J / I I · v / . I /~ "- /V I / / Ic= 5O I1A I'-~! /. !/'J . ~X /!/'" : 1; iooJ.I.A ! , . , O 100 200 -- 0.1 0.2 0.4 2 " 10 20 40 100 0.1 0.2 0.4 1.0 2.0 4.0 10 20 40 100 rFrecuencia (kHz.) (dI (,) Figura 3.23 Continuación. 134 Capítulo 3 Transistores bipolares de unión
- 161. PARÁMETROS h VCE = 10V,j= 1 kHz. T=25°C Figura 5 - Ganancia de corriente Figura 6 - Admitancia de entrada 100 I '6 50 ~ e_ '" -----I -- o ~ 20 o 10~ I I "'g .~ 5.0 :g -j I . , .:::./ 1.0 ~~___________'-~_L-__ ~ 30 0.1 , 0.2 1 i I I - 1.0 2.0 JC' Corriente de colector (mAl (O 1.0 5.0 10 0.1 0.2 0.5 1.0 2.0 5.0 le- Corriente de colector (mA! (g) Figura 7 - Impedancia de entrada Figura 8 . Relación de retroalimentación de voltaje . 1.0 0.5 =:_.====:=====~=.~-;;;,-j- - -- ._-_..-------------- 0.2 ' -_ _ _. _ _ _ _ _ _ _ _ _---' 0.1 0.2 0.5 1.0 2.0 5.0 10 0.2 le' Corriente de colector (mA) (h) CARACTERÍSTICAS ESTÁTICAS Figura 9 '" Ganancia de corriente en DC 1.0 +25°CI 0.5 1.0 2.0 5.0 1(". Corriente de colector (mAl (i) , ~ = 1.0 ,¡T J VCE=lV _ ~ ~ i "2 +25OC = " " 0.7 .~ -g,o " 0.5o ~ ~o .<:; ~ e 0.3 O 0.2, .:::,"'- 1 5SOC ..- ¡'- ! --- ............ I "'-I '- '.'. 1 ! , ,,~ """0.1 0.1 0.2 0.3 0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 20 30 50 70 100 200 le Corriente de colector (mA) Ftgura 3.23 Continuación. 3.9 Hoja de especificaciones de transistores 10 10 f3 135 "
- 162. f3 Figura 3.24 Respuesta del trazador de curvas al transistor npn 2N3904. Flgura 3.25 Determinación de la f3ac para las características del transistor de la figura 3.24 a le = 7mAyVCE =:SY. 136 3.10 PRUEBA DE TRANSISTORES De manera semejante como ocurre con los diodos, existen tres "rutas" que pueden tomarse para verificar un transistor: trazador de curvas, medidor digital y óhmerro. Trazador de curvas El trazador de curvas de la figura 1.45 generará una imagen igual a la pantalla de la figura 3.24 una vez que todos los controles se ajusten de manera adecuada. Las pantallas más pequeñas a la derecha indican la escala que debe aplicarse a las características. La sensibilidad vertical es de 2 mA /div, 10 que da por resultado la escala que se ilustra a la izquierda del monitor. La sensibilidad horizontal es de 1 V /div, 10 que da por resultado la escala que se muestra abajo de las características. La función de paso indica que las curvas están separadas por una diferencia de 10 pA, empezando en Of.1A para la curva de la parte inferior. El último factor de escala que se proporciona se puede utilizar para detenninar con rapidez la f3ac para cualquier región de las características. Sólo multiplique el factor que aparece en pantalla por el número de divisiones entre las curvas lB en la región de interés. Por ejemplo, determine f3" para un punto Q de le = 7 mAy VCE = 5 V. En esta región de la pantalla, la distancia entre las curvas lB es de¡¡' de una división, como se indica en la figura 3.25. Si se usa el factor especificado, se encuentra que 2.0"",( , , 16mA: 14mAi, 12mAi 4mAi i 2mAI I , , i, i i! I !OmA" i I ! , ¡r · /: I rí' i i I · · , I " i = ~ div (200) = 180 10 div ! 1: I ¡ SO ,(lA r- ,70 !lA e , . , 60 flA 50,(lA 40,uA . 30 llA 20 llA - : !OllA ¡ . I OllA I - -~,_. - - OV lV 2V 3V 4V 5V 6V 7V SV 9V lOV 1 -8mA ¡ IB,=40pA lc, = 8.2 mA r.;:-::::--:::-:::::2->=::¿=-C=+f=--~-ti========- =-ro div +/Punto Q 1 ... (lc =7mA.VcE =5V) -- J IB=30~AIc,=6.4mA Capítulo 3 Transistores bipolares de unión Venieal por división 2mA Horizontal por división IV Por paso 10,(lA /3o gm por división 200
- 163. Al utilizar la ecuación (3.11) se obtiene 1.8mA 10llA = 180 lo cual verifica la determinación anterior. le, - le, = B.2mA - 6.4mA lB, - lB, 40llA - 30llA Medidores digitales avanzados Hoy en día, en el mercado se dispone de medidores digitales avanzados, como el que se muestra en la figura 3.26, que son capaces de proporcionar el nivel de hFE, si se utilizan los conectores que están en la parte inferior a la izquierda del disco selector de función. Obsér- vese la opción de pnp o npn y la disponibilidad de dos bornes para el emisor para manejar la secuencia de contactos, según sea el encapsulado. El nivel de hFE se determina a una corrien- te del colector de 2 mA para el Testmate l75A, que también aparece en la pantalla digital. Obsérvese que este versátil instrumento también puede verificar un diodo. Puede medir la capacitancia y la frecuencia además de las funciones nonnales de medición de voltaje, co- rriente y resistencia. De hecho, en el modo de verificación de diodo se puede usar para verificar las uniones p-n de un transistor. Con el colector abierto, la unión base~emisor debe dar por resultado un voltaje bajo de aproximadamente 0.7 V, con la punta de prueba roja (positivo) conectada a la base y la punta de prueba negra (negativo) conectada al emisor. Una inversión de las tenninales debe dar por resultado una indicación G.L. para representar la unión con polarización inversa. De manera análoga, con el emisor abierto. es posible verificar los estados de polarización directa e inversá de la unión base-colector. Ftgura 3.26 Probador de transistores. (Cortesía de Computronics Teehnology, lne.) 3,1() Prueba de transistores f3 137
- 164. f3 Figura 3.27 Verificación de la unión base-emisor con polarización directa de un transistor npn. Ralta Figura 3.28 Verificación de la unión base-colector con polarización inversa de un transistor npn. 138 (al Óhmetro Un óhmetro o las escalas de resistencia de un DMM pueden utilizarse para verificar el estado de un transistor. Recuerde que para un transistor en la región activa, la unión base-emisor tiene polarización directa y la unión base-colector polarización inversa. Por tanto, en esencia. la unión con polarización directa debe registrar una resistencia relativamente baja, mientras que la unión con polarización inversa muestra una resistencia mucho mayor. Para un transistor npn, la unión con polarización directa (palarizada por la fuente interna en el modo de resisten- cia) base-emisor debe verificarse como se indica en la figura 3.27, y da por resultado una lectura que, por lo regular, caerá en el rango de 100 Q a unos cuantos kilohms. La unión con polarización inversa base-colector (una vez más polarizada inversamente por la fuente interna) debe verificarse según se muestra en la figura 3.28 con una lectura que suele exceder los 100 kil. Para un transistor pnp las terminales se invierten para cada unión. Es obvio que una resistencia grande o pequeña en ambas direcciones (invirtiendo los contactos) para cada unión de un transistor npn o pnp indica un dispositivo dañado. Si ambas uniones de un transistor dan por resultado las lecturas esperadas, el tipo de transistor también puede determinarse con sólo observar la polaridad de las puntas de prueba cuando se aplican a la unión base-emisor. Si la punta de prueba positiva (+) se conecta a la base y la negativa (-) al emisor, una lectura de baja resistencia indicaria un transistor npn. A su vez, una lectura de alta resistencia indicaría un transistor pnp. Aunque también puede utilizarse un óhmetro para detenninar las tenninales (base, colector y emisor) de un transistor, se supone que esta determinación puede hacerse con sólo observar la orientación de los contactos en el encapsulado. 3.11 ENCAPSULADO DE TRANSISTORES E IDENTIFICACIÓN DE TERMINALES Una vez que se ha fabricado el transistor utilizando una de las técnicas que se describen en el capítulo 12, se unen las tenninales mediante pequeños alambres, que casi siempre son de oro, aluminio o níquel. y toda la estructura se encapsula en un "contenedor" como el que se muestra en la figura 3.29. Los que se construyen para trabajo pesado son dispositivos de alta poten- cia, en tanto que otros cuyo encapsulado es pequeño (tipo sombrero) o cuyo cuerpo es de plástico son dispositivos de baja o mediana potencia. Siempre que sea posible, el encapsulado del transistor tendrá algún tipo de marca para indicar qué terminales se encuentran conectadas al emisor, colector o base de un transistor. Algunos de los métodos que se utilizan con mayor frecuencia se indican en la figura 3.30. (b) Co) (d) FlgUra 3.29 Varios tipos de transistores. a) Cortesía de General Electric Company; b) y c) cortesía de Motorola, lnc.; d) cortesía de International Rectifier Corporation. Capitulo 3 Transistores bipolares de unión
- 165. figura 3.30 Identificación de terminales del transistor. En la figura 3.31 aparece la construcción interna de un encapsulado TO-92 de la línea Fairchild. Obsérvese el tamaño en extremo pequeño del dispositivo semiconductor real. Exis- ten pequeños alambres de oro para conectar las terminales, una estructura de cobre y un encapsulado de resina epóxica. Dado con proceso de pasivación Estructura de cobre (,) lnyección de compuesto de moldeo axial ,/" Encapsulado de epóxico IrI"i-f.-,. Lenguet3s de cierre (b) (e) Figura 3.31 Construcción interna de un transistor Fairchild en un encapsulado TO-92. (Cortesía de Fairchild Camera and Instrument Corporation.) En el encapsulado de terminales en doble línea, que aparece en la figura 3.32a, es posible encapsular cuatro transistores pnp individuales de silicio; las conexiones internas de las termi- nales se ilustran en la figura 3.32b. De igual manera como ocurre con el encapsulado de diodos en le, la identificación en la superficie superior indica el número 1 de las 14 terminales. 3.11 Encapsulado de transistores e identificación de terminales f3 139
- 166. f3 Figura 3.32 Transistores pnp de silicio Q2T2905 de Texas Instruments: a) apariencia; b) diagrama de base. (Cortesía de Texas Instruments Incorporated.) 140 (Vista superior) e B E NC E C B E NC E B e NC - Sin conexión inte~a (a) (b) 3.12 ANÁLISIS POR COMPUTADORA En el capítulo 4 se estudiará una red de transistores utilizando BASIC y PSpice (versiones DOS y Windows). Si se utiliza BASIC, el método será análogo a un análisis realizado a mano, ntientras que en un análisis mediante PSpice (versión DOS) se utilizará un modelo de transistor que se introduce en los párrafos siguientes. El PSpice (versión Windows) utilizará'un tran- sistor que se incluye en la biblioteca interna. PSpice (versión DOS) El enunciado de PSpice para la introducción de los elementos de un transistor tiene el formato siguiente: QI 3 4 nombre C B E nombre del modelo La Q se requiere para identificar el dispositivo como un transistor. El número 1 es el nombre elegido para el transistor, aunque puede incluir hasta siete caracteres (números y letras). Des- pués, se capturan las terntinales en el orden que aparece arriba. El último registro es el nombre del modelo, para dirigir al paquete de programación (programa) hacia la localización de los parámetros que definen al transistor. El enunciado del modelo tiene el siguiente formato: .MODEL QN ~ NPN (BF = 140 IS = 2E - 15) '------' ...... ~ # nombre tipo del modelo parámetros que serán especificados Como se indica, el enunciado debe comenzar con .MODEL y seguido por el nombre del mode- lo del transistor como se especificó en el enunciado anterior. Después, se indica el tipo de transistor y los valores de los parámetros que se especificarán que se incluyen dentro del pa- réntesis. La lista de parámetros, como aparece en el manual PSpice, es muy extensa y de hecho incluye 40 térntinos. Para las necesidades actuales sólo es necesario especificar dos parámetros. Entre éstos se incluyen el valor de beta, que se señala como BF, y la corriente de saturación inversa IS a un nivel que dé por resultado un voltaje base-entisor de aproximadamente 0.7 V cuando el dispositivo está "encendido". Los dos enunciados que se mencionaron antes aparecerán en la sección de análisis por computadora que se incluye en el capítulo 4. Serán los únicos enunciados diferentes de los que aparecen en el análisis de diodos del capítulo 2. En otras palabras, los elementos nuevos pueden Capitnlo 3 Transistores bipolares de unión
- 167. presentarSe en labibliotecaPSpice sin modificar los procedimientos ya descritos. En este sentido, el uso del paquete PSpice es una "experiencia de construcción" real con la posibilidad de analizar algunas redes muy complicadas que se encuentran a sólo unos cuantos enunciados de distancia. Análisis del centro de diseño de PSpice para Windows La elección de transistor bajo PSpice para Windows se encuentra al seleccionar Draw en la barra de menú de la ventana de 5chematics (esquemas). Después se elige Get New Par! (busca nuevo componente) seguido por Browse (hojear) para ver la lista disponible. Se en- cuentra eval.slb en la lista de Iibrary (biblioteca) y después de seleccionar la entrada se debe mover a través de la lista de dispositivos disponibles. Conforme oprima el botón de un dispo- sitivo al siguiente, una caja de Description aparecerá arriba de la entrada describiendo el tipo de dispositivo. Una vez que se elige la opción del transistor deseado, sólo se selecciona en el dispositivo y OK, y aparecerá en la pantalla para su colocación. El capítulo 4 describirá la forma de modificar los parámetros del transistor seleccionado y la forma de llevar a cabo un análisis de la red de transistores. § 3.2 Construcción de transistores 1. ¿Qué nombres se asignan a los dos tipos de transistores BJT? Dibuje la construcción básica de cada uno e identifique los diversos portadores minoritarios y mayoritarios en cada uno. Dibuje el símbolo gráfico junto a cada uno. ¿Se altera algún elemento de esta información al cambiar de una base de silicio a una de gennanio? 2. ¿Cuál es la diferencia más importante entre un dispositivo bipolar y uno unipolar? § 3.3 Operación del transistor 3. ¿Cómo se deben polarizar las dos uniones del transistor para una operación de amplificación co- rrecta del transistor? 4. ¿Cuál es la fuente de la corriente de fuga en un transistor? 5. Dibuje una figura similar a la figura 3.3 para la unión con polarización directa de un transistor npn. Describa el movimiento resultante del ponador. 6. Dibuje una figura similar a la figura 3.4 para la unión con polarización inversa de un transistor npn. Señale el movimiento resultante del portador. 7. Dibuje una figura similar a la figura 3.5 para el flujo de portadores mayoritarios y minoritarios de un transistor npn. Describa el movimiento resultante del ponador. 8. ¿Cuál de las comentes del transistor es siempre la mayor? ¿Cuál es siempre la menor? ¿Cuáles de las dos corrientes son relativamente cercanas en magnitud? 9. Si la comente del emisor de un transistor es de 8 mA e lB es de 1/100 de le determine los niveles de le e lB· § 3.4 Configuración de base común 10. De memoria, dibuje el símbolo del transistor para un transistor pnp y npn. e insene la dirección convencional del flujo para cada corriente. 11. Utilizando las características de la flgura 3.7, especifique VBE alE = 5 mA para VeB ;:::: 1 V, 10 V Y 20 V. ¿Es razonable suponer. con base en una aproximación, que VeB tiene sólo un pequeño efecto en la relación entre VBE elE? 12. a) Determine la resistencia promedio en ac para las características de la figura 3.10b. b) Para las redes en las cuales la magnitud de los elementos resistivos se encuentra en kilohms, ¿es válida la aproximación de la figura 3.10c (basándose en los resultados del inciso a)? 13. a) Usando las características de la figura 3.8, detennine la corriente resultante del colector si lE = 4.5 rnA VcB =4 V. b) Repitaelincisoaparal[=4.SmA Ves = 16 V. e) ¿Cómo han afectado los cambios de VeB el nivel resultante de le? d) Respecto a una base aproximada. ¿cómo se relacionan lE e le basándose en los resultados anteriores? Problemas f3 PROBLEMAS 141
- 168. f3 142 14. a) b) e) d) e) 15. a) b) e) Empleando las características de las figuras 3.7 y 3.8, determine le si Ves = 10 V VSE ::; 800 rnV. Determine VSE si le::; 5 mA Y Vcs::; 10 V. Repita el inciso b utilizando las características de la figura 3.10b. Repita el inciso b utilizando las características de la figura 3.lOc. Compare las soluciones para VBE para los incisos b, c. y d. ¿Se puede ignorar la diferencia si normalmente se encuentran niveles de voltaje mayores a unos cuantos volts? Dada una adc de 0.998. detennine le si lE::; 4 mA. Determine cxdc si lE = 2.8 mA e lB = 20 p.A. Encuentre lE si lB::; 40 jiA Y udc es 0.98. 16. Dibuje de memoria la configuración del transistor en base común (para npn y pnp) e indique la polaridad de la polarización aplicada y las direcciones de corriente resultantes. § 3.5 Acción amplificadora del transistor 17. Calcule la ganancia de voltaje (Av =VL/V) para la red de la figura 3.12 si Vi =500 mV y R =1 k,Q. (Los otros valores del circuito permanecen iguaJes.) 18. Calcule la ganancia de voltaje (A" = VL/V) para la red de la figura 3.12 si la fuente tiene una resistencia interna de 100 Q en serie con Vi" § 3.6 Configuración de emisor común 19. DefinalcBo e ICEO' ¿En qué son diferentes? ¿Cómo están relacionados? ¿Por lo regular sus magni- tudes son cercanas? 20. Utilizando las características de la figura 3.14: ~·21. *22. 23. a) Encuentre el valor de lc correspondiente a VBE = +750 mV y VCE = +5 V. b) Encuentre el valor de VCE YVBE correspondiente a le =- 3 mA e lB = 30 ¡.lA. a) b) e) d) a) b) e) a) b) e) d) Para las características de emisor común de la figura 3.14, determine la beta en dc en un punto de operación de VCE = +8 Ve 'c= 2 mA. Encuentre e! valor de a correspondiente a este punto de operación. A VCE = +8 V, encuentre el valor correspondiente de ICEO' Calcule el valor aproximado de lCBO utilizando el valor de beta dc que se obtuvo en el inciso a. Usando las características de la figura 3.14a. determine 1CEO a VCE = 10 V. Determine f3dc en lB =10 j.iA YVCE =10 V. Utilizando la f3dc determinada en el inciso b. calcule ICBO' Utilizando las características de la figura 3.14a, determine f3dc en lB = 80 J1.A YVCE = 5 V. Repita el inciso a en lB::: 5 p;Ay VCE ::: 15 V. Vuelva a utilizar el inciso a en lB =30 f1A YVCE =10 V. Revisando los resultados de los incisos a a e, ¿cambia el valor de f3dc entre punto y punto en las características? ¿Dónde se encuentran los valores más altos? ¿Puede desarrollar algunas conclusiones generales acerca del valor de /3dc con base en un conjunto de características como las que se presentan en la figura 3.14a: * 24. a) Utilizando las características de la figura 3.l4a. determine fJ" en lB =80 ¡LA YVeE =5 V. b) Repita el inciso a en lB = 5 J1A y VCE = 15 V. c) Vuelva a hacer el inciso a en lB =30 Ji.A YVCE =10 V. d) Al revisar los resultados de los incisos a a e, ¿cambia el valor de f3ac entre punto y punto en las características? ¿Dónde se encuentran los valores más altos? ¿Puede determinar algunas conclusiones generales acerca del valor de f3ac con base en un conjunto de características de colector? e) Los puntos seleccionados en este ejercicio son los mismos que los que se utilizaron en el pro- blema 23. Si se llevara a cabo el problema 23, compare los niveles de f3dc y f3ac para cada punto y comente acerca de la tendencia en magnitud para cada cantidad. 25. Utilizando las características de la figura 3.14a, determine f3dc en lB = 25 J1A y VCE = 10 V. Después calcule a dc y el nivel resultante de lE' (Utilice el nivel de Ic determinado por Ic ::: f3diB') 26. a) Dado que ade = 0.987, especifique el valor correspondiente de f3de. b) Una vez especificado f3dc ::: 120, determine el valor correspondiente de a. c) Sif3dc::: 180e Ic = 2.0 mA, encuentre lEe lB' Capítulo 3 Transistores bipolares de unión
- 169. 27. Dibuje de memoria la configuracíón de transistor en emisor común (para npn y pnp) e inserte el arreglo correcto de la polarización con las direcciones de corriente resultantes para lB' le elE" § 3.7 Configuración de colector común 28. Se aplica un voltaje de 2 V nns (medidos de la base a tierra) al circuito de la figura 321. Suponien- do que el voltaje del emisor siga exactamente el vohaje de base y que Vbe (rms) = 0.1 V, calcule la amplificación de voltaje del circuito (A" = Vo I Vi) Yla corriente del emisor para RE = 1 kG. 29. Para un transistor que tenga las caractensticas de la figura 3.14, dibuje las características de entra- da y de salida de la configuración de colector común. § 3.8 limites de operación 30. Determine la región de operación para un transistor que tenga las características de la figura 3.14 si/c mó.x=7mA, VCEm~x=17V,yPcmó:<=40mW. 31. Especifique la región de operación para un transistor que tenga las características de la figura 3.8 si lcmó:< = 6 mA, VCBmó:< = 15 V, YPCm:íX =30mW. § 3.9 Hoja de especificaciones de transistores 32. Refiriéndose a la figura 3.23. determine el rango de temperaturas para el dispositivo en grados Farenheit. 33. Utilizando la información que se proporciona en la figura 3.23 con respecto a PDmáx' VCEmáx,ICm:;,:' y VCEm:....' dibuje los límites de operación para el dispositivo. 34. Con base en los datos de la figura 3.23, ¿cuál es el valor esperado de lCEO utilizando el valor promedio de J3dC ? 35. ¿Cómo se compara el rango de hFE (figura 3.23j, normalizada a partir de hFE := 100) con el rango de hlc (fIgura 3.23f) para el rango de le desde 0.1 mA a 10 mA? 36. Utilizando las características de la fIgura 3.23b, determine si la capacitancia de entrada en la configuración de base común se incrementa o disminuye con los crecientes niveles de potencial de polarización inversa. Explique por qué. *37. Utilizando las características de la figura 3.23f. determine cuánto ha cambiado el nivel de h(e desde su valor en 1 mA a su valor en 10 mA. Obsérvese que la escala vertical es una escala logáritrnica que puede referirse a la sección 11.2. ¿Es este cambio tal que deba considerarse en una situación de diseño? * 38. Utilizando las características de la figura 3.23j, detenmne el nivel de fidc en le= 10 mA en los tres niveles de temperatura que aparecen en la figura. ¿Es significativo el cambio para el rango de temperatura especificado? ¿Se trata de un elemento que deba considerarse en el proceso de diseño? § 3.10 Prueba de transistores 39. a) Utilizando las características de la figura 3.24, determine f3ac en le == 14 mA y VCE = 3 V. b) Determine f3ac en lc = 1 mA YVCE = 8 v, e) Especifique Jl" en le = 14 mA YVCE = 3 V. d) Detennine (3.e en le =1 mA YVeE =8 V. e) ¿Cómo se comparan los niveles de f3ac y de f3dc en cada región? f) ¿Es válida la aproximación {3dc == {Jac para este conjunto de características? *Los asteriscos indican problemas más difíciles. Problemas f3 143
- 170. CAPÍTULO 144 Polarización en dc-BJT 4.1 INTRODUCCIÓN El análisis o diseño de un amplificador a transistor requiere de un conocimiento tanto para la respuesta en de como para la respuesta en ac del sistema. Muy a menudo se asume que un transistor es un dispositivo mágico que puede elevar el nivel de una señal de entrada de ac, sin la asistencia de una fuente externa de energía. En realidad, el nivel de potencia de salida de ac mejorado es el resultado de una transferencia de energía desde las fuentes de dc aplicadas. Por tanto, el análisis o diseño de cualquier amplificador electrónico tiene dos componentes: la porción de dc y la porción de ac. Por fortuna, el teorema de la superposición puede aplicarse y la investigación de las condiciones de de puede separarse por completo de la respuesta de ac. Sin embargo, se debe tener en cuenta que durante el estado de diseño o síntesis, la elección de los parámetros para los niveles requeridos de dc afectarán la respuesta en ac, y viceversa. El nivel de de de un transistor en operación es controlado por diversos factores, incluyendo el rango de puntos de operación posibles sobre las características del dispositivo. En la sección 4.2 se especifica el rango para el amplificador a BIT. Una vez definidos los niveles de voltaje y de corriente de dc, se debe construir una red que establecerá el punto de operación deseado; en este capítulo se analizan varias de estas redes. Cada diseño también determinará la estabilidad del sistema, es decir, qué tan sensible es el sistema a las variaciones de temperatura. Este aspecto también se investigará en una sección posterior del presente capítulo. Aunque en este capítulo se analiza cierta cantidad de redes, existe una similitud fundamental entre el análisis de cada configuración debido al uso recurrente de las siguientes relaciones básicas, que son importantes para un transistor: VBE = O.7V (4.1) (4.2) (4.3) Una vez que estén analizadas las primeras redes, la solución de las siguientes se tornará más clara. En la mayoría de los casos la corriente base lB es la primera cantidad que debe determinarse. Una vez que lB se conoce, las relaciones de las ecuaciones (4.1) a (4.3) pueden aplicarse para encontrar las cantidades de interés restantes. Las similitudes en el análisis serán inmediatamente obvias según vaya avanzando en este capítulo. Las ecuaciones para JB son tan familiares para una cantidad de configuraciones que una ecuación puede derivarse de otra sólo Capítulo 4 Polarización en dc-B.IT
- 171. con eliminar o añadir uno o dos términos. La principal función de este capítulo es desarrollar un nivel de familiaridad con el transistor BJT, el cual podría permitir un análisis en dc de cualquier sistema que pueda utilizar el amplificador a BJT 4.2 PUNTO DE OPERACIÓN El término polarización que aparece en el título de este capítulo es un término que comprende todo lo relacionado para la aplicación de voltajes de de, que ayudan a establecer un nivel fijo de comente y voltaje. Para los amplificadores a transistores el voltaje y comente de dc resultantes establecen un punto de operación sobre las características que definen una región que se utilizará para la amplificación de la señal aplicada. Debido a que el punto de operación es un punto fijo sobre las características, también se le !lama punto de reposo (abreviado punto Q, por la sigla en inglés de, quiescent point). La figura 4.1 muestra una característica general de salida de un dispositivo con cuatro puntos de operación indicados. El circuito de polarización puede diseñarse para establecer la operación del dispositivo en cualquiera de estos puntos o de otros dentro de la región activa. Los valores máximos están indicados en las características de la figura 4.1 mediante una línea horizontal para la corriente máxima del colector le ' y una línea vertical~, cuando sea el voltaje máximo del colector-emisor VCE . La restricción de máxima potencia se m" define por la curva Pe en la misma figura. En el extremo inferior de las escalas se encuentra m" la región de corte, definida por ls'; OJiA, Yla región de saturación, definida por VCE '; VCEm ' El dispositivo BJT puede estar en polarización para operar fuera de estos límites máxi- mos, pero el resultado de tal operación podría ser un recorte considerable de la vida del dispo- sitivo, o bien la destrucción del dispositivo. Cuando se confina la región activa pueden seleccionarse muchas áreas o puntos de operación diferentes. El punto Qque se elige a menudo depende del empleo del circuito. De cualquier manera, se pueden considerar algunas diferen- . lc(mA) 80l1A / ,Cmáx 25 20 50 IJ-A 15 Saturación s 10 20 pA ,- - 5 C ¡OpA A 5 10 15 20 Corte Hgura 4.1 Varios puntos de operación dentro de los límites de operación de un transistor. 4,2 Punlo de operación 145
- 172. 146 cias entre los diversos puntos mostrados en la figura 4.1 para presentar algunas ideas básicas acerca del punto de operación y, por tanto, del circuito de polarización. Si no se utilizara la polarización, el dispositivo estaría al principio completamente apaga- do,dando por resultado un punto Q enA, es decir, cero corriente a través del dispositivo (y cero voltaje a través de él), Debido a que es necesario polarizar un dispositivo de forma que pueda responder al rango completo de la señal de entrada, el punto Ano sería precisamente el adecua- do. Para el punto B, si la señal se aplica al circuito, el dispositivo tendrá una variación en corriente y voltaje desde el punto de operación, permitiendo al dispositivo reaccionar (y posi- blemente amplificar) tanto ante las excursiones positivas como negativas de la señal de entra- da. Si la señal de entrada se elige correctamente, el voltaje y la corriente del dispositivo ten- drán variación, pero no la suficiente como para llevar al dispositivo hacia el corte o a la saturación. El punto e pennitiría cierta variación positiva y negativa de la señal de salida, pero el valor pico a pico estaría limitado por la proximidad de VCE =OVIIe =OrnA, La operación en el punto e también acarrea inquietud acerca de las no linealidades presentadas por el hecho de que hay un cambio rápido en las curvas de lB en esta región. En general, es preferible operar donde la ganancia del dispositivo es muy constante (o lineal) para asegurar que la aruplifica- ción a través de la excursión completa de la señal de entrada es la misma, El punto B es una región de espaciamiento más lineal y, por tanto, de operación más lineal, según se muestra en la figura 4.1, El punto D establece el sitio de operación del dispositivo cerca del nivel de voltaje y potencia máxima. La excursión del voltaje de salida en la dirección positiva se en- cuentra entonces limitada para no exceder el voltaje máximo. Por tanto, el punto B parece ser el mejor punto de operación en términos de ganancia lineal y la excursión más grande posible de voltaje y corriente. Ésta es por lo general la condición deseada para los aruplificadores de pequeña señal (capítulo 8), pero no necesariaruente es el caso para los amplificadores de poten- cia, los cuales serán considerados en el capítulo 16. En este análisis, nos concentramos básica- mente en la polarización del transistor para la operación de amplificación en pequeña señal. Existe otro factor para la polarización muy importante que todavía debemos considerar. Una vez que seleccionamos y polarizamos el BJT en un punto de operación, también debe tomarse en cuenta el efecto de la temperatura. Este factor ocasiona que cambien los parámetros, como la ganancia en corriente del transistor (/3,,) y la corriente de fuga del transistor (lew)' Las mayores temperaturas dan como resultado mayores corrientes de fuga en el dispositivo, causando un cambio en la condición de operación establecida por la red de polarización. El resultado es que el diseño de la red debe ofrecer también un grado de estabilidad en tempera- tura, de tal forma que dichos carubios ocasionen la menor cantidad de modificaciones en el punto de operación. La estabilidad del punto de operación puede especificarse mediante un factor de estabilidad S,el cual indica el grado de cambio en el punto de operación debido a una variación en la temperatura. Es mejor un circuito de gran estabilidad; comparada con la estabi- lidad de varios circuitos polarizados. Para que el BJT esté polarizado en su región lineal o de operación activa, los siguientes puntos deben resultar exactos: 1. La unión base-entisordebe teneruna polarización directa (voltaje de laregiónp máspositivo) con un voltaje de polarización directa resultante de aproximadaruente 0.6 a 0.7 V. 2. La unión base-colector debe tener una polarización inversa (voltaje de la región n más positivo) con un voltaje de polarización inversa resultante de cualquier valor dentro de los límites máximos del dispositivo. [Obsérvese que para la polarización directa el voltaje a través de la unión p-n es p-positiva, ntientras que para la polarización inversa es opuesto (inverso) con n-positiva. Este énfasis sobre la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.] La operación en las regiones de corte, saturación y lineal de las características del BJT se ofrecen de la siguiente manera: l. Operación en la región lineal: Unión base-emisor con polarización directa Unión base-colector con polarización inversa Capítulo 4 Polarización en dc-BJT
- 173. 2. Operación en la región de corte: Unión base-emisor con polarización inversa 3. Operación en la región de saturación: Unión base-emisor con polarización directa Unión base-colector con polarización directa 4.3 CIRCUITO DE POLARIZACIÓN FIJA El circuito de polarización fija de la figura 4.2 ofrece una introducción relativamente directa y simple al análisis de la polarización en de de transistores. Aunque la red utilice un transistor npn, las ecuaciones y los cálculos se pueden aplicar con facilidad a la configuración con transistor pnp, con el solo hecho de cambiar todas las direcciones de corriente y los voltajes de polarización. Las direcciones de corriente de la figura 4.2 son las reales, y los voltajes están definidos por la notación estándar de doble subíndice. Para el análisis en dc, la red debe aislarse de los niveles de ac, reemplazando los capacitares por un equivalente de circuito abierto. Más adelante, la fuente Vee de dc puede separarse en dos fuentes (para propósitos de análisis solamente), como se muestra en la figura 4.3, para permitir una separación de los circuitos de entrada y de salida. También reduce la unión de las dos corriente que fluyen hacia la base lB' Como se observa, la separación es válida, como lo muestra la figura 4.3, donde Vce está conectada directamente a R8 y Re' justo como en la figura 4.2. Vee hRe RB L señal de ~salida e c, en ac + sena! de enrrada o VCE en ac C, 8+ V B ¿-- E ... Figura 4.2 Circuito de polarización fija. Polarización directa base-emisor Considere primero la malla del circuito base-emisor de la figura 4.4. Cuando escriba la ecuación de voltaje de Kirchhoff en la dirección de las manecillas del reloj, se obtendrá +Vec - lsRB - VBE =O Nótese la polaridad de la caída de voltaje a través de RB establecida por la dirección indicada de lB' Cuando se resuelve la ecuación para la corriente lB da por resultado lo signiente: I -Vcc - VBE lB - RB (4.4) Es verdad que la ecuación (4.4) no es difícil de recordar si se toma en cuenta que la corriente de base es la corriente a través de RB ' Yde acuerdo con la ley de Ohm dicha corriente es el voltaje a través de RB dividido entre la resistenciaRB , El voltaje a través de RE es el voltaje Vcc aplicado en un extremo menos la caída a través de la unión base-emisor (VBE ). Debido a 4.3 Circuito de polarización fija vcc Vee Re hRB L C + VeE B+ VBE - E ..- iFlgura 4.3 Equivalente de de de lla figura 4.2. + R, + ~"1 lB ~ V BE ' ... ... Figura 4.4 Malla base-emisor. 147
- 174. + ... Figura 4.5 Malla colector-emisor. E 1.... ... Hgura 4.6 Medición de VCE Y VC' . EJEMPLO 4,1 148 que el voltaje Vee y el voltaje base-emisor son constantes RB , fija el nivel de la corriente de base para el punto de operación, Malla colector~misor La sección colector-emisor de la red aparece en la figura 4.5 con la dirección de la corriente le indicada y la polaridad resultante a través de Re La magnitud de la corriente del colector está directamente relacionada a lB mediante (45) Es interesante observar que debido a que la corriente de base está controlada por el nivel de RBy que le está relacionada a lB por la constante {3, la magnitud de le no es una función de la resistencia Re El cambio de Re hacia cualquier nivel no afectará el nivel de lB o de le mientras se permanezca en la región activa del dispositivo. Sin embargo, como se verá más adelante, el nivel de Re detenninará la magnitud de VCE' el cual es un parámetro importante. La aplicación de la ley de voltaje de Kirchhoff en la dirección del sentido de las manecillas del reloj alrededor de la malla cerrada indicada en la figura 45 dará por resultado lo siguiente: y (4.6) la cual establece que el voltaje a través de la región colector-emisor de un transistor en la configuración de polarización fija es el voltaje de alimentación menos la caída a través de Re Como un breve repaso de la notación de subíndice sencillo y doble, recuerde que (4.7) donde VCE es el voltaje colector-emisor y Ve y VE son los voltajes del colector y del emisor a tierra, respectivamente. Pero en este caso, debido a que VE =OY, se tiene que (4.8) Además, ya que (4.9) y que VE = OY, entonces (4.10) Tenga presente que los niveles de voltaje como VCE son determinados mediante la coloca- ción de la punta de prueba roja (positiva) del voltímetro en la terminal del colector y la punta de prueba negra (negativa), a la terminal del emisor según se muestra en la figura 4.6. Ve es el voltaje del colector a la tierra y se mide según la misma figura. En este caso las dos lecturas son idénticas, pero en las redes que siguen las dos pueden ser muy diferentes. Comprender la diferencia entre ambas medidas puede ser muy importante para la localización de fallas en las redes de transistores. Determinar lo siguiente para la configuración de polarización fija de la figura 4.7. a) lB e le .Q Q b) VeEQ . c) VByVe d) VBC' Capítulo 4 Polarización en dc-BJT
- 175. VCc =+12V R, 240 ka 1 e, entrada en ac --,1--0------ 10 .uF salida +-:-+--;~--- en ac 10 .uF Va fi= 50 ¡ Ftgura 4.7 Circuito de de polarización fija para el ejemplo 4.1. Solución a) Ecuación (4.4): 12 V - 0.7 V 240kQ = 47.08 !lA Ecuación (4.5): le = {HB = (50)(47.08,uA) = 2.35 mA Q Q b) Ecuación (4.6): VCE = Vee - ¡eReQ c) VB = V8E =0.7 V Ve = VCE =6.83 V = 12 V - (2.35 mAl (2.2 kQ) = 6.83 V d) La utilización de la notación del subíndice doble da por resultado VBC = VB - Vc = 0.7V - 6.83 V = -6.13 V y el signo negativo revela que la unión tiene polarización inversa, como debe Ser para la amplificación lineal. Saturación del transistor El término saturación se aplica a cualquier sistemadonde los niveles han alcanzado sus máximos valores. Una esponja saturada es aquella que no puede contener otra gota de líquido. Para un transistor que opera en la región de saturación la corriente es un valor máximo para el diseño en particular. El cambio en el diseño puede ocasionar que el nivel de saturación correspondiente pueda llegar a incrementarse O descender. Desde luego, el nivel más alto de saturación está definido por la corriente máxima del colector, y se proporciona en la hoja de especificaciones. Las condiciones de saturación se evitan normalmente porque la unión base-colector ya no se encuentra con polarización inversa y la señal de salida amplificada se dístorsionará. Un punto de operación en la región de saturación se describe en la figura 4.8a. Nótese que se trata de una región donde las curvas características se juntan y el voltaje colector-emisor se en- cuentra en o por debajo de VCE,,,' Además, la corriente del colector es relativamente alta en las características. Si se aproximan las curvas de la figura 4.8a a las que aparecen en la figura 4.8b, el método directo para detenninar el nivel de saturación se toma aparente. En la figura 4.8b la corriente es más o menos alta y el voltaje VCE se asume de Ovolts. Al aplicar la ley de Ohm, puede calcularse la resistencia entre las tenninales-del colector y las del emisor de la siguiente manera: 4,3 Circuito de polarización fija 149
- 176. RCE=OQ (Va = OV.le = le'"l) Figura 4.9 Determinación de 1C",,' EJEMPLO 4.2 150 o (al (bl Figura 4.8 Región de saturación a) real b) aproximada. La aplicación de los resultados al esquema de la red resultaría en la configuración de la figura 4.9. . Por tanto, y para el futuro, si existiera una necesidad inmediata de conocer la comente máxima del colector (nivel de saturación) para un diseño en particular, sólo se inserta un equivalente de corto circuito entre el colector y el emisor del transistor y se calcula la corriente resultante del colector. En resumen. sólo haga VeE = OV. Para la configuración de polarización fija de la figura 4.10 el corto circuito se aplicó. causando que el voltaje a través de Re se convierta en el voltaje aplicado Vce La corriente de saturación resultante para la configuración de poiarización fija es + (4.11) Figura 4.10 Determinación de le para la configuración de polarización fir~. Una vez que le se conoce puede tenerse idea de la corriente máxima posible del colectorpara el diseño escogid~, y el nivel bajo el cual debe permanecer si se espera una amplificación lineal. Determine el nivel de saturación para la red de la figura 4.7. Solución Vee 12 V l - = = 5.45mA e,,, - Re 2.2 kQ Capitulo 4 Polarización en dc-BJT
- 177. El diseño del ejemplo 4.1 dio por resultado lco = 2.35 mA, el cual se localiza lejos del punto de saturación y aproximadamente a la mitad del valor máximo del diseño. Análisis de recta de carga El análisis hasta el momento se hizo utilizando el nivel de f3 correspondiente con el punto Q resultante. Ahora, se investigará la forma en que los parámetros de la red definen el rango posible de puntos Q y la manera en que se determina el punto Q real. La red de la figura 4.11a establece una ecuación de salida que relaciona las variables le y VCE de la siguiente manera: IVCE = Vce - leRe I (4.12) Las características de salida del transistor también relacionan las dos variables le y VCE como se muestra en la figura 4.11b. En esencia, se tiene una ecuación de redes y un conjunto de características que utilizan las mismas variables. La solución común de las dos sucede donde se satisfacen las restricciones establecidas por cada una de manera simultánea. Esto es similar a encontrar la solución para dos ecuaciones simultáneas: una establecida por la red y la otra por las características del dispositivo. Las características del dispositivo de le en función de VCE se ofrecen en la figura 4.Jlb. Ahora, se debe superponer la línea recta definida por la ecuación (4.12) sobre las características. El método más directo para graficar la ecuación (4.12) sobre las características de salida es mediante el hecho de que una línea recta se encuentra definida por dos puntos. Si se elige que le sea OmA, entonces se especifica el eje horizontal como la línea sobre la cual está localizado un punto. Al sustituir le = OmA en la ecuación (4.12), se encuentra que y (4.13) definiendo un punto para la línea recta de acuerdo con la figura 4.12. le (mA) 50 )1A sf- 7 4Ol1A 6 f/'" 30)1A 5 4 20 )1A 3 !O)1A 2 + 1" t lB = 0}.lA I I o 5 t 10 15 lceo (a) (bl Figura 4.11 Análisis de la recta de carga a) la red b) las características el dispositivO. 4.3 Circuito de polarización fija V CE (V) 151
- 178. le Vcc Re - - V eE =~II~_____~__~....p:-u_nt_O..:Q:....___ I'Q I,-----""'~~:;:---Reotade oru-g' o Vee Figura 4.12 Recta de carga para polarización fija. Ahora, si se elige que VeE sea OV, lo que establece al eje vertical como la línea sobre la cual estará definido el segundo punto, se tiene que le está determinado por la siguiente ecuación: O = Vee - leRe e (4.14) según aparece en la figura 4.12. Al unir los dos puntos definidos por las ecuaciones (4.13) y (4.14), se puede dibujar la línea recta establecida por la ecuación (4.l2).A la línea resultante sobre la gráfica de la figura 4.12 se le llama recta de carga debido a que es definida por el resistor de carga Re Mediante la solución para el nivel resultante de lB puede establecerse el punto Q real que se muestra en la figura 4.12. Si el nivel de lB cambia al variar el valor de RB' el punto Q se desplaza hacia arriba o hacia abajo sobre la recta de carga como se indica en la figura 4.13. Si Vcc se conserva fijo y se cambia Re' la recta de carga se moverá de acuerdo con la figura 4.14. Si lB se mantiene fijo, el punto Q se desplaza como se indica en la misma figura. Si Re se mantiene fijo y Vcc varía, la recta de carga se mueve igual que en la figura 4.15. le Vee R, - Vee 1,; R, Vee RJ punto Q 1 " Figura 4.13 Movimiento del punto Qcon niveles crecientes de lB' FIgUra 4.14 Efecto de los niveles crecientes de Re sobre la recta de carga y el punto Q. 152 Capitulo 4 Polarización en dc-BJT
- 179. Figura 4.15 Efecto de valores pequeños de Vec sobre la recta de carga y el punto Q. Dada la recia de carga de la figura 4.16 y el punto Q definido, calcule los valores requeridos de Vcc' Re y RB para la configuración de polarización fija. 60pA 12 10 8 6 4 2 Figura 4.16 Ejemplo 4.3. o 5 10 Solución A partir de la figura 4.16 y y Va = Vcc = 20V e le = O mA Vcc le = - - y VeE = OV Re Vee 20 V Re = -- = = 2kf.! le lOmA 20V - 0.7 V 25 pA 15 20 = 772kQ 4.3 Circuito de polarización fija EJEMPLO 43 153
- 180. + ... Figura 4.18 Malla base-emisor. 154 4.4 CIRCUITO DE POLARIZACIÓN ESTABILIZADO EN EMISOR La red de polarización de de de la figura 4.17 contiene un resistor en el emisor para mejorar el nivel de estabilidad respecto al de la configuración de polarización fija. La mejor estabilidad se demostrará a través de un ejemplo numérico que veremos posterionnente en esta sección. El análisis se llevará a cabo cuando examinemos en primer lugar la malla base-emisor, y posterionnente utilizando los resultados para investigar la malla colector-emisor. ~ - - L." o~--1)II---+--'----I e, Figura 4.17 Circuito de polarización para BlT con resistor de emisor. Malla emisor-base La malla emisor-base de la red de la figura 4.17 puede dibujarse de nuevo igual como se indica en la figura 4.18. La ley de voltaje de Kirchhoff alrededor de la malla indicada en el sentido de las manecillas del reloj dará por resultado la siguiente ecuación: Recuerde del capítulo 3 que lE = (f3 + I)IB Sustituyendo por lEen la ecuación (4.15) resultará Vcc - laRB - VBE - (f3 + I)laRE = O La agrupación de los términos ofrecerá lo siguiente: -IB(RB + ({3 + I)RE) + Vcc - VBE = O Multiplicando por (-1) se tiene IB(RB + ({3 + I)RE) - Vcc + VBE = O con IB(RB + (f3 + I)RE) = Vee - VBE y resolviendo para lB da (4.15) (4.16) (4.17) Nótese que la única diferencia entre esta ecuación para lB Yla que se obtuvo para la configura- ción de polarización fija es el término (f3 + I)RE. Existe un resultado interesante que puede derivarse a partir de la ecuación (4.17), si la ecuación se utiliza para dibujar una red en serie que pudiera resultar en la misma ecuación, que Capitulo 4 Polarización en dc-8JT
- 181. R, figura 4.19 Red derivada de la ecuación (4.17). es el caso de la red de la figura 4.19. La solución para la corriente lB dará por resultado la misma ecuación obtenida. Obsérvese que además del voltaje de la base al emisor VBE , el resistor RE se refleja de regreso al circuito de entrada de la base por un factor ({3 + 1). En otras palabras, el resistor del emisor, que fanna parte de la malla colector-emisor, "'aparece como" ({3 + I)REen la malla de la base al emisor. Debido a que {3 es normalmente 50 o más, el resistor del emisor aparenta ser mucho mayor en el circuito de la base. Por tanto, para la configuración de la figura 4.20, (4.18) La ecuación 4.18 puede ser de utilidad en el análisis que seguirá a continuación. Ofrece una forma relativamente sencilla para recordar la ecuación (4.17). Utilizando la ley de Ohm, se sabe que lacorriente através de un sistema es el voltaje dividido entre la resistencia del circuito. Para el circuito de la base al emisor, el voltaje neto es Vcc - VBE " Los niveles de resistencia son RB más RE reflejado por ([3 + 1). El resultado es la ecuación (4.17). Malla colector-emisor La malla colector-emisor está dibujada de nuevo en lafigura 4.21. La ley de voltaje de Kirchhoff para la maHa indicada en la dirección de las manecillas del reloj dará por resultado Sustituyendo IE= le y agrupando términos da Va - Vee + leCRe + RE) = O y 1. VCE' = Vee - le(Re + RE) (4.19) El voltaje de un único subíndice VE es el voltaje del emisor a la tierra y se determina por (4.20) mientras que el voltaje del colector a la tierra puede determinarse y (4.21) o (4.22) El voltaje en la base respecto a tierra puede determinarse a partir de (4.23) o (4.24) 4.4 Circuito de poIarlzación estabilizado en emisor B figura 4.20 Nivel reflejado de impedancia de RE' Hgura 4.21 emisor. + h Malla colector- 155
- 182. ~< '-------------------------------------------------------------EJEMPLO 4.4 156 Para la red de polarización en emisor de la figura 4.22, calcule: a) lB' b) le' e) VCE' d) Ve e) VE' f) VB' g) VBC +20 V 430 k.Q 10,uF v, o~--':)II-_'--__-I Figura 4.22 Circuito de polarización con estabilización en emisor para el ejemplo 4.4. Solución 2 kQ P=50 1ka I4o,uF "=" ":'" a) Ecuación (4.17): Vee - VBE 20V - 0.7 V lB = _----="----.!?OC.-_ = - - - - - - - b) le = f3IB = (50)(40.1 !lA) ;: 2.01 mA = RB + (f3 + I)RE 430 kO + (51)(1 kQ) 19.3 V 481 kO = 40.1)lA e) Ecuación (4.19): VCE = Vee - le(Re + RE) d) Ve = Vec - leRe = 20 V - (2.01 mA)(2 kO + 1 kQ) = 20 V - 6.03 V = 13.97 V = 20 V - (2.01 mA)(2 kO) = 20 V - 4.02 V = 15.98 V e) VE = Ve - VCE = 15.98 V - 13.97 V = 2.01 V o VE = IpRE ;: leRE = (2.01 mA)(1 kO) = 2.01 V f) VB = VBE + VE =0.7V + 2.01 V = 2.71 V g) VBC = VB - Ve = 2.71 V - 15.98 V = -13.27 V (con polarización inversa como se requiere) Capitulo 4 Polarización en dc-BJT
- 183. Estabilidad de la polarización mejorada La adición del resistor del emisor a la polarización en de del BJT ofrece una mejor estabilidad; esto es, los voltajes y conientes de polarización de de permanecen más cerca de donde los fijó el circuito cuando cambian las condiciones externas, como la temperatura y la beta del transis- tOfo Mientras que un análisis matemático se ofrece en la sección 4.12, puede obtenerse una comparación de la mejoría como lo demuestra el ejemplo 4.5. Prepare una tabla y compare las corrientes y voltajes de polarización de los circuitos de la figura 4.7 y la figura 4.22, para el valor dado de f3 =50 Y para un nuevo valor de f3 =100. Compare también los cambios en /c y VCE para el mismo incremento en f3. Solución Si se utilizan los resultados calculados en el ejemplo 4.1 y se repiten para un valor de f3 = 100, se genera.Jo siguiente: f3 so 47.08 2.35 6.83 100 47.08 4.71 1.64 Se aprecia un cambio del 100% en la coniente del colector de BJT debido al cambio del 100% en el valor de f3. /B es el mismo y VCE disminuye 76%. Utilizando los resultados del ejemplo 4.4 y después repitiéndolos para un valor de f3 = 100, tia lo siguiente: 50 40.1 2.ül 1l.97 100 36.3 3.63 9.11 Ahora, la coniente del colector del BIT se incrementa aproximadamente 81% debido al 100% de incremento en f3. Nótese cómo lB disminuye, y ayuda a mantener el valor de le o por lo menos reduce el cambio total en /e debido al cambio en f3. El cambio en VCE ha caído cerca del 35%. La red de la figura 4.22 es, por tanto, más estable que la de la figura 4.7 para el mismo cambio en f3. Nivel de saturación El nivel de saturación del colector o la coniente máxima del colector para un diseño de polarización en emisor puede determinarse si se utiliza el mismo método aplicado para la configuración de polarización fija: se aplica un corto circuito entre las terminales del colector- emisor como se muestra en la figura 4.23, y luego se calcula la coniente del colector resultan- te. Para la figura 4.23: (4.25) La adición del resistor de emisor reduce el nivel de saturación del colector, abajo del que se obtuvo con una configuración de polarización fija utilizando el mismo resistor del colector. 4.4 Circuito de polarización estabilizado en emisor EJEMPLO 4.5 Flgura 4.23 Determinación de re para el circuito de polarización co~ estabílidad en ~miSQr. 157
- 184. --< ---------------------------------------------------- EJEMPLO 4.6 158 Determine la comente de saturación para la red del ejemplo 4.4. Solución 1 = Vee C'~l Re + RE 20V = = 2 kQ + 1 kQ =6.67mA 20V 3kQ que es más o menos el doble del nivel de ICQ para el ejemplo 4.4. Análisis por recta de carga El análisis por recta de carga para la red de polarización en emisor es poco diferente de la que se encontró para la configuración de polarización fija. El nivel de lB como lo determinó la ecuación (4.17) define el nivel de lB sobre las características de la figura 4.24 (denotado lBQ)' o Flgura 4.24 Recta de carga para la configuración de polarización en emisor. La ecuación de la malla colector-emisor que define la recta de carga es la siguiente: L~ selección de le = OmA da (4.26) según se obtiene para la configuración de polarización fija. La elección de VCE = OV da (4.27) como se muestra en la figura 4.24. Los diferentes niveles de lB desplazarán, desde luego, el punto Qhacia arriba o hacia abajo de la recta de carga. Q 4.5 POLARIZACIÓN POR DMSOR DE VOLTAJE En las configuraciones de polarización previas a la corriente de polarización le y el voltaje VCEQ de polarización eran una función de la ganancia en corriente ({3) del transisto~. Sin embar- go. debido a que f3es sensible a la temperatura, especialmente para los transistores de silicio, y de que el valor real de beta por lo general, no está bien definido, lo mejor sería desarrollar un capitulo 4 Polarización en dc-BJT
- 185. R, , v, o~-~"lt-,---+------Ik c, - .. o Figura 4.25 Configuración de polarización por divisor de voltaje. Figura 4.26 Definición del punto Q para la configuración de polarización por divi,sor de voltaje. circuito que fuera menos dependiente o, de hecho, independiente de la beta del transistor. La red a la que nos referimos es configuración de polarización por divisor de voltaje de la figura 4.25. Si se analiza sobre una base exacta la sensibilidad a los cambios en beta, resulta ser muy pequeña. Si los parámetros del circuito se eligen adecuadamente, los niveles resultantes de 1CQ y de VCEQ pueden ser casi totalmente independientes de beta. Recuerde que en análisis anteriores el punto Q estaba definido por un nivel fijo de leo y de VCEQ ' como se muestra en la figura 4.26. El nivel de ISQ cambiará con el cambio en beta, pero el nunto de operación definido sobre las características por leQ y VCEQ puede permanecer fijo si se utilizan los parámetros adecuados del circuito. Como antes se observó, existen dos métodos que pueden aplicarse para analizar la confi- guración del divisor de voltaje. El motivo principal para elegir los nombres en esta configura- ción será más obvio en el análisis que sigue. El primero que vamos a demostrar es el método exacto que puede aplicarse en cualquier configuración de divisor de voltaje. Al segundo se le llama método aproximado y puede introducirse sólo si son satisfechas las condiciones especí- ficas. El método aproximado permite un análisis más directo con un mayor ahorro en tiempo y en energía. También es más útil en el modo de diseño que será descrito en una sección poste- rior. En conjunto, el método aproximado puede aplicarse a la mayoría de las siruaciones y, por tanto, debe ser examinado con el mismo interés que el método exacto. Análisis exacto El lado de entrada de la red de la figura 4.25 puede volver a dibujarse según se muestra en la figura 4.27 para el análisis en de. La red equivalente Thévenin a la izquierda de la terminal de la base puede encontrarse de la siguiente manera: s Thévenin Figura 4.27 Redibujo de la malla de entrada de la red de la figura 4.25. 4,5 Polarización por divisor de voltaje 159
- 186. R, Figura 4.28 Determinación de RTh" + + RTh : La fuente de voltaje se .reemplaza por un corto circuito equivalente como se indica en la figura 4.28. (4.28) ETh! La fuente de voltaje V ce regresa al circuito y el voltaje de circuito abierto Thévenin de la figura 4.29 se calcula de la siguiente manera: La aplicación de la regla del divisor de voltaje: (4.29) Después se vuelve a dibujar la red Thévenin como se muestra en la figura 4.30 e lB Q puede calcularse al aplicar primero la ley de voltaje de Kirchhoffen la dirección de las manecillas del reloj para la malla que se indica: Figura 4.29 Determinación deETh . Sustituyendo lE = (/3 + I)lB Yresolviendo para lB B + Figura 4.30 Inserción del circuíto equivalente de Thévenin. EJEMPLO 4.7 160 ETh - VBE lB = --~~--~--- RTh + (/3 + I)RE (4.30) Aunque la ecuación (4.30) aparece al principio diferente de las que se desarrollaron antes, obsérvese que el numerador es, una vez más, una diferencia de dos niveles de voltaje y que el denominador es la resistencia de la base más el resistor de emisor reflejado por (/3+ 1), cierta- mente muy similar a la ecuación (4.17). Una vez que lB se conoce, las cantidades restantes de la red pueden establecerse de la misma manera como fueron desarrolladas para la configuración de polarización en emisor. Esto es, (4.31) que es exactamente la misma que la ecuación (4.19). Las ecuaciones restantes para VE' Ve y VB son las mismas que se obtuvieron para la configuración de polarización en emisor. Determine el voltaje de polarización de de VeE y la corriente le para la siguiente configuración de divisor de voltaje de la figura 4.31. +22 V 10 kQ 39 kQ IOpF " ----nI--+-------'--1 3.9 k.Q Capítulo 4 Polarización en dc-BJT FIgura 4.31 Circuito para beta estabilizada para el ejemplo 4.7.
- 187. Solución La ecuación (4.28): RTh = R,IIR, (39 kQ)(3.9 kQ) = = 3.55 ka 39ka + 3.9ka La ecuación (4.29): ETh = = (3.9 ka)(22 V) 39 Ka + 3.9 Ka =2V ETh - VBE La ecuación (4.30): lB = ---"'----"=--- RTh + ([3 + l)RE 2V-0.7V 1.3 V = =------- 3.55 ka + (141)(1.5 kQ) 3.55 ka + 211.5 kQ =6.05)lA le = [3lB =(140)(6.05 )lA) = O.8SmA La ecuación (4.31): VCE =Vcc -lc(Rc + RE) = 22 V - (0.85 mA)(10 kQ. + 1.5 kQ) = 22 V - 9.78 V = 12.22 V Análisis aproximado La sección de entrada de la configuración del divisor de voltaje se representa por la red de la figura 4.32. La resístenciaR¡ es la resistencia equivalente entre la base y tierra para el transistor con un resistor de emisor RE' Recuerde que, como se vio en la sección 4.4 [ecuación (4.18)], la resistencia reflejada entre la base y el emisor está definida por R¡ = ([3 + I)RE. Si R¡ es mucho mayor que la resistencia R2 , la comente lB será mucho menor que 12 (la comente siempre busca la trayectoria de menor resistencia), e 12 será aproximadamente igual a 1]. Si se acepta la aproximación de que lB es esencialmente cero comparada con II o /2' entonces 1] :;;:: 12 YR] YR2 pueden considerarse elementos en serie. El voltaje a través de R" que en realidad es el voltaje 1, ~ R, 1, -- 1 + t1, r R, v, ~ -- -.... .... I :, I ! II I .'-.... I R, I R¡ »R2 (11 ~:d2) Figura 4.32 Circuito de polarización parcial para calcular el voltaje de base aproximado VB" 4.5 Polarización por divisor de voltaje 161
- 188. EJEMPLO 4.8 162 base, puede calcularse mediante el uso de la regla del divisor de voltaje (de abí el nombre para la configuración). Esto es, (4.32) Debido a que R, = ({3 + I)RE", {3RE,la condición que definirá, en caso que pueda aplicarse a la aproximación, será la siguiente: (4.33) En otras palabras, si beta a veces es el valor de RE es por lo menos 10 veces el valor de R2, la aproximación podrá aplicarse con un alto grado de precisión. Una vez determinado VB' el nivel de VE puede calcularse a partir de I VE = VB - VBE y la corriente del emisor podrá calcularse a partir de I lE = VE I RE e I lco '" lE I . El voltaje del colector-emisor se encuentra determinado por (4.34) (4.35) (4.36) (4.37) Nótese en la secuencia de cálculos desde la ecuación (4.33) a la ecuación (4.37) que beta no aparece y que lB no fue calculada. El punto Q (según se determinó mediante lco y VCE ) es por tanto independiente del valor de beta. Q Repita el análisis de la figura 4.31 utilizando la técnica aproximada y compare las soluciones para lc y para VCE . Q o Solución Probando: {3RE ;:, IOR, (140)(1.5 ka) ;:, 10(3.9 ka) 210 ka ;:, 39 ka (satisfecha) La ecuación (4.32): = (3.9 ka)(22 V) 39 ka + 3.9 ka = 2V Capitulo 4 Po1arización en dc-B.IT
- 189. Obsérvese que el nivel de VB es el mismo que para ETh calculado en el ejemplo 4.7. Por tanto, esencialmente la"principal diferencia entre las técnicas aproximada y exacta es el efecto de RTh en el análisis exacto que separa ETh y VB' La ecuación (4.34): VE = V B - V BE = 2 V - 0.7 V == 1.3 V 1.3 V = 0.867 mA .5kQ comparada con 0.85 mA con el análisis exacto. Finalmente. VeEQ Vee - le(Re + RE) = 22 V - (0.867 mA)(1O kQ + .5 kQ) = 22 V - 9.97 V =12.03V contra 12.22 V obtenido en el ejemplo 4.7. Sin duda, los resultados paraJe y para VCEQ se encuentran cercanos, y si se toma en cuenta la variación real en los valores de IÓs parámetros, puede considerarse tanto a unO Como al otro. Mientras más grande es el nivel de R¡ comparado con R2 , más cercana será la solución aproxi- mada sobre la exacta. El ejemplo 4.10 hace una comparación sobre las soluciones a un nivel muy por debajo de la condición establecida por la ecuación (4.33). Repita el análisis exacto del ejemplo 4.7 si f3 se reduce a 70 y compare las soluciones para leQ y para VCEQ ' Solución Este ejemplo no trata de la comparación de los métodos exactos en función de uno aproxima- do. sino de probar cuánto se moverá el punto Qsi el nivel de f3 se corta por la mitad. RTh y ETh son los mismos: RTh = 3.55 kQ, ETh = 2 V ETh - V BE lB = --~_-"."-- RTh + (f3 + I)RE 2 V - 0.7 V 1.3 V ;;;; ;;;; 3.55 kQ + (71)(1.5 kQ) 3.55 kQ + 106.5 kQ = 11.81 ¡JA le = f3I B Q = (70)(11.81 ¡JA) = 0.83 mA Ve¡¡, = Vee - le(Re + RE) = 22 V - (O.83 mA)(lO kQ + 1.5 kQ) = 12.46 V 4.5 Polarización por divisor de voltaje EJEMPLO 4.9 163
- 190. EJEMPLO 4.10 164 Al tabular los resultados se obtiene: f3 140 70 0.85 mA 0.83 mA 12.22 v 12.46 V Los resultados muestran claramente la relativa insensibilidad del circuito hacia el cambio en f3. Aunque f3 se corte drásticamente a la mitad, de 140 a 70, los niveles de ICQ y de VCE son en esencia los mismos. Q Determine los niveles de ICQ y de VCE para la configuración del divisor de voltaje de la figura 4.33, utilizando las técnicas exacta y ~proximada para comparar las soluciones. En este caso las condiciones de la ecuación (4.33) no serán satisfechas, pero los resultados revelarán la diferencia de la solución si se ignora el criterio de la ecuación (4.33). 18 V ? 5.6 k,Q >82 k!2 t 1CQ 10 ¡.tF + :1 o "o " o~~--Il'l--~-+~~~-I 10 ~F ".. VCEQ f3 = 50 22kQ Solución 1.2 ka Figura 4.33 Configuración de divisor de voltaje para el ejemplo 4.10. Análisis exacto: La ecuación (4.33): f3RE ~ IOR2 (50)(1.2 kQ) ~ 10(22 kQ) 60 kn 'f. 220 kQ (no satisfeciUl) RTh = R, IIR2 = 82 knl122 kn = 17.35 kQ 22 kQ(l8 V) = - - - - - - = 3.81 V 82 kQ + 22 kQ ETh - VBE lB = --=--""-- = -------- = 3.81 V - 0.7 V RTh + (f3 + I)RE 17.35 kQ + (51)(1.2 kn) = 39.6 }lA ICQ = f3IB = (50)(39.6 }lA) = 1.98 mA Vct;, = Vcc - Ic(Rc + RE) = 18 V - (1.98 mA)(5.6 kQ + 1.2 kn) = 4.54 V Capitulo 4 Polarización en dc-B.IT 3.11 V 78.55 kQ
- 191. Análisis aproximado: VE = VB - VBE =3.81 V - 0.7 V = 3.11 V 3.11 V 1.2 ill = 2.59 mA = 18 V - (2.59 mA)(S.6 kQ + 1.2 kQ) = 3.88 V Tabulando los resultados, se tiene: Exacta Aproximada 1.98mA 2.59 mA 4.54 V 3.88 V Los resultados revelan la diferencia entre las soluciones exacta y aproximada. le es aproxima- damente 30% más grande con la solución aproximada; mientras que VCE es másQo menos 10% menor. Los resultados son notablemente diferentes en cuanto a magnitu~, pero aunque [3RE es sólo tres veces más grande que R2, los resultados son todavía cercanos uno del otro. Sin embar- go, para el futuro el análisis será dictado por la ecuación (4.33) para asegurar una similitud entre las soluciones exacta y aproximada. Saturación del transistor El circuito de salida del colector-emisor para la configuración del divisor de voltaje tiene la misma apariencia que el circuito de polarización en emisor, que fue analizado en la sección 4.4. La ecuación resultante para la corriente de saturación (cuando VCE se hace cero volts) es, por tanto, la misma que se obtuvo para la configuración de polarización en emisor. Esto es, (4.38) Análisis por recta de carga Las similitudes con el circuito de salida de la configuración de polarización en emisor dan como resultado las mismas intersecciones para la recta de carga de la configuración del divisor de voltaje. Por tanto, la recta de carga tendrá la misma apariencia que la de la figura 4.24, con (4.39) y (4.40) El nivel de lB desde luego se determina mediante una ecuación diferente para las configuracio- nes de polarización por divisor de voltaje y de polarización en emisor. 4.5 Polarización por divisor de voltaje 165
- 192. 166 ',o---U- e, 4.6 POLARIZACIÓN DE DC POR RETROALIMENTACIÓN DE VOLTAJE Un nivel mejorado de estabilidad también se obtiene mediante la introducción de una trayecto- ria de retroalimentación desde el colector a la base, como se muestra en la figura 4.34. Aunque el punto Q no es totalmente independiente de beta (aun bajo condiciones aproximadas), la sensibilidad a los cambios en beta o a las variaciones en temperatura son normalmente meno- res que las encontradas en la configuración de polarización fija o de polarización en emisor. De nuevo, el análisis se hará examinando en primer lugar la malla emisor-base y aplicando los resultados a la malla colector-emisor. Malla base-emisor La figura 435 muestra la malla base-emisor para la configuración de retroalimentación de voltaje, La aplicación de la ley de voltaje de Kirchhoff alrededor de la malla en el sentido de las manecillas del reloj dará por resultado Vee - I~Re - IsRB - VBE - I~E = O J + Re Vee Re -- + ct"F lB ~ ti; + ;!: >VSE _ -tl~ ( -tIc o VO RB e, Vee ~ + VeE -tlE ) + RE - "- ",¡,. ... Figura 4.34 Circuito de polarización de de con retroalimentación de voltaje. Figura 4.35 Malla bas~misor para la red de la figura 4.34. Es importante observar que la corriente a través deRe no es le sino l~ (donde l~ = le + lB)' Sin embargo, el nivel de le e l~ supera por mucho el nivel normal de lB y la aproximación l'e "le por lo general se utiliza, Sustituyendo l~" le = f3IB e lE" le resultará Vee - f3lsRc - IsRB - VBE - f3lsRB = O Si se arreglan los términos, se tiene Vee - VBE - f31S<Re + RE) - IsRB = O y resolviendo para lB dará (4.41) El resultado es muy interesante en cuanto a que el formato es muy similar a las ecuaciones para lB obtenidas para configuraciones anteriores. El numerador es de nuevo la diferencia entre los niveles disponibles de voltaje, mientras que el denominador es la resistencia de la base más los resistores del colector y del emisor reflejados por beta, Por tanto, la trayectoria de retroalimentación da por resultado un reflejo de la resistencia Re de regreso al circuito de entrada, muy similar al reflejo de RE' En general, la ecuación para lB ha tenido el siguiente formato: V' 1 = - - - - B RB + f3R' Capítulo 4 Polarización en dc-BJT
- 193. con la ausencia de R' para la configuración de polarización fija, R' = RE para la configuración de polarización en emisor (con (13 +1) " /3), y R' = Re + RE para la configuración de retroali- mentación del colector. El voltaje V' es la diferencia entre los dos niveles de voltaje. Ya que le = f3IB , En general, mientras más grande sea f3R' comparado con RB , menor será la sensibilidad de le a las variaciones en beta. Obviamente, si f3R' "" RB YRB + f3R'" f3R', entonces Q f3V' f3V' V' ------= f3R' R' e lCQ es independiente al valor de beta. Debido a que R' normalmente es mayor para la confi- guración de retroalimentación de voltaje que para la configuración de polarización en emisor, la sensibilidad a las variaciones en beta será menor. Desde luego, R' es cero ohms para la configuración de polarización fija y por tanto bastante sensible a las variaciones en beta. Malla colector-emisor La malla colector-emisor para la red de la figura 4.34 se presenta en la figura 4.36. La aplicación de la ley de voltaje de Kirchhoff para la malla indicada en la dirección de las manecillas del reloj dará por resultado IERE + VCE + I~Re - Vee = O Debido a que I~" le y que lE" le' se tiene Ic(Re + RE) + VCE - VCC = O y IVCE = Vcc - Ic(Re + RE) (4.42) la cual es exactamente la obtenida para las configuraciones de polarización en emisor y de polarización por divisor de voltaje. Determinar los niveles de reposo de leQ y de VCEQ para la red de la figura 4.37. Solución Ecuación (4.41): O V - 0.7 V =---------250 k.Q + (90) (4.7 ka + 1.2 ka) 9.3 V =------= 250 ka + 531 ka = 11.91 p.A ICQ = f3IB =(90) (11.91 ¡J.A) = 1.07mA VeEQ = Vcc - le(Re + RE) 9.3 V 781 k.Q = 10V - (1.07 mA)(4.7 ka + 1.2 ka) = 10V - 6.31 V 10 .uF figura 4.36 Malla colector-emlsor para la red de la figura 4.34. EJEMPLO 4,11 IOV 4.7kn 1.2kQ = 3,69 V Ftgura 4.37 Red para el ejemplo 4.11. 4.6 Polarización de de por retroalimentación de voltaje 167
- 194. EJEMPLO 4.12 EJEMPLO 4.13 168 - - - - - - - - - - ------- -- Repetir el ejemplo 4.11 utilizando una beta de 135 (50% más que en el ejemplo 4.11). Solución Es importante observar en la solución para lB en el ejemplo 4.11, que el segundo término en el denominador de la ecuación es mayor que el primero. Recuerde que en uno de los análisis anteriores, mientras mayor es este segundo término comparado con el primero, menor será la sensibilidad a los cambios en beta. En este ejemplo, el nivel de beta se incrementa en 50%, lo cual hará que aumente la magnitud de este segundo término aún más comparado con el prime- ro. Sin embargo, es más importante observar en estos ejemplos que una vez que el segundo término es relativamente más grande comparado con el primero, la sensibilidad a los cambios en beta resulta ser significativamente menor. Resolviendo para lB da Vcc - VBE 10 V - 0.7 V lB = = RB + (3(Re + RE) 250 kí.! + (135)(4.7 kQ + 1.2 ka) 9.3V 9.3 V = = 250 ka + 796.5 kQ 1046.5 ka 8.89 J1.A e leQ = f3IB = (135)(8.89 J1.A) = 1.2mA con Va = Vce - Ic(Rc + RE) Q = 10 V - (1.2 mA)(4.7 ka + 1.2 ka) = 10 V - 7.08 V = 2.92 V Aunque el nivel de {3 se incrementó 50%. el nivel de leQ únicamente se elevó al 12.1%, mientras que el nivel de VeEQ decayó aproximadamente 20.9%. Si la red fuera un diseño de polarización fija, un incremento del 50% en {3 hubiera causado un aumento del 50% en le •y un cambio drástico en la localización del punto Q. Q Determine el nivel de lB y de Ve para la red de la figura 4.38. 18 V 3.3 kU 91 kO llOkO lO ¡tF r-"-.........,....-4VI,-+--I{-c---o " R, I 1O¡tF' 1O¡tF .,.. " <>---}II---+.--------I R, P=75 51OkO I 50 ¡tF ":" Figura 4.38 Red para el ejemplo 4.13. Capítulo 4 Polarización en dc-8.IT
- 195. Solución En este caso la resistencia de la base para el análisis en de está compuesto de dos resistores con un capacitar conectado a partir de la unión con tierra. Para el modo de de, el capacitar es equivalente a un circuito abierto y RB = R1 + R2 . Resolviendo para lB se obtiene Vcc - VBE lB ; RB + ¡3(.Re + RE) 18 V - 0.7 V =-------------------------(91 kQ + 110 kQ) + (75)(3.3 kQ + 0.51 kQ) 17.3 V 17.3 V ; =---- 201 kQ + 285.75 kQ 486.75 kQ ; 35.5 !lA le = j3IB =(75)(35.5 !lA) ; 2.66mA Ve ; Vcc - I~Re ;: Vce - leRe = 18 V - (2.66 mA)(3.3 kQ) ; 18 V - 8.78 V =9.22 V Condiciones de saturación Utilice la aproximación de 1~ = le que es una ecuación para la corriente de saturación, y resulta ser la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarización en emisor. Esto es (4.43) Análisis por recta de carga Proseguimos con la aproximación l~; le y da por resultado la misma recta de carga definida para las configuraciones del divisor de voltaje y de polarización en emisor. El nivel de lB será definido por la configuración de polarización elegida. Q 4.7 DIVERSAS CONFlGURACIONES DE POLARIZACIÓN Existen ciertas configuraciones de polarización para BJT que no se asemejan al molde básico de las analizadas en las secciones previas. De hecho. existen variaciones en el diseño que hubieran requerido más páginas de las que son posibles de ofrecer en un libro de este tipo. Sin embargo, el principal propósito en esta edición es el de hacer énfasis en las características del dispositivo que permiten un análisis en de de la configuración, para establecer Un procedi- miento general hacia la solución deseada. Para cada configuración que hasta ahora se ha ana- lizado, el primer paso es la derivación de una expresión para la comente de la base. Una vez que se conoce la corriente de la base, la corriente del colector y los niveles de voltaje del 4.7 Diversas configuraciones de polarización 169
- 196. EJEMPLO 4.14 170 circuito de salida pueden elegirse prácticamente en forma directa. Pero esto no implica que todas las soluciones tomarán la misma trayectoria, pero sí sugiere una ruta a seguir si se en- cuentra una nueva configuración. El primer ejemplo explica cómo el resistor de emisor se elimina de la configuración de retroalimentación de voltaje de la figura 4.34. El análisis es muy similar, pero requiere de la eliminación de RE de la ecuación aplicada. Para la red de la figura 4.39: a) Determinar Iq, y VcE¡¡ . b) Encontrar VB•Vc, VE y V.e e, Solución Re 4.7 kQ ¡J= 120 Figura 4.39 Retroalimentación en colector con RE'" On. a) La ausencia de RE reduce la reflexión de los niveles resistivos sólo al de Re y la ecuación para l. se reduce a b) lB = Vcc - V'E RB + f3Rc 20 V - 0.7 V = = 680 kQ + (120)(4.7 kQ) = 15.51 }lA ICQ = f31. = (120)(15.51}lA) = 1.86 mA VCEQ = Vcc - leRe = 20 V - (1.86 mA)(4.7 kQ) = 11.26 V VB = VBE = 0.7 V Vc = VCE = 11.26 V VE = O V V.C = VB - VC =0.7 V - 11.26 V = -10.56 V 19.3 V 1.244 MQ En el siguiente ejemplo el voltaje aplicado está conectado a la terminal del emisor y Rc está directamente conectada a la tierra. Al principio. parece ser algo no ortodoxo y muy diferente a los que se encontraron hasta ahora. pero una aplicación de la ley de voltaje de Kirchhoff al circuito base dará por resultado la corriente de base deseada. Capítulo 4 Polarización en dc-BJf
- 197. Determinar Ve y VE para la red de la figura 4.40. c, Solución 1.2 kQ c, ......---l{---o '" 1O¡LF /Jo 45 Figura 4.40 Ejemplo 4.15. La aplicación de la ley de voltaje de Kirchhoff en la dirección de las manecillas del reloj para la malla base-emisor dará por resultado y La sustitución genera 9 V - 0.7 V lB = 100kQ 8.3 V = 100 kQ = 83 ¡.lA le = f31B = (45)(83 ¡.lA) = 3.735 mA Ve = -leRe = -(3.735 mA)(1.2 kQ) = -4A8 V VB = -lsRB = -(83 ¡.lA)(100 kQ) = -8.3 V El siguiente ejemplo utiliza una red denominada configuración emisor-seguidor. Cuando la misma red se analizaen ac, se encontrará que tanto las señales de salida como la de entrada están en fase (una siguiendo a la otra) y que el voltaje de salida es ligeramente menor que la señal aplicada. Para el análisis en de el colector se conecta a tierra y el voltaje se aplica en la terminal del emisor. 4.7 Diversas configuraciones de polarización EJEMPLO 4.15 171
- 198. -( ----------------------------------------------------EJEMPLO 4.16 172 Detenninar VCEQ elE para la red de la figura 4Al. C, " 0---1)1---.----1 IOpF C, ~-I-(--'o v, IOpF VEE -20V Figura 4.41 Configuración de colector común (emisor:"seguidor). Solución La aplicación de la ley de voltaje de Kirchhoff al circuito de entrada dará por resultado pero y con -IBRB - VBE - l¿E + VEE = O lE = (f3 + l)IB VEE - VBE - (f3 + 1)lsRE. - lsRB = O Sustituyendo los valores queda 20 V - 0.7 V lB = - - - - - - - - 240 kQ + (91)(2 kQ) 19.3 V 19.3 V = =----240 kQ + 182 kQ 422 kQ = 45.73 )lA le = f3ls = (90)(45.73 )lA) = 4.12 mA La aplicación de la ley de voltaje de Kirchhoff al circuito de salida resultará pero y -VEE + I¿E + VCE = O lE = (f3 + l)ls VCE = V EE - (f3 + l)lsRE Q = 20 V - (91)(45.73 )lA)(2 kQ) = 11.68 V lE = 4.16 mA Capítulo 4 Polarización en dc-BJT
- 199. Hasta ahora todos los ejemplos usan una configuración de emisor común o de colector común. En el siguiente ejemplo se investiga la configuración de base común. En dicha situa- ción el circuito de entrada se utilizará para deternlÍnar lEen lugar de 1S' Después la corriente del colector queda disponible para realizar un análisis del circuito de salida. Determine el voltaje VeB y la corriente 'B para la configuración de base común de la figura 4.42. "~~ "R, r~~~Vu 4 V Vec lOV ... Figura 4.42 Configuración de base común. Solución La aplicación de la ley de voltaje de Kirchhoff al circuito de entrada da y Sustituyendo los valores, se obtiene 4 V - 0.7 V 1.2 ka = 2.75 mA La aplicación de la ley de voltaje de Kirchhoff al circuito de salida da -VCB + leRc - Vee =O Y VCB = Vec - lcR-c con le ~ lE = 10 V - (2.75 mA)(2.4 ka) = 3.4 V lB = í f3 2.75 mA = 60 = 45.8 !lA El ejemplo 4.18 utiliza una fuente doble y requiere de la aplicación del teorema de Thévenin para detenninar las incógnitas deseadas. 4.7 Diversas configuraciones de polarización EJEMPLO 4.17 173
- 200. EJEMPLO 4.18 174 Especifique Ve y VB para la red de la figura 4.43. Vcc =+20V Re 2.7Hl R, 8.2kQ e, e ,; ,{ o v" e, 10 ¡..LF 1: B v, o ~ .Jl=12ij 10 IlF E R, 2.2kn RE 1.8kn VEE =-20V Figura 4.43 Ejemplo 4.18. Solución La resistencia y voltaje Thévenin se calculan para la red a la izquierda de la terminal de la base. como se muestra en las figuras 4.44 y 4.45. 8.2kil >~~~~~~----~--~--QB JI1 8.2 k.!l Figura 4.44 Determinación de RTh , figura 4.45 Determinación de ETh' RTh = 8.2 kQ 112.2 kQ = 1.73 kQ Vec + VEE 20 V + 20 V 40 V 1= = = - - - R¡ + Rz 8.2 ka + 2.2 ka 10.4 kQ = 3.85 mA = (3.85 mA)(2.2 ka) - 20 V = -11.53 V + Luego la red puede ser redibujada según se muestra en la figura 4.46, donde la aplicación de la ley de voltaje de Kirchhoff da por resultado -ETh - leRTh - V BE - I~E + V EE = O Capítulo 4 Polarización en dc-BJT
- 201. p= 120 E 11..53 V VEE =-20V Figura 4.46 Sustitución del circuito equivalente de Thévenin. Sustituyendo lE = (¡J + 1)18 da e Va - ETh - VBE - (¡J + I)IBRE - IBRTh = O VEE - ETh - VBE RTh + (¡J + I)RE 20 V - 11.53 V - 0.7 V 1.73 ka + (121)(1.8 kQ) 7.77 V =---- 219.53 ka =35.39 j.iA le = ¡JIB = (120)(35.39 ¡lA) =4.25 mA Ve = Vcc - ¡eRe = 20 V - (4.25 mA)(2.7 ka) = 8.53 V VB = -ETh - IsRTh = -(11.53 V) = -11.59 V (35.39 ¡LA)(1.73 ka) 4.8 OPERACIONES DE DISEÑO Hasta ahora los análisis se enfocan al estudio de la~ redes existentes. Todos los elementos están en su lugar, y sólo es cuestión de resolver para determinar los niveles de corriente y de voltaje de la configuración. El proceso de diseño es donde se especifican la corriente y/o e! voltaje, y deben detenninarse los elementos requeridos para fijar los niveles de! diseño. Este proceso de síntesis requiere de una muy clara comprensión de las características del dispositivo, las ecuaciones básicas para la red y un gran conocimiento de las leyes básicas del análisis de circuitos, como la ley de Ohm, la ley de voltaje de Kirchhoff, y así sucesivamente. En la mayoría de las situaciones se reta al proceso de pensamiento en un grado alto durante el proce- so de diseño, mucho más que durante la secuencia de análisis. La trayectoria hacia la solución está menos definida, y puede requerir de cierta cantidad de suposiciones básicas que no se tienen que hacer cuando simplemente se analiza una red. 4.8 Operaciones de diseño 175
- 202. EJEMPLO 4.19 176 Es obvio que la secuencia de diseño es sensible a los componentes que ya se han especifi- cado ya los elementos que deben determinarse. Si se han especificado tanto el transistor como las fuentes, el proceso de diseño simplemente determinará los resistores que se requieren para un diseño en particular. Una vez que se han decidido los valores teóricos de los resistores, normalmente se escogen los valores estándares comerciales más cercanos, y se aceptan cualesquiera de las variaciones debidas a la no utilización de los resistores de los valores exactos. Es cierto que se trata de una aproximación válida,considerando las tolerancias que con frecuencia se asocian a los elementos resistivos y a los parámetros de los transistores. Si se deben determinar valores resistivos, un~ de las ecuaciones más poderosas es simplemente la ley de Ohm, de la siguiente manera: I Ru"" = V R I (4.44) IR En un diseño particular, el voltaje a través de un resistor a menudo puede detenninarse a partir de los niveles que se especificaron. Si existen especificaciones adicionales que definan el nivel de corriente, la ecuación (4.44) puede utilizarse para calcular la resistencia requerida. Los primeros ejemplos demostrarán la forma en que los elementos particulares pueden deter- minar,e a partir de los nivel"" ""peciflcados. Má, adelante ,e presentará un procedimiento completo de diseño para dos configuraciones comunes. Dadas las características del dispositivo de la figura 4.47a, determinar Vce RB y Rc para la configuración de polarización fija de la figura 4.47b. 8 o lB Q = 4O).IA ~~~~- (a) Solución De la recta de carga y con capítulo 4 Polarización en dc-B.IT (b) figura 4.47 Ejemplo 4.19. Vcc = 20 V lB = RB = = = Vcc - RB Vcc - lB VBE VBE 20 V 8 mA 21l V - 1l.7 V =4O¡JA 482.5 ka = 2.5 ka 19.3 V 40 ¡JA
- 203. Los resistores de valores estándar: Rc = 2.4 kQ RB = 470 kQ El uso de resistores de valores estándar dan lB = 41.1 !lA la cual se encuentra dentro del 5% del valor especificado. Dado ICQ = 2 mA y VCEQ = 10 V, determinar R¡ y Rc para la red de la figura 4.48. Solución y v !O¡¡F ',o-----~r----+-------~ ¡8 kil 1.2kQ Figura 4.48 Ejemplo 4.20. VE = I~E '" leRE =(2 mA)(1.2 kQ) =2.4 V VB = VBE + VE = 0.7 V + 2.4 V = 3.l V R2VCC VB =--~.=- =3.l V R¡ + R2 (18 kQ)(18 V) R¡ + 18 kQ =3.1 V 324 kQ = 3.l R¡ + 55.8 kQ 3.l R¡ = 268.2 kQ 268.2 kQ R¡ = - - - - = 86.52 kQ 3.l La ecuación (4.44): RC = VR, = Vec - Ve con y le le Ve = VCE + VE = 10 V + 2.4 V = 12.4 V 18 V - 12.4 V 2 mA = 2.8 kQ Los valores estándar comerciales más cercanos a R¡ son 82 kQ Y91 kQ. Sin embargo, el empleo de la combinación en serie de los valores estándar de 82 kQ Y4.7 kQ. = 86.7 kQ resultaría en un valor muy cercano al nivel de diseño. 4.8 Operaciones de diseño EJEMPLO 420 177
- 204. EJEMPLO 4.21 178 La configuración de polarización en emisor de la figura 4.49 tiene las siguientes especificacio- nes: leo = Ve"Je",= 8 mA, Ve = 18 V Yf3 =110. Detenninar Re' RE y RB • Solución y y con r-------~--~28V FIgUra 4.49 Ejemplo 4.21. = 28 V - 18 V 4 mA = 2.5 ka Vee 28 V RE = le", = 8 mA = RE = 3.5 ka - Re = 3.5 kQ - 2.5 kQ = 1 ka 3.5 ka le 4 mA lB = -Q- = - - = 36.36 J1A Q f3 110 = - - - - - (lll)(l ka) 36.36 J1A 27.3 V =---- 36.36 J1A = 639.8 ka 111 ka Capitulo 4 Polarización en dc-BJT
- 205. Para los valores estándar: Re = 2.4 ka RE = 1 ka RB = 620 ka El análisis que sigue presenta una técnica para el diseño de un circuito completo, pensado para operar en un punto de polarización específico. A menudo, las hojas de especificaciones del fabricante ofrecen infonnación sobre un punto de operación sugerido (o región de operación) para un transistor en particular. Además, los otros componentes del sistema conectados a una etapa de amplificación dada pueden definÍr también la excursión de la corriente, la excursión del voltaje, el valor del voltaje de la fuente común, y así sucesivamente para el diseño. En la práctica real, muchos otros factores deben considerarse, porque pueden afectar la selección del punto de operación que se desea obtener. Sin embargo, por el momento nos concentraremos en la determinación de los valores de los componentes para encontrar un punto de operación específico. El análisis estará limitado a las configuraciones de polarización en emisor y a la de polarización por divisor de voltaje. aunque el mismo procedimiento puede aplicarse a una variedad de otros circuitos de transistores. Diseño de un circuito de polarización con retroalimentación en el resistor de emisor Considere primero el diseño de los componentes de polarización de de de un circuito amplificador, que posee la estabilización mediante el resistor de emisor, igual que en la figura 4.50. El voltaje de la fuente yel punto de operación se seleccionaron a partir de la información que ofreció el fabricante sobre el transistor utilizado en el amplificador. R, C, entrada de ac ----,I----+-----t VB 2N4401 10 ¡iF (p. 150) c, '"---tI-- salida T + deac 1O¡tF Figura 4.50 Circuito de polarización con estabilización en emisor para consideración de disefio. La selección de los resistores de colector y emisor 00 pueden proceder directamente de la información recién especificada. La ecuación que relaciona los voltajes alrededor de la malla colector-emisor tiene dos incógnitas, los resistores Re y RE. En este momento se debe hacer un juicio de ingeniería, como comparar el nivel del voltaje del emisor con el voltaje de la fuente. Recuerde la necesidad de incluir un resistor del emisor a tierra para ofrecer un medio de estabilización de la polarización de de, de tal forma que el cambio de la corriente del colector debido a corrientes de fuga del transistor y la beta del transistor no ocasionen un gran cambio en el punto de operación. Por lógica, el resistor de emisor no puede ser demasiado grande, porque su voltaje limita el rango de la excursión de voltaje colector-emisor (que debe obser- varse cuando la respuesta en ac se analice). Los ejemplos examinados en este capítulo revelan 4.8 Operaciones de diseño 179
- 206. EJEMPLO 422 180 que el voltaje del emisor hacia tierra es por lo general de un cuarto a un décimo del voltaje de la fuente. Elegir un caso conservador de un décimo pennitirá calcular el resistor de emisor RE y el resistor Re de una manera parecida a los ejemplos recién completados. En el siguiente ejemplo se desarrolla un diseño completo de la red de la figura 4.49 utilizando el criterio que presentamos antes para el voltaje de emisor. Determine los valores de los resistores para la red de la figura 4.50 para el punto de operación y el voltaje de la fuente de alimentación. Solución VE =",Vec =",(20 V)= 2 V VE VE 2 V RE = - '" - - = - - = 1 kQ lE lc 2mA Re = VRe = Vcc - VCE - VE = 20 V-lO V - 2 V = ~ le le 2 mA 2 mA = 4 kQ le 2 mA 1 = - - = = 13.33 }lA B f3 150 VR Vec-VBE-VE RB = -'- = --~--~~---=- = lB lB ",1.3MQ 20 V - 0.7 V - 2 V 13.33 }lA Diseño de un circuito de ganancia de corriente estabilizada (independiente de beta) El circuito de la figura 4.51 ofrece estabilización tanto para los cambios por la corriente de fuga como por la ganancia de corriente (beta). Los cuatro valores de los resistores que mostra- mos deben obtenerse para el punto de operación especificado. El criterio de ingeniena para la selección de un valor del voltaje del emisor VE se utiliza de la misma forma que las considera- ciones previas de diseño, porque guían hacia una solución directa para todos los valores de los resistores. Estos pasos del diseño se muestran en el siguiente ejemplo. Vcc = 20 V I C, le, = !O rnA 't ¡"---JL-- salida + ,- deac C, entrada ___ de ac ~f---1~----I 1O¡ñ' ... ... Capítulo 4 Polarización en dc-BJf 1O¡ñ' VCEQ = 8 V (3(mín) = 80 FIgUra 4.51 Circuito con ganancia en corriente estabilizada para consideraciones de diseño.
- 207. -<; -------------------------------------------------------------Determine los niveles de Re' RE' R] YRo para la red de la figura 4.51 para el punto de operación indicado. VE VE 2 V RE =- - - = 200Q lE le lO mA ~ VCC - VeE - VE 20 V - 8 V - 2 V lOV Re = = = = le le 10 mA lO mA = lkQ VB = VBE + VE =0.7 V + 2 V = 2.7 V Las ecuaciones para el cálculo de los resistores de base R1 Y R2 necesitarán de ciertos análisis. Usar el valor del voltaje de la base calculado arriba y el valor del voltaje de la fuente proporcionará una ecuación, pero existen dos incógnitas, R¡ y R2 , Se puede obtener una ecuación adicional entendiendo la operación de estos dos resistores, al fijar el voltaje de base necesario. Para que el circuito opere de manera eficiente se asume que la corriente a través de R1 YR2 debe ser aproximadamente igual y mucho mayor que la corriente de la base (por lo menos 1O:1). Este hecho y la ecuación del divisor de voltaje para el voltaje de base ofrecen las dos relaciones necesarias para determinar los resistores de la base. Esto es, y La sustitución da y Ro $,),(80)(0.2 kQ) 1.6 kQ Vs = 2.7 V 0.6 kQ)(20 V) R] + 1.6 ka 2.7R] + 4.32 ka =32 ka 2.7R] = 27.68 ka R] = 10.25 kQ (use 10 ka) 4.9 REDES DE CONMUTACIÓN DE TRANSISTORES Aplicar los transistores no se limita únicamente a la amplificación de señales. A través de un diseño adecuado pueden utilizarse como un interruptor para computadora y para aplicaciones de control. La red de la figura 4.52a puede emplearse como un inversor en los circuitos lógicos de las computadoras. Obsérvese que el voltaje de salida Ve es opuesto al que se aplicó sobre la base o a la terminal de entrada. También obsérvese la ausencia de una fuente de dc conectada al circuito de la base. La única fuente de dc está conectada al colector o lado de la salida, y para las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la señal aplicada, en este caso 5 V. 4,9 Redes de conmutación de transistores EJEMPLO 423 181
- 208. 182 5V 5V ..... - -OV hFE = 125 68 k,Q 1 OV ... Ic(mA) r----------------------------~~A 71- le"" == 6.1 mA,l-__________________ 50 !lA 6~ 5~~--~~-----------------------40~ 4~~--~~~--------- 3 ~,r--------=::""'::::~:-------- 20~A __------------------------~~----- lO~A ~ I,=O~ 30 I-lA 2 1 2 t 3 4 5 ICEO=OmA Vcc = 5 V (b) Flgura 4.52 Transistor inversor. El diseño ideal para el proceso de inversión requiere que el punto de operación conmute de corte a la saturación, pero a lo largo de la recta de carga descrita en la figura 4.52b. Para estos propósitos se asumirá que 1C =1CEO =OmA cuando lB =OpA (una excelente aproximación de acuerdo con las mejoras de las técnicas de fabricación), como se muestra en la figura 4.52b. Además, se asumirá que VCE = VCE ,,, =OV en lugar del nivel típico de 0.1 a 0.3 V. Cuando Vi;;: 5 V, el transistor se encontrará "encendido" y el diseño debe asegurar que la red está saturada totalmente por un nivel de lB mayor asociado con la curva lB' que aparece cerca del nivel de saturación. La figura 4.52b requiere que lB > 50 pA. El nivel de saturación para la corriente del colector y para el circuito de la figura 4.52a está definido por Capitulo 4 Polarización en dc-BJT VCC 1 =---- Csa, R C (4.45)
- 209. Los resultados del nivel de lB en la región activa justo antes de la saturación pueden aproxi- marse mediante la siguiente ecuación: Por 10 mismo, para el nivel de saturación se debe asegurar que la siguiente condición se satisfaga: (4.46) Para la red de la figura 4.52b cuando Vi =5 V, el nivel resultante de lB es el siguiente: Vi - 0.7 V 5 V - 0.7 V lB = = = 63 J.1A RB 68 kQ Vee 5 V e 1 =-~ = '" 6.1 mAc,~, R 0.82 kQe Comprobando la ecuación (4.46) da 6.1 mA - - - - = 48.8 ¡.tA 125 la cual es satisfecha. Es cierto que cualquier nivel de lB mayor que 60 ¡.tA pasará a través del punto Qsobre la recta de carga, que se encuentra muy cerca del eje vertical. Para Vi = OV'/B = O¡.tA, y dado que se está suponiendo que le = ICEO = OmA,el voltaje cae a través de Rc como 10 determinó VRc = ¡eRe = OV, dando por resultado Ve = +5 V para la respuesta indicada en la figura 4.52a. Además de su contribución en los circuitos lógicos de las computadoras, el transistor se puede utilizar como un interruptor, si se emplean los extremos de la recta de carga. En la saturación la corriente lc es muy alta y el voltaje VCE muy bajo. El resultado es un nivel de resistencia entre las dos tenninales detenninado por y descrito en la figura 4.53. E E Figura 4.53 Condiciones de saturación y la resistencia resultante de la tenninal. Si se utiliza un típico valor promedio de VCE~ como 0.15 V da como resultado R = '" 0.15 V - - - = 24.60. 6.1 mA el cual es un valor relativamente bajo y ::: OQ cuando se coloca en serie con resistores en el rango de los kilohms. 4.9 Redes de conmutación de transistores 183
- 210. EJEMPLO 4.24 184 Figura 4.54 Condiciones de corte y la resistencia resultante de la terminal. Para Vi = OVcomo lo vemos en la figura 4.54, la condición de corte ocasionará un nivel de resistencia de la siguiente magnitud: Vee 5 V R =--= =~Qcon, l CEO O mA resultando en la equivalencia de circuito abierto. Para un valor típico de leEO = 10 ¡LA, la magnitud de la resistencia de corte es que se aproxima a la equivalencia de circuito abierto para muchas situaciones. Determine RB YRe para el transistor inversor de la figura 4.55 si le = 10 mA. "' Vcc=lOV v, hFE = 250 v Flgura 4.55 Inversor para el ejemplo 4.24. Solución En la saturación: l = e'al y 10 mA = IOV así que Re = = 1 kQ 10 mA En la saturación: l 10 mA lB '" ~ = =40 ¡LA f3"" 250 Elija lB = 60 ¡LA para asegurar la saturación, y utilizando lB = Vi - 0.7 V RB Capitulo 4 Polarización en dc-BJT IOV IOV
- 211. v - 0.7 V 10 V - 0.7 V se obtiene , 155 kQ; 60 !lA Seleccione RB = 150 kQ. el cual es el valor estándar. Luego v - 0.7 V 10 V - 0.7 V, ; - - - - - - ; 62 !lA RB 150 kQ e lB ; 62 )lA > ; 40 )lA Por tanto. use RB ; 150 kQ YRe; 1 kQ. Existen transistores que se les denomina transistores de conmutación debido a la veloci- dad con que cambian de un nivel de voltaje a otro. En la figura 3.23c los periodos de tiempo definidos como ts ' td' tI" Y tI se proporcionan en función de la comente de colector. Su impacto sobre la velocidad de respuesta de la salida del colector se define por la respuesta de la comente de colector de la figura 4.56. El tiempo total necesario para que el transistor cambie del estado "apagado" al "encenciido" está designado como tencendido y definido por Itencendido = tr + td I (4.47) siendo td el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de una respuesta en la salida. El elemento de tiempo t, es el tiempo de subida del 10 al 90% del valor final. Transistor "encendido" Transistor "apagado" 1009, 909', lOge o -1, - - - - - - - - - _1- __ I I I I ,- I - - - - - - - - - -1- - - -1- - , , - '-, , --+< 1, '- , , --+<, I[, 1, I , ,- ~, tapagado tencendido ,- ,_ Figura 4.56 Definición de los intervalos de tiempo de una forma de onda de pulso. El tiempo total que requiere un tra.'1sistor para cambiar del estado "encendido" al "apaga- do" se le conoce como tapagado y se define así (4.48) donde t, es el tiempo de almacenamiemo y t r es el tiempo de bajada del 90 al 10% del valor inicial. 4.9 Redes de conmutación de transistores 185
- 212. .:::0.7 V Si o::O.3VGe Figura 4.57 Verificación del nivel de de VBE" 186 Para el transistor de propósito general de la figura 3.23c a le;;;: 10 mA, se encuentra que t.l" = 120 ns Id = 25 ns 1, = 13 ns y I f = 12 ns así que tencendido = I +, Id = 13 ns + 25ns=38ns y tl.l.?agadQ I , + I f = 120 ns + 12 ns 132 nS Al comparar los valores anteriores con los siguientes parámetros de un transistor de conmutaCión BSV52L, se observa una de las razones para elegir un transistor de conmutación cuando surge la necesidad de éste. tencendido = 12 ns y t apagado == 18 os 4.10 TÉCNICAS PARA LA LOCAUZACIÓN DE FALLAS El arte de la localización de fallas es un tema tan amplio. que no puede ser cubierto un rango tan lleno de posibilidades y de técnicas en unas cuantas secciones de un libro. Sin embargo, un practicante debe estar enterado de unas cuantas maniobras y medidas que pueden aislar el área de problema, y posiblemente encontrar una solución. Es muy obvio que el primer paso para poder resolver un problema en una red es entender el comportamiento de la misma y tener alguna idea de los niveles de voltaje y corriente esperados. Para el transistor que está en la región activa el nivel dc mesurable más importante es el voltaje emisor-base. Para un transistor "encendido" el voltaje VBE debe estar en la vecindad de 0.7 V. Las conexiones adecuadas para medir VaE aparecen en la figura 4.57. Obsérvese que la punta de prueba roja (positiva) se encuentra conectada a la base para un transistor npn y la negra (negativa) al emisor. Cualquier lectura totalmente diferente del nivel esperado de más o menos 0.7 Y, como OY, 4 Y O 12 Y, o si es negativo el valor se debe sospechar de él; por lo mismo, es mejor verificar las conexiones del dispositivo o la red. Para un transistorpnp pueden usarse las mismas conexiones, pero debe esperarse una lectura negativa. Un nivel de voltaje de igual importancia es el voltaje del colector al emisor. Recuerde las características generales de un BJT,con los niveles de VCEen la vecindad de 0.3 V que sugieren un dispositivo saturado, una condición que no debe existir a menos que se esté usando como interruptor. Sin embargo: Para el amplificador típico a transistor que está en la región activa, VCE está por lo general entre el 25 y el 75% de Vcc" Para Vce = 20 Y una lectura de VCE entre 1 y 2 Y o entre 18 y 20 Y como se mide en la figura 4.58, es cieno que es un resultado fuera de lo común, y a menos que se conozca otro diseño para esta respuesta, deben investigarse tanto e1 diseño como la operación. Si VCE = 20 V (con Vcc = 20 Y) existen por lo menos dos posibilidades: O bien el dispositivo (BJT) está ~ ~ 0.3 V = satu"ción ~ O Ov = estado de corto circuito (J) o de conexión pobre ~+ - Normalmente unos cuantos volts ~ -------Va) o más E ~ Capítulo 4 Polarización en dc-BJT Figura 4.58 Verificación del nivel de de Ver"
- 213. dañado y tiene las carf!1cterísticas de un circuito abierto entre las terminales del colector y del emisor. o bien una conexión en la mal1a del circuito del colector-emisor o base-emisor está abierta como en la figura 4.59. haciendo le O mA y VRe = O V. En la figura 4.59 la punta de prueba negra del vólmetro está conectada a la tierra común de la fuente y la roja a la terminal inferior del resistor. La ausencia de una corriente del colector y de la caída de voltaje resultante a través de Re darán por resultado una lectura de 20 V. Si el medidor está conectado a la terminal del colector del BJT. la lectura será de OV. porque Vee está blo- queado del dispositivo activo por un circuito abierto. Uno de los errores más comunes en la experiencia de laboratorio es el uso del valor erróneo de la resistencia para un diseño dado. Imagine el impacto del uso de un resistor de 680 Q para Ra en lugar del valor de diseño de 680 ka. Para Vcc;;:;: 20 V Y una configuración de polarización fija, la corriente . de base resultante seria 20 V - 0.7 V 680 Q = 28.4 mA en lugar del valor deseado de 28.4 pA, ¡una diferencia significativa! Una corriente base de 28.4 mA es cierto que colocaría al diseño en una región de saturación y es posible que se dañe el dispositivo. Ya que los valores reales de los resistores a menudo son diferentes de los valores de los códigos de color nominales (recuerde que los valores de tolerancia de los resistores), es una buena inversión de tiempo hacer la medición de un resistor antes de insertarlo en la red. El resultado será tener valores reales más cercanos a los niveles teóricos y cierta seguridad de que el valor correcto de la resis- tencia se utiliza. Habrá momentos en que surgirá la frustración. Se habrá verificado el dispositivo en un trazador de curvas u otro instrumento para probar BJT y parecerá correcto. Todos los niveles de los resistores parecen adecuados, las conexiones se ven sólidas y se ha aplicado la fuente adecuada de voltaje, ¿qué sigue? Ahora, la persona encargada de resolver el problema debe esforzarse para lograr un mayor nivel de sofisticación. ¿Podría ser que la conexión interna entre el cable y la conexión final de una punta esté dañada? ¿Cuántas veces el simple hecho de tocar una punta crea una situación "'correcta o incorrecta" entre las conexiones? Quizá la fuente fue encendida y ajustada en el voltaje correcto. pero el control de limitación de co- rriente se dejó en cero, evitando el nivel adecuado de corriente según lo demanda el diseño de la red. Obviamente, mientras más sofisticado es el sistema, más extenso el rango de posibilidades. En cualquier caso. uno de los métodos más efectivos para verificar la opera- ción de una red es probando varios niveles de voltaje respecto a la tierra y al conectar la punta de prueba negra (negativa) de un vólmetro a tierra y "tocando" las terminales impor- tantes con la punta de prueba roja (positiva). En la figura 4.60, si la punta roja se conecta directamente a Vcc, se deben leer Vcc volts, porque la red tiene una tierra común para la fuente y los componentes de la red. En Ve la lectura debe ser menor por la caída a través de Re y VE debe ser menor que Ve por el voltaje colector emisor VeE. La falla en cualquiera de estos dos puntos sirve para registrar lo que podría parecer un nivel razonable y ser autosuficiente para definir la falla o el elemento defectuoso. Si VR YVR son valores razo-, e nables pero VCE = OV. existe la posibilidad de que el BIT esté dañado y presente un equiva- lente de corto circuito entre las terminales del colector y del emisor. Antes dijimos que si VCE registra un nivel de aproximadamente 0.3 V, como señala VCE;;;:; VC - VE (la diferencia entre los dos niveles como se midió arriba), la red puede estar saturada con un dispositivo que esté o no defectuoso. Parecería obvio, a partir del análisis anterior, que la sección de vólmetro de un VOM o DMM es muy importante en el proceso de localización de fallas. Por 10 general. los niveles de corriente se calculan a partir de los niveles de voltaje a través de los resistores, en lugar de "romper" la red para insertar la sección de miliamperímetro de un multímetro. En los diagramas grandes se ofrecen los niveles específicos de voltaje respecto a la tierra, para facilitar la verificación e identificación de las posibles áreas de problemas. Para las redes cubiertas en este capitulo se deben considerar los niveles típicos dentro del sistema, como 10 definió el potencial aplicado y la operación general de la red. 4.10 Técnicas para la localización de fallas VCc =20V lc=OmA +~Re conexión ___ ~ abierta I ----/ 20 v Figura 4.59 Efecto de una conexión pobre o un dispositivo dañado. Figura 4.60 Verificación de los niveles de voltaje respecto a tierra. 187
- 214. EJEMPLO 425 EJEMPLO 426 188 El proceso de localización de fallas es una verdadera prueba para comprender claramente el comportamiento adecuado de una red y su habilidad para aislar las áreas problemáticas -- utilizando unas cuantas medidas básicas con los instrumentos apropiados. La experiencia es la clave, y ésta vendrá únicamente con la exposición continua a los circuitos prácticos. Es importante basarse en las lecturas ofrecidas en la figura 4.61 para determinar si la red está operando adecuadamente, y si no 10 está, encontrar la posible causa. ::!ov ... Solución 3.3 kQ 211 Y p= lOO 2kQ Figura 4.61 Red para el ejemplo 4.25. Los 20 V en el colector revelan inmediatamente que le = OmA, debido a un circuito abierto o a un transistor que no está operando. El nivel de VR = 19.85 V también revela que el transistor, está en "apagado" porque la diferencia de Vec - VR ¡; == 0.15 V es menor que la necesaria para encender el transistor y proporcionar algún voltaje para VE' Si se asume una condición de corto circuito desde la base al emisor, se obtiene la siguiente corriente a través de RB' 20 V 252 kil = 79.4 }lA la cual asemeja a la obtenida de 19.85 V 250 kil = 79.4 }lA Si la red se encontrara operando de manera adecuada, la corriente de base debería ser 19.3 VVcc - VBE 20 V - 0.7 V lB =----"''------''''-- =--------- = =42.7 }lA RB + (/3 + l)RE 250 kQ + (101)(2 kil) 452 kil Por tanto, el resultado es que el transistor está dañado en una condición de corto circuito entre la base y el emisor. Basándose en las lecturas que aparecen en la figura 4.62, determinar si el transistor se encuen- tra "encendido" y si la red está operando de manera correcta. Capitulo 4 Polarización en dc-BJT
- 215. Solución Si nos basamos en los valores de los resistores RI y R2 Yla magnitud de Vcc' el voltaje Vs :::;: 4 V parece adecuado (y de hecho lo es). Los 3.3 Ven el emisor son el resultado de una caída de 0.7 V a través de la unión base-emisor del transistor lo que sugiere un transistor "encendido", Sin embargo. los 20 Ven el colector revelan que le:;;;; O mA. aunque la conexión a la fuente debe ser "sólida" o los 20 V no aparecerían en el colector del dispositivo. Existen dos posibi- lidades: o bien puede existir una conexión pobre entre Re y la terminal del colector del transis- tor. o el transistor tiene abierta la unión base-colector. Primero se verifica la continuidad en la unión del colector utilizando un óhmetro. y si está bien. debe verificarse el transistor usando uno de los métodos descritos en el capítulo 3. 4.11 TRANSISTORES PNP Hasta ahora. el análisis se ha limitado totalmente a los transistores npn para asegurar que el análisis inicial de las configuraciones básicas sean 10 más claras posible y simplificadas para no intercambiar entre los tipos de transistores. Por fortuna. el análisis de los transistores pnp sigue el mismo patrón que se estableció para los transistores npn. Primero se calcula el nivel de lB' seguido por la aplicación de las relaciones adecuadas de los transistores para determinar la lista de las cantidades que se ignoran. La única diferencia entre las ecuaciones resultantes para una red en la que se reemplazó un transistor npn por un transistor pnp es la señal asociada con las cantidades en particular. Como se observa en la figura 4.63, la notacíón de doble subíndice continúa de manera normal. como ya se mencionó. Sin embargo. las direcciones de las corrientes se invirtieron para reflejar las direcciones reales de coriducción. En caso de que se utilicen las polaridades definidas de la figura 4.63, tanto VSE como VCE serán cantidades negativas. La aplicación de la ley de voltaje de Kirchhoffa la malla base-emisor dará por resultado la siguiente ecuación para la red de la figura 4.63: La sustitución de lE = «(3 + 1)1BYsolución para lB da por resultado (4.49) La ecuación resultante es la misma que la ecuación (4.17) excepto por el signo para VBE. Sin embargo. en este caso VBE = -0.7 V Yla sustitución de los valores resultará el mismo signo para cada término de la ecuación (4.49) y la ecuación (4.17), Considere que la dirección de lB ahora se definíó como opuesta para un transistor npn, según la figura 4.63. Para VCE la ley de voltaje de Kirchhoff se aplica a la malla colector-emisor, dando por resultado la siguiente ecuación: (4.50) La ecuación resultante tiene el mismo formato que la ecuación (4.19), pero el signo antes de cada término en el miembro de la derecha ha cambiado. Debido a que Vcc será mayor que la magnitud del término subsiguiente, el voltaje VCE tendrá un signo negativo. como se pudo observar anteriormente. 4.11 Transistores pnp 20 V 4.7 kQ 80 kQ 20" 4v 3.3 y 20 kQ 1 kn Figura 4.62 Red para el ejemplo 4.26. + + R, Figura 4.63 Transistor pnp en una configuración de estabilización en emisor. 189
- 216. EJEMPLO 4.27 190 Calcule VCE para la configuración de polarización por divisor de voltaje de la figura 4.64. r---------~)-18V 2.4 k.Q 47 ka 10 ¡iF t-c--~:~I(f-----<o '" 10 IlF + >------1-1",,111----+--- 8 0------1", o - t-,. VeE 1" -E p= 120 lOkQ Solución Probando la condición da por resultado 1.1 kQ Figura 4.64 Transistor pnp en una configuración de polarización por divisor de voltaje. f3RE '" IOR2 (120)(1.1 kf.l) '" 10(10 kQ) 132 kQ '" lOO kQ (satisfecha) Si se resuelve para VE' se tiene R, Vec (10 kf.l)(-18 V) VB = = =-3.16 V R, + R, 47 kQ + 10 kQ Obsérvese la similitud en el fonnato de la ecuación con el voltaje resultante negativo para VB " La aplicación de la ley de voltaje de Kirchhoff alrededor de la malla base-emisor genera y +VB - VBE - VE = O VE = VB - VBE Sustituyendo los valores, se obtiene VE = -3.16 V - (-D.7 V) = -3.16 V + 0.7 V = -2.46 V Nótese cómo en la ecuación anterior se utiliza la notación de subíndice sencillo y doble. Para un transistor npn la ecuación VE = VB- VBE sería exactamente la misma; la única diferencia aparece cuando se sustituyen los valores. La corriente VE 2.46 V lE = = = 2.24 mA RE 1.1 kQ Para la malla colector-emisor: Sustituyendo lE == le y acomodando los términos, se tiene VeE = -Vee + leCRe + RE) Capitulo 4 Polarización en dc-B.IT
- 217. Sustituyendo los valores, da Ve ~ -18 V + (2.24 mA)(2.4 kQ + l.l kQ) = -18 V + 7.84 V =-10.16 V 4.12 ESTABILIZACIÓN DE lA POlARIZACIÓN La estabilidad de un sistema es una medida de la sensibilidad de una red hacia las variaciones en sus parámetros. En cualquier amplificador que utiliza un transistor, la corriente del colector le es sensible a cada uno de los siguientes parámetros: [3: se incrementa con el aumento en la temperatura IVBE 1: decrece aproximadamente 7.5 mV por incremento en grado Celsius (oC) en la temperatura leo (corriente de saturación inversa): duplica su valor por cada 10 oC de incremento en la temperatura Cualquiera o todos estos factores pueden causar que el punto de polarización cambie del punto de operación diseñado. La tabla 4.1 describe la forma en que leo y VBE camhiaron con el incremento en la temperatura para un transistor en particular. A temperatura ambiente (cerca de 25 OC) leo =0.1 nA, mientras que a lOO oC (punto de ebullición del agua) leo es aproxima- damente 200 veces mayor a 20 nA. Para la misma variación en temperatura, (3 se incrementó de 50 a 80 y VBE cayó de 0.65 a 0.48 V. Recuerde que lB es muy sensible al nivel de V8E • especialmente para los niveles más allá del valor del umbral. TABLA 4.1 Variación de los parámetros de un transistor de silicio con la temperatura T leo VSE ce) (nA) b (V) -65 0.2 x 10-·' 20 0.85 25 0.1 50 0.65 100 20 80 0.48 175 3.3 x 103 120 0.3 El efecto de los cambios en la comente de fuga (1col y la ganancia de comente (ff¡ sobre el punto de polarización de dc se demuestra por las características de colectorpara emisor-común de las figuras 4.65a y 4.65b. La figura 4.65 muestra la forma como cambian las caractensticas de colector del transistor desde una temperarurade 25 OC a una temperarurade 100 oC. Obsérvese que el incremento significativo en la corriente de fuga no solamente causa que las curvas se eleven sino que también existe un incremento en la beta, según se observa a través del mayor espaciamiento entre las curvas. Se puede especificar un punto de operación mediante el dibujo de la recta de carga de dc del circuito sobre la gráfica de las características de colector, y notando la intersección de la recta de carga y la corriente de base de dc establecida por el circuito de entrada. Se marca un punto de forma arbitraria en la figura 4.65a en lB = 30 ¡lA. Debido a que el circuito de polarización fija proporciona una corriente de base cuyo valor depende aproximadamente del voltaje de la fuente de alimentación y el resistor de la base, ninguno se ve afectado por la temperatura o el cambio en la corriente de fuga o en la beta, pero existirá la misma magnitud de la corriente de base a altas temperaturas, según se indica en la gráfica de la figura 4.65b. Como lo muestra la figura, dará por resultado el cambio del punto de polarización de de a una mayor comente de colector y a un menor voltaje colector-emisor en el punto de operación. En el extremo, el transistor no podría llevarse a saturación. En cualquier caso, el nuevo punto de operación puede no ser satisfactorio y ocasionar una distorsión considerable debido al cambio del punto de polarización. Un mejor circuito de polarización es el que estabilizará o mantendrá la polari- 4.12 Estabilización de la polarización 191
- 218. IC (mA) 6- 5 I i 4 """J 2 1 - I 01 192 70 ¡lA 6O~A 50 ¡lA 40 ¡lA ~ pUnloQ 30 ¡lA ~ 20 ~A ~ 10 ¡lA I ~ IB=O¡lA •5 15 20 • le (mAl I 50 ¡lA 6- __-------------- 40 ¡lA 5 4 punto Q 30 ¡lA 3 20 ¡lA o 5 10 t 15 20 ICEO=f3lcBO (a) (b) Figura 4.65 Cambio en el punto de polarización de dc (punto Q) debido al cambio en la temperatura: a) 25°C; b) 1O()0C. dad de dc establecida inicialmente, de forma que el amplificador puede utilizarse en un am- biente de temperatura variable. Factores de estabilidad, S(IcO>, S(VB¡) y S(ft) Se definió un factor de estabilidad S para cada uno de los parámetros que afectan la estabilidad de la polaridad. según se lista a continuación: S(lco) Me = Meo (4.51) S(VBE ) = Me '"VBE (4_52) SCfJJ Me =-- "'/3 (4.53) En cada caso el símbolo delta ("') significa un cambio en dicha cantidad_ El numerador de cada ecuación es el cambio en la corriente del colector, según se estableció mediante el cambio de la cantidad en el denominador. Para una configuración en particular, si un cambio en leo no puede producir un cambio significativo en le' el factor de estabilidad definido por S(leo) = Me /Meo será muy pequeño_ En otras palabras: Las redes que son muy estables y relativamente insensibles a las variaciones en la temperatura tienen bajos factores de estabilidad. Parecería más apropiado en algunas ocasiones considerar las cantidades definidas por las ecuaciones (4.5 1 a 4_53) como los factores de sensibilidad porque: Capítulo 4 Polarización en dc-BJ'f
- 219. Mientras más alto es el factor de estabilidad, mayor sensibilidad tendrá la red a las variaciones de dicho parámetro. El estudio de los factores de estabilidad requiere del conocimiento del cálculo diferencial. Sin embargo, el propósito aquí es revisar los resultados del análisis matemático y realizar una evaluación total de los factores de estabilidad para las configuraciones de polarización más comunes. Gran cantidad de literatura referente a este tema está disponible. y si el tiempo lo permite se le propone leer más acerca del tema. S(IcO>: CONFIGURACIÓN DE POLARIZACIÓN EN EMISOR Un análisis de la red para la configuración de polarización en emisor dará por resultado (4.54) Para Rsi RE'" (13 + 1), la ecuación (4.54) se reducirá a la siguiente: S(/co) = 13 + 1 (4.55) según se indica en la gráfica de SUco) en función de RB / RE en la figura 4.66. 5(1co), Factor de estabilidad ~+l 2 Figura 4.66 Variación del factor de estabílidad S(JcJ con el cociente de resistor Rs/RE para la configuración de polarización en emisor. ~~~________~~______________~ RB ~+1 RE Para RB/RE 4; 1, la ecuación (4.54) se aproximará al siguiente nivel (según se muestra en la figura 4.66): (13 + 1) (4.56)S(Ico) = (13 + 1) -------- = -->1 revelando que el factor de estabilidad se acercará a su nivel más bajo mientras RE se vuelve lo suficientemente grande. Sin embargo, considere que un buen control de la polarización nor- malmente requiere que RB sea mayor que RE" Por tanto, el resultado es una situación donde los mejores niveles de estabilidad están asociados con un criterio pobre de diseño. Obviamente, debe existir un compromiso que satisfaga tanto a la estabilidad como a las especificaciones de polarización. Es importante observar en la figura 4.66 que el valor más bajo de SUco) es 1, revelando que le siempre se incrementará a un ritmo igualo mayor que lco. Para el rango donde RB IRE fluctúa entre 1 y (13 + 1), el factor de estabilidad se encontrará determinado por (4.57) 4,12 Estabilización de la polarización 193
- 220. ..-( EJEMPLO 428 194 según se muestra en la figura 4.66. Los resultados revelan que la configuración de polarización en emisor es muy estable cuando la relación de RB f RE es tan pequeña como sea posible, y es menos estable cuando dicha relación se acerca a (f3 + 1). "--- Calcular el factor de estabilidad y el cambio en le desde 25 oC hasta 100 oC para el transistor definido por la tabla 4.1 para los siguientes arreglos de polarización en emisor. a) RB / RE =250 (RB =250RE)· b) RB / RE =10 (RB =10RE)· e) RB / RE = 0.01 (RE = 100RB)· Solución I + RB/RE a) S(leo) = ([3 + 1) ---"--"-- 1 + [3 + RelRE _5/ 1+ 250 1_51(251) 51 + 2501 301 := 42.53 la cual empieza a acercarse al nivel definido por [3 + 1 = 51. Mc = [S(leo)](Meo) = (42.53)(19.9 nA) " 0.85 }lA 1 + RB/RE b) SUco) = ([3 + 1) ---"--"-- 1 + [3 + RB/RE = 51( 1+ 10) = 51 (~) 51 + 10 61 " 9.2 Mc ~ [S(Ico)](,vco) = (9.2)(19.9 nA) := 0.18}lA 1 + Re/RE e) S(lco) = ([3 + 1) --~'----''----- 1 + [3 + RB/RE ( 1 + 0.01 ) ( 1.01 ) = 51 = 51-- 51 + 0.01 51.01 := 1.01 la cual se encuentra muy cercana al nivel de 1 del pronóstico si Re/RE ~ l. Me = [S(Ico)](,veo) ~ 1.01(19.9 nA) ~ 20.1 nA El ejemplo 4.28 revela cómo los niveles más bajos de leo para el transistor BIT moderno mejoraron el nivel de estabilidad de las configuraciones de polarización básicas. Aun cuando el cambio en lees considerablemente diferente en un circuito con una estabilidad ideal (S ~ 1). de uno con un factor de estabilidad de 42.53,el cambio en le de una corriente en de que se fijó, por ejemplo, en 2 mA, sería de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente pequeño como para que lo ignoren la mayoría de las aplicaciones. Algunos transistores de potencia exhiben mayores corrientes de fuga, pero para la mayor pane de los circuitos amplificadores los niveles más bajos de leo han tenido un impacto muy positivo sobre la cuestión de la estabilidad. CONFIGURACIÓN DE POLARIZACIÓN FIJA Para la configuración de polarización fija, si se multiplican el numerador y el denomina- dor de la ecuación (4.54) por RE y se hace a RE ~ OQ. resultará la siguiente ecuación: IS(lco) ~ [3 + I (4.58) Capítulo 4 Polarización en dc-BJT
- 221. Obsérvese que la ecuación resultante asemeja el valor máximo para la configuración de polarización en emisor. El resultado es una configuración con un factor de estabilidad pobre y una alta sensibilidad a las variaciones de leo' Configuración de polarización por divisor de voltaje Recuerde de la sección 4.5 el desarrollo de la red equivalente de Thévenin que aparece en la figura 4.67, para la configuración de polarización por divisor de voltaje. Para la red de la figura 4.67 la ecuación para S(lco) es la siguiente: (4.59) Nótense las similitudes con la ecuación (4.54), donde se determinó que S(lco) tenía su nivel más bajo y la red tenía su mayor estabilidad cuando RE > R8' Para la ecuación (4.59), la condición correspondiente es RE > RTh o bien, RTh/REdebe ser tan pequeño como sea posible. Para la configuración de polarización por divisor de voltaje, RTh puede ser mucho menor que la correspondiente RB en la configuración de polarización en emisor y aun así tener un diseño efectivo. Configuración de polarización por retroalimentación (RE = OQ) En este caso, (4.60.) Debido a que la ecuación es similar en formato a la que se obtuvo para las configuraciones de polarización en emisor yde polarización por divisor de voltaje, también aquí pueden aplicarse las mismas conclusiones respecto a la relación de RB /Re Impacto físico El tipo de ecuaciones que se desarrollaron arriba, a menudo fallan en cuanto a proporcionar un sentido físico para el motivo, por el cual las redes se comportan de la forma en que lo hacen. Ahora se sabe de los niveles relativos de estabilidad y cómo la elección de los parámetros puede afectar la sensibilidad de la red, pero sin estas ecuaciones quizá resulte difícil explicar con palabras por qué una red es más estable que otra. Los párrafos siguientes intentan llenar e~te vacio a tIa'Vé~ del uso de algunas de las relaciDnes básicas asociadas con cada conflguración. Para la configuración de polarización fija de la figura 4.68a, la ecuación para la corriente de base es la siguiente: con la corriente del colector determinada por (4.61) Si le como se indica en la ecuación 4.61 debe incrementarse debido a un incremento en 1co' no existe nada en la ecuación para lB que intente compensar este incremento que no se desea en el nivel de corriente (suponiendo que VBE permanezca constante). En otras palabras, el nivel de le continuaría elevándose con la temperatura con lB' manteniendo un valor práctica- mente constante; por 10 mismo, sería una situación muy inestable. Sin embargo, para la configuración de polarización en emisor de la figura 4.68b, un au- mento en le debido a un incremento en leo causará que el voltaje VE :::lt!<E:sI~E se incremente. El resultado sería una caída en el nivel de lB' según se detennina en la siguiente ecuación: 4.12 Estabilización de la polarización Figura 4.67 Circuito equivalente para la configuración de divisor de voltaje. 195
- 222. Figura 4.68 Revísión de las redes c.e polarización y del factor de estabilidad S(lcOJ. 196 Vcc Vee + v" VB, + Re R, Re ~ +lB V BE _ V + V BE _ B + + VE V, ." ." ." (a) (b) (e) (d) 1 1- - VCC - VBo - VE t B - RB (4.62) Una caída en lB tendrá el efecto de reducir el nivel de le a través de la acción del transistor. y por lo mismo compensa la tendencia de le a incrementarse por un aumento en la temperatura. En total, la configuración es tal que existe una reacción hacia un incremento en le' que tenderá a oponerse al cambio en las condiciones de polarización. La configuración de retroalimentación de la figura 4.68c opera de la misma forma que la configuración de polarización en emisor cuando llegaa los niveles de estabIlidad. Si le se incrementa debido al aumento en la temperatura, el nivel de VRe se elevará en la siguiente ecuación: Vcc - VBE - VR te (4.63) y el nivel de lB se reducirá. El resultado es un efecto estabilizador como el descrito para la configuración de polarización en emisor. El lector debe estar enterado de que la acción descrita arriba no sucede en una secuencia paso por paso. En su lugar. se trata de una acción simultánea para mantener las condiciones de polarización establecidas. En otras palabras, en el mismo instante en que le empiece a incrementarse, la red captará el cambio y tendrá lugar el efecto de balanceo que se describió antes. La más estable de las configuraciones es la red de polarización por divisor de voltaje de la figura 4.68d. Si se satisface la condición j3RE :l> IOR" el voltaje VB pennanecerá razonable- mente constante para los niveles cambiantes de /e- El voltaje base-emisor de la configuración está deternlinado por VBE ::: VB - VE' Si /e se incrementa, VE aumentará como se menciona arriba, y para un VB constante el voltaje VBE caerá. Una caída en VBE establecerá un nivel bajo de lB' que tratará a su vez de compensar el nivel de aumento de le El factor de estabilidad definido por ~~ Ll.VBE resultará en la siguiente ecuación para la configuración de polarización en emisor: (4.64) Sustituyendo RE;;;;; 0.0:, como ocurre con la configuración de polarización fija, dará por resultado (4.65) Capítulo 4 Polarización en dc-BJT
- 223. La ecuación (4.64) puede escribirse de la siguiente fonna: (4.66) Sustituyendo la condición (/3 + 1) j¡> RB IRE resultará la siguiente ecuación para S(VBf ·): -f3!R -f3/R 1 S(V BE ) " E" __e = __ 13 + 1 13 RE (4.67) revela que mientras más grande sea la resistencia RE' menor será el factor de estabilidad y más estable el sistema. Detennine el factor de estabilidad S(VBE) y el cambio en le desde 25 oC hasta 100 oC para el transistor señalado en la tabla 4.1 para les siguientes arreglos de polarización. a) Polarización fija con RB =240 ka y 13 =100. b) Polarización en emisor con RB =240 ka, RE =1 ka y 13= 100. e) Polarización en emisor con Re = 47 ka, RE = 4.7 ka y 13= 100. Solución a) La ecuación (4.65): y f3 100 = --'--'-- 240 ka = - 0,417 X 10-' Me = [S(VBEl](Ll.VBE) =(-DA17 x 10,3)(0.48 V - 0.65 V) = (-D.4l7 x lO,3)(-D.17 V) = 70,9 pA b) En este caso, (/3 + 1) = 101 Y RBI RE = 240. La condición (/3 + 1) j¡> RBIRE no está satis- fecha, y no pennite el uso de la ecuación (4.67) Y requiere del uso de la ecuación (4.64). La ecuación (4.64): -100 100 = =---- 240 ka + (101)1 ka 341 ka =-0.293 x 10-3 la cual es aproximadamente 30% menor que el valor de polarización fija debido al ténnino adicional (13 + I)REen el denominador de la ecuación S(VBE)' e) En este caso, (/3+1)= Me = [S(VBE)](Ll.VBE) = (-D.293 x lQ-3)(-D.17 V) _ SOpA RB 47 ka 101 j¡> - - = - - - = 10 (satisfecha) RE 4.7 ka 4.12 Estabilización de la polarización EJEMPLO 429 197
- 224. EJEMPLO 4.30 198 La ecuación (4.67): S(VBE) = RE = / 4.7 ka = -0.212 x 10-3 y /!,le = [S(VBE)](L'<VBE) = (-0.212 x 10-3)(-0.17 V) = 36.04 pA En el ejemplo 4.29 el incremento de 70.9 pA tendrá un impacto en el nivel de le .Para una situación donde le ;;:: 2 mA, la corriente resultante del colector aumentará a Q Q un incremento de 3.5%. le =2 mA + 70.9 pA Q =2.0709 mA Para la configuración por divisor de voltaje el nivel de Rs se cambiará aRTh en la ecuación (4.64) (según se definió en la figura 4.67). En el ejemplo 4.29. al utilizar una de RB = 47 ka resulta ser un diseño cuestionable. Sin embargo, será RTh para la configuración del divisor de voltaje; sin embargo, puede ser de este nivelo uno menor y todavía mantener buenas características de diseño. La ecuación resultante para S(VSE ) para la red de retroalimentación será similar a la de la ecuación (4.64) con RE reemplaz~da por Re S(f3): El último factor de estabilidad que se investigará es el de S(fJ¡. El desarrollo matemático es más complejo que el que se encontró para SUco) y para S(VBE)' como lo da a entender la siguiente ecuación para la configuración de polarización en emisor: S(fJ¡ = = __l,,-e,,-e_1_+_R.::.B_IR--,E:...)__ /3,(1 + /3, + RBIRE) (4.68) La notación le, y /3, se utiliza para definir sus valores bajo un conjunto de condiciones de red, mientras que la notación f32 se usa para describir un nuevo valor de beta como lo establecen causas como un cambio en temperatura, la variación de f3 del mismo transistor o un cambio de transistores. Calcule le a una temperatura de 100 oC e le =2 mA a 25 oc. Utilice el transistor descrito en la tablaº4.1. donde /3, =50 Y /3, =80 Yun ¿ociente de resistencia RBI RE de 20. Solución La ecuación (4.68): S(fJ¡ = le,(I + RBIRE) /3,(1 + /3, + RBIRE) (2 x 10-3)(1 + 20) = (50)(1 + 80 + 20) = 8.32 x 1~ y /!,le = [S(fJ¡l[L'<f3J = (8.32 x 1()-<i)(30) - 0.25 mA Capítulo 4 Polarización en dc-BJT = 42 X 10-3 5050
- 225. En conclusión, la co~ente del colector cambió de 2 mA a una temperatura ambiente a 2.25 mA a 100 oC, representando un cambio de 12.5%. La configuración de polarización fija está definida por S(fJJ = le, 1{3, y la RB de la ecuación (4.68) puede reemplazarse por RTh para la configuración del divisor de voltaje. Para la configuración de retroalimentación en colector con RE:;;: On, S(fJJ = (4.69) Resumen Ahora que se presentaron tres factores de estabilidad importantes, el efecto total sobre la co- rriente del colector puede calcularse utilizando la siguiente ecuación: (4.70) Al principio, la ecuación puede parecer muy compleja, pero tome en cuenta que cada componente sólo es un factor de estabilidad para la configuración multiplicado por el cambio resultante en un parámetro entre los límites de interés de temperatura. Además, la Me que debe determinarse simplemente es el cambio en le a partir del nivel a una temperatura ambiente. Por ejemplo. si se examina la configuración de polarización fija, la ecuación (4.70) se convierte en la siguiente: (4.71) después de sustituir los factores de estabilidad como se derivó en esta sección. Ahora, se usará la tabla 4.1 para encontrar el cambio en la corriente del colector para un cambio de temperatura desde 25 oC (temperatura ambiente) a lOO oC (el punto de ebullición del agua). Para este rango la tabla revela que Meo = 20 nA - 0.1 nA = 19.9 nA l;VBE =0.48 V - 0.65 V =-0.17 V (obsérvese el signo) y l;{3 =80 - 50 =30 Empezando con una corriente de colector de 2 mA con una RB de 240 ka, el cambio resultante en le debido a un incremento en la temperatura de 7S oC es el siguiente: 50 2 mA Me = (50 + 1)(19.9 nA) - ---(-0.17 V) + - - (30) 240 ka 50 = 1.01 p.A. + 35.42 p.A + 1200 p.A. = 1.236 mA el cual es un cambio significativo debido principalmente al cambio en {3. La corriente de colector aumentó desde 2 mA a 3.236 mA, pero esto era esperado, en el sentido que se reconoce en el contenido de esta sección, que la configuración de polarización fija es la de menor estabilidad. Si se hubiera utilizado la configuración más estable del divisor de voltaje, con un cociente de RTh/RE : 2 y RE = 4.7 n, entonces S(/co) = 2.89, S(VBE) = -D.2 X 10-3, S({3) = 1.445 X 10-6 Y Me =(2.89)(19.9 nA) - 0.2 X 10-3(-D.17 V) + 1.445 X 1Q-6(30) = 57.51 nA + 34 p.A + 43.4 p.A : 0.077 mA 4.12 Estabilización de la polarización 199
- 226. 22 V ? 10 kQ ~ =39kn ~[l] [] 3.9 Hl 1.5 kQ =r: ..J.. F¡gUra 4.69 Red para ser analizada utilizando PSpice. 50 ~F Figura 4.70 Archivo de entrada para el análisis con PSpice de la red de la figura 4.69. 200 La corriente de colector resultante es de 2.077 mA o esencialmente 2.1 mA, comparada con los 2.0 roA a 25 oC. La red es obviamente mucho más estable que la con~guración de polarización fija, como se señaló en análisis anteriores. En este caso SCf3) no paso por encima de los otros dos factores, y los efectos de S(VBE) y de S(lco) fueron por igual muy importantes. A temperaturas mayores los efectos de S(leo) y de S(VBE) serán mayores que para SCiJ! para el dispositivo de la tabla 4.1. Para temperaturas abajo de los 25 oC le disminuirá con niveles crecientes de temperaturas negativas. El efecto de SUco) en el proceso de diseño se convierte en una preocupación menor, debido a las mejores técnicas de manufactura que continúan disminuyendo el nivel de leo = 1CBO' También debe mencionarse que para un transistor en particular la variación en los niveles de leBo y VBE de un transistor a otro en un lote es casi despreciable, comparada con la variación en beta. Además. los resultados del análisis anterior sustentan el hecho de que para un buen diseño estable: El cociente RBI RE o RTh I RE debe ser lo más pequeño posible con las debidas consideraciones en todos los aspectos del diseño, incluyendo la respuesta en ac. Aunque el análisis anterior puede resultar confuso porque las ecuaciones son muy com~ plejas para algunas de las sensibilidades, el propósito es desarrollar un alto grado de precau~ ción sobre los factores que se involucran en un buen diseño y para estar más cerca de los parámetros de los transistores y el impacto que ejercen sobre el funcionamiento de la red. El análisis de las secciones anteriores fue para las situaciones idealizadas con valores invariables de parámetros. Ahora, se debe estar consciente de cómo puede variar la respuesta en de del diseño con las variaciones de los parámetros de un transistor. 4.13 ANÁLISIS POR COMPUTADORA Esta sección contiene un análisis de la red del divisor de voltaje del ejemplo 4.7 y se necesita recurrir tanto a BASIC como a PSpice. Además, proporciona una excelente oportunidad para comparar las ventajas relativas de cada uno. PSpice (versión DOS) La red del ejemplo 4.7 se ha redibujado en la figura 4.69 con los nodos escogidos para el análisis PSpice. El archivo de entrada aparece en la figura4.70. Nótese que todos los parámetros se definieron entre los nodos indicados, asumiendo al primer nodo como el de mayor potencial. El formato del enunciado del transistor es su entrada .MODEL como lo señalarnos en el capítulo 3. Si las cantidades específicas como I(RC) =IR, =lc YV(3.4) =VCE se requieren en lugar de un simple listado de todos los voltajes nodales, debe añadirse un enunciado de control .DC como se indica. En el enunciado .De se especifica la fuente al nivel necesario. Si se repiten los 22 V como en este caso, el análisis únicamente se hará en este nivel. Si el segundo nivel es distinto, el paquete desarrollará el análisis a cada nivel en y entre los dos niveles utilizando un incremento definido como la entrada siguiente, en este caso 1V. Sin embargo, debido a que los 22 V se repiten en este enunciado de control .DC, se requiere el l V para completar el formato OC Biasinq of BJT - Fig. 4.69 VCC 2 o 22V Rl 2 1 39K R2 1 O 3.9]( Re 2 3 lOR RE 4 o l.SK CE 4 o SOUF Q1314QH .MODEL QN NPN(BF-140 IS-2E-15) .oc VCC 22 22 1 .PRINT OC I(RC) V(3,4) .OPTIONS NOPAGE .END Capítulo 4 Polarizacíón en dc-BJT
- 227. oc Biasinq of BJT - Fi9. 4;69 , '.:, ClRCUIT DBSClUPTrON **........~....***.......*""..*'**••***'*.*It••••****..*....*:.......~~...;~;~:.'*'~~~~"... " ' , ' VCC 2 O 22V IÚ 2 1 39r: R2 1 O 3.911; RC 2. 3 lOr: RE 4 O 1.5lt CE 4 O SOUY 01 3 1 4 oN .IIODI!L QIf_IBF>o140 :[11-2"15)' •OC VCC 22,22 1 .l'ItUIT De 1.(Re) Ve3,4) .0P1'1011S IIORoGE .DD .*.. BJ'l' MODBL PARIIMBTERS QIf 1fPIf IS 2.000000B-15 Bl' 140 ..... ,De TRAIISFER .CURVES YCC 2.200E+Ol I(ac) V(l,.) 8.512E-04 1.220E+Ol FIgUra 4.7I Archivo de salida para el análisis con PSpice de la red de la figura 4.69. de la instrucción, pero se omite en la secuencia operacional. La instrucción .PRINT puede escribirse después para especificar las c:antidades deseadas en el listado del archivo de salida, El archivo de salida aparece en la fIgura 4.71 con la lista de parámetros especifIcados del modelo y los niveles que se desean de salida. Tanto para lc() como para VCE los resultados obtenidos, utilizando PSpice, son una réplica exacta con las soluciones del ej¿mplo 4,7, Esto es, lec =8,5l2E-D4 =0,8512 mAy Ve", =L220E+Ol =12.2 V. Análisis con el centro de diseño PSpice para Windows Con la misma técnica descrita en el capítulo 2, la red de la figura 4,69 puede crearse sobre la página esquemática como se muestra en la figura 4.72. El transistor y el capacitar no aparecen en redes anteriores, pero son parte de la biblioteca Get New Par!. El capacitar se encuentra listado en la biblioteca analog.slb y el transistor Q2N2222 en la biblioteca eval.slb, Obsérvese en eval.slb que cuando se selecciona una parte, con el dispositivo apuntador (mouse), sobre el Q2N2222, aparece una descripción (Description) arriba de la selección en la caja de diálogo Get ParL Recuerde que los VIEWPOINT (puntos de vista) se establecen al elegir la opción 8,242E-04 Vcc • ,-----",.,---{" )----, R1 39k 1,9 59 R2 3.9k Re 10k 13,7580 1.2588 +----<0>----'1/ I CE -'- 50uF Figura 4.72 Presentación esquemática de PSpice (Windows) de la figura 4.69. 4,13 Análisis por computadora 201
- 228. 202 desde la biblioteca special.slb. Cada VIEWPOINT se coloca con sólo,Pprimir el botón iz- quierdo del dispositivo apuntador. Para terminar el proceso oprima el bot'ón derecho del apun- tador. La corriente del colector será recogida por la opción IPROBE de la biblioteca special.slb. como se muestra en la rama del colector de la red. Tome en cuenta que la corriente que debe captarse se sitúe en el círculo más cercano a la curva interna, porque ésta significa la escala de medición. En la figura 4.69 la beta del transistor es 140 y la corriente de saturación se ha inicializado en 2E-15A. Una vez en el esquema, al oprimir el símbolo del transistor (sólo una vez) y te- cleando Edit, en la barra de menú, aparecerá una lista de opciones donde Model es una de ellas. Se elige Model y aparecerá una caja de diálogo Edit Model. Como únicamente estamos interesados en cambiar la beta y establecer 15 para esta red, se escoge Edit Instance Model (elegir modelo ejemplo). Entonces se proporciona una Jista para el transistor Q2N2222 y pueden cambiarse Is(e Ise) a2E-15 y Bra 140. Una vez cambiados. se oprime OK y los parámetros de la red han sido modificados. Es muy probable que la mayoría de los usuarios de Windows coloquen primero los resistores. seguidos por el capacitar, transistor y la fuente de voltaje dc. Las líneas se capturan por lo general al final para completar la red. Sin embargo, el resultado de dicha secuencia es que los nodos tengan asignados valores numéricos de acuerdo con la secuencia en que los elementos fueron capturados, ylas probabilidades serán que no concuerden con el valor numérico asignado a cada nodo en la figura 4.69. Sin embargo, las referencias de los nodos pueden cambiarse si se elige Analysis y luego Examine Netlist (examinar lista). Lo mejor sería prever que la introducción de un IPROBE requerirá de la introducción de un nodo adicional entre Vce y la terminal del colector del transistor. En este caso el nodo adicional (5) fue asignado para asegurar que las referencias de los nodos sean las mismas que la figura 4.69. Los números asignados podrán cambiarse con una secuencia insertldeJete (insertarlborrar) y registrar cuando se abandone la caja de diálogo. Antes de simular el programa. debe estar seguro de que Probe Setup (inicialización de la prueba) bajo Analysis no esté inicializada para ejecutar automáticamente Probe después de la simulación. Esto le ahorrará tener que involucrarse con la respuesta de Probe antes de ver el archivo de salida. La respuesta de Probe se examinará eI1 el capítulo 8 cuando se analice un sistema euac.Lasimulacióude lareddaráI'orresultado el archivo de salidade lafigura4 .73 .El archivo de la figura 4.73 es una versión cortada y pegada para pennitir una concentración de los elementos más importantes del archivo. Obsérvese que la lista neta esquemática (Schematics Netlist) tiene las mismas referencias de nodos que la figura 4.69 para cada elemento, y que el transistor se encuentra listado en la secuencia 3-1-4 (colector,base,emisor) como lo requiere la versión DOS. Los parámetros del modelo BIT (BJT MODELPARAMETERS) es un listado de los parámetros más importantes que definen al transistor Q2N2222. Nótese que IS es 26·15 y BF (beta) es 140. Se puede encontrar una descripción de todos los parámetros listados en THE DESIGN CENTER Circuit Analysis Reference Manual (manual de referencia del análisis de circuitos del Centro de Diseño) de MicroSim Corporation. Los niveles dc para los diferentes nodos (respecto a la tierra) son parte de la solución de polarización en pequeña señal (Sman Signal Bias Solution). El voltaje VeE del transistor es de 13,7580 V - 1.2588 V =12.5 V, que es casi igual a la solución DOS. El siguiente listado incluye los distintos niveles de corriente y voltaje de la red y sus parámetros como se definieron mediante el punto de operación resultante. Obsérvese que Ices 0.824 mA comparado con 0.851 mA para el análisis en DOS y que VBEes 0.688 V o aproximadamente 0.7 V como se desea. La beta de es ahora 55 en lugar del 140 capturado y la beta de ac es 65. la cual será utilizada para la respuesta en ac. El cambio no sucedió en la versión DOS porque se pudo seleccionar un transistor npn sin tener que escoger un modelo en particular. que tuviera todos sus parámetros de definición. En la versión de evaluación de PSpice para Windows uno debe elegir un transistor de la lista proporcionada y simplemente modificar los parámetros de definición lo mejor posible. Los cambios adicionales se pudieron haber hecho para crear una similitud más cercana, pero el detalle que se requiere va más aná de las necesidades de este texto. Obsérvese en el esquema de la figura 4.72 como los VIEWPORT e IPROBE reflejan los mismos resultados impresos en el archivo de salida. El uso adecuado de VIEWPORT e IPROBE eliminan la necesidad de estar preocupados acerca de las referencias nodales, porque los voltajes y las corrientes pueden observarse directamente sobre el esquema después de la simulación. Capítulo 4 Polarización en dc-BJT
- 229. • • .,. CIRcurr DESCRIPTION ..........................................................................................• Schcmatic:s Nctlist • RR2 R-RJ R-Re R-RE C=CE V_Ycc <LQl v_v: ..... oSN 0001 3.9k $N 0001 $N ooo239k SN-=,OOO3 SN-:'OOOS 1010: OSN_OOO4 1.5k 0$);_0004 SOuF S"-,'002 OOC nv SN_OOO3 SN_OOOI SN_OOO4 Q2N2222~X SN_0002 SN_0005 O BJT MODEL PARAMETERS ................................................................................ Q2N22Z2~X NPN (S 2.000000E-t 5 BF 140 NF 1 VAF 74.03 IKF .2841 ISE 4.34ooooE·5 NE 1301 BR 6,091 NR , RB 10 RBM 10 RC 1 eJE n.01OOOOE-12 MJE m CJC 7.306OOOE-2 MJC .3416 TF 411.l1XlOOQE..12 XTF 3 VTF 1.7 ITF .6 TR 46.910000E-09 XTB 1.5 ..... SMAll SlGNAL BIAS soumON TEMPERATURE" 27.000 DEG e .................................................................................NODE VOLTAGE VOLTAGE NODE VOLTAGE NaDE VOLTAGE NODE (St-.tOOO1) 19469 (SN_OOO3) 13.7580 ($N3JO()S) n 0000 (SN_OOO2) 22.0000 ($N_0004) 1.258$ VOLTAGESOURCECURRENTS NA,,1E. CURRENT -1.338E-OJ 8.242E..04 TOTALPOWERDlSSlPATION 2.94E..Ql WATrS •••• BIPOLAR JUNCTfON TRANSISTO.RS NAME Q_QI MODEL Q2N=-X lB l.SO&OS le 8.Z4E-04 VSE 68SB-61 VBC -1.I8E+Ol va L2SE+Ol BETADC 5.50E+Ol GM 3.JIE..02 RPl 2.04E"'l3 RX I.OOE+OI RO I.04E"'lS CBE 5.06&11 CBC 2.'95-12 CBX O.OOE"'lO ClS O00E"'lO SETMe 6.SQE"'l' FT 9,47E+07 4_13 Análisis por computadora Figura 4.73 Archivo de salida para la red de la figura 4.72. 203
- 230. 204 BASIC El programa que se desarrollará con BASIC llevará a cabo el mismo análd,is que el otro lista- do, irá un paso adelante y permitirá cambiar la configuración mediante la especificación de un circuito abierto o un corto circuito para los parámetros. Por ejemplo, si R2 se hace igual a 1E30 ohms, se trata en esencia de un circuito abierto y que da por resultado una configuración de polarización en emisor. Si RE se queda en cero ohms con R2 en lE30 ohms, dará por resultado una configuración de polarización fija. De esta manera. el rango de aplicaciones se expande y limita la biblioteca de programas necesarios para hacer el análisis en un área en particular. En la tabla 4.2 aparece un resumen de las ecuaciones utilizadas junto con un resumen de las variables en la tabla 4.3. Un módulo de programa que empieza en la línea 10000 está escrito en BASIC para realizar los cálculos necesarios para el análisis en de de la red de la figura 4.69. La línea 10010 calcula la resistencia de base equivalente de Théveriin de R, en paralelo con R2. La línea 10020 calcula el voltaje equivalente de Thévenin en la base. Luego se determinals en la línea 10030 utilizando un voltaje base-emisor de 0.7 V. La línea 10040 prueba para una condición de corte, la que ocurre si el valor de Vr es menor que VSE ;;:: 0.7 V, en cuyo caso lB toma el valor de cero; de otra forma, 18 permanece como se calculó en la línea 10030. Las líneas 10060 y 10070 calculan le e lE' respectivamente. TABLA 4.2 Ecuaciones y enunciados del programa para el módulo de cálculos de polarización de dc TABLA 4.3 Variables para ecuación y el programa para el módulo de cálculos de polarización de dc Ecuación RTh = R1R~ R, + R2 R, ETh ;::: Vcc R, + R, ETh - 0.7 RTh + (13 + I)RE le = f3ls VE = IERE Vs = VE + 0.7 Ve Vcc - leRe Enunciados para el programa Variable en la ecuación Variable en el programa RT ;:::.(Rl * R2)(Rl + R2) R, R, RI R2 VT = (R2 ' Cel/(R' + R2) RT CC lB = (VT - O.7)I(RT + (BETA + 1) , RE) VT lB BE IC lE VE VB vC CE = BETA' lB = (BETA + 1) , lB = lE ' RE = VE + 0.7 = CC - IC ' RC = VC - VE ~ BETA RE IC lE VE VB VC CE La línea 10090 prueba la condición de saturación de un circuito, y establece le (e lE) con el valor de saturación. De otra manera, los valores de le e lE permanecen como se calcularon previamente. Por tanto las líneas 10100 a 10120 calculan VE' VE Y Veo respectivamente. La línea 10130 calcula VCE Yluego el módulo de programa regresa al programa principal. El programa principal solicita la entrada de todos los datos adecuados del circuito, como el módulo 10000 para hacer los cálculos de polarización de de. Los pasos del programa principal para imprimir los resultados se proporcionan en la figura 4.74. Una vez más, obsérvese la correspondencia que está cerca de los resultados obtenidos antes para lc y para VCE . (1 (1 Capítulo 4 Polarización en dc-BJT
- 231. 10 REM 1t **"**'*'*..'" 11 .,,"'***."****** '***** *."*********,********11:**** 20 REH 30 REM OC B~AS CALCULATIONS OF STANDARD CIRCUIT 40 REM 50 REM ***************************************'************* 60 REM 100 PRHI'l' "This pl:'ogram calculates the de bias" 110 PRINT "for a standard cLrcuLt as shown in figure 4.69." 120 PRINT 130 PRIN1' "First, enter the following círcuít data:" 140 INPUT "RB1="¡Rl 150 INPUT "RB2(Use lE30 if topen'}o::";R2 160 INPUT "RE=";RE 170 InpUT "RC:" ¡Re 190 PRIN'I' 190 INPUT "VCC=";CC 200 PRIN'I' 210 INPUT "Transistor beta=" ; BETA 220 PRINT 230 REM Now do circuit calculations 240 GOSU6 10000 250 PRINT uThe results of de bias caleulations are:" 260 PRIN'l 270 PRIN'l' "Circui t curnmts: 11 :zso PRINT "18=II;IB"'1000000J ;"UA" 290 PRIN'f "Ie=" ;IC*1000;"lllA" 300 PRINT "IE=";IE*1000;"mA" 310 PRINT 320 PRIN~ "Circuit voltages:" 330 PRINT "VB=";VB;"vOlts" 340 PRIN'I' "VE=" ;VE;"vQlts" 350 PRIN'l' "VC=fl ;VC;"volts" 360 PRIN~ "VCE=" ¡CE; "volts" 370 PRINT :PRINT 380 ERD 10000 REM Module to calculate de bias of BJT circuit 10010 RT-Rl*(R2/(Rl+R2)) 10020 VT==CC*(R2! (Rl'¡'R2») 10030 IB~(VT-.7)/(RT+(BETA+l)'RE) 10040 REM Test for cutoff condition 10050 IF VT<=.7 TnEN lB=O 10060 IC=BETA*IB 10070IE==(BETA+l)*IB 10080 REM Test /for saturation condition 10090 IF IC*(RC+RE)-CC TREN lC=CC/(RE+RC) :IE=lC 10100 VE""IE"'RE 10110 VB""VE+.7 10120 VC~CC-IC*RC 10130 CE"'"VC-VE 10140 RE'tURN RUN This program calculates the de bias for a standard circuit as shown in Figure 4.69. First, enter the following circuit data: RBl""? 39:E3 RB2(use lEJO if 'open')~? 3.9E3 RE=? l. s:E:3 RC=? lOE3 VCC=? 22 Transistor beta~? 140 The results of de bias calculations are: Circuit currents: lB= 6.04~233 uA re=: .846:3327 mA lE: .8523779 roA Circuit qoltaqes! V8= 1.978567 valts VE= 1.278567 volts VC= 13.53667 volts VCE"" 12.25811 volts 4.13 Análisis por computadora Figura 4.74 Programa BASle para el análisis de la red de la figura 4.69. 205
- 232. PROBLEMAS 206 § 4.3 Circuito de polarización fija 1. Para la configuración de polarización fija de la figura 4.75. determine: / a) lB . b) le' . Q 16V e) VCE . d) Ve' e) VE' D VE' 2.7kQ 470 kQ 2. Dada la información que aparece en la figura 4.76. calcule: a) le b) Re e) R.. d) VeE. 3. Dada la infornlación que aparece en la figura 4.77, determine: a) le b) Vee e) [3. d) RB. 2.2 kQ + figura4.75 Problemas 1,4,11, 47,51,52,53,56.61. Figura 4.77 Problema 3. 4. Encuentre la corriente de saturación (le",,) para la configuración de polarización fija de la figura 4.75. * 5. Dadas las características del transistor BJT de la figura 4.78: a) Dibuje una recta de carga sobre las características determinada por E = 21 V YRe = 3 kQ para una configuración de polarización fija. b) Escoja un punto de operación a la mitad entre el corte y la saturación. Determine el valor de RE para establecer el punto de operación resultante. c) ¿Cuáles son los valores resultantes de le() y de VCE Q? d) ¿Cuál es el valor de f3 en el punto de operación? e) ¿Cuál es el valor de a definido para el punto de operación? f) ¿Cuál es la corriente de saturación (le,,) para el diseño? g) Dibuje la configuración resultante de polarización fija. h) ¿Cuál es la potencia dc disipada por el dispositivo en el punto de operación? i) ¿Cuál es la potencia proporcionada por Vee? j) Detennine la potencia que los elementos resistivos disiparon al tomar la diferencia entre los resultados de los incisos h e i. Capítulo 4 Polarización en dc-BJT
- 233. 9 8 7 6 5 4 3 2 ° le (mA) 5 . , 1;--;- :~~tr f110¡¡A. ¡](Xl 10 15 : 90';~ " 80~A :70~A: :60~A . ::::;c ,,¡:-,i,c:: :50uA ' re-: ,,; 10,A '=ti: ~ t"l/~=o~A¡ 25 30 Figura 4.78 Problemas 5.10,19,35,36. § 4.4 Circuito de polarización estabilizado en emisor 6. Para el circuito de polarización con emisor estabilizado de la figura 4.79, determine: a) lB b) 1/,, e) VCE(J' d) Ve e) VE' f) VE' 7. Con la información que proporciona ia figura 4.80, calcule: a) Re b) RE' e) RB' d) VeE' e) VE' 8. Con la información que ofrece la figura 4.81, determine: a) f3. b) Vee e) RE' 9. Calcule la corriente de saturación para la red de la figura 4.79. '* 10. Usando las características de la figura 4.78, determine lo siguiente para una configuración de polarización en emisor si se define un punto Q en le = 4 mA y VCE = 10 V. • Q Q al Re SI Vcc = 24 Vy RE = 1.2 kQ. b) f3 en el punto de operación. el RE' d) La potencia disipada por el transistor. e) La potencia disipada por el resistor Re Problemas 20 V 510 kQ 2AkQ .leQ ~+-:---.<JVc f3= 100 i<-Ij-k-Q--.<JVE ~ Figura 4.79 Problemas 6, 9, ~ 1, 20.24,48,51,54,58.62. 12V =i).2mA Re RB 7.6 V + VB VCl:" p=.W 2.4 V RE ~ figura 4.80 Problema 7. 20 .llA t 2.7 kn + t----o 2.1 V 0.68 k,Q Figura 4.81 Problema 8. 207
- 234. * 11. a) DeterminelcY VCEpara la red de la figura 4.75. b) Cambie f3 a 135 y calcule el nuevo valor de le y VCE para la red de la figura 4.75. c) Determine la magnitud del porcentaje de cambio en le y VCf; utilizando las siguientes ecuaciones: I / - / I%tl.I c := Cr"",,~ C'p.",<,' x 100%, c,"'""" d) Determine le y V CE para la red de la figura 4.79. e) Cambie ¡Ja 150 y determine el nuevo valor de leY VeEpara Ja red de la figura 4.79. f) Determine la magnitud del porcentaje de cambio en le y VCE usando las siguientes ecuaciones: I / - / I%tl.I e = e,p",,,~ C'p,neo' x 100%, e,p,"',J) g) En cada una de las ecuaciones anteriores, la magnitud de f3 se incrementó en un 50%. Compare el porcentaje de cambio en leY VCE para cada configuración Ycomente sobre cuál parece ser menos sensible a los cambios en /3. § 4.5 Polarización por divisor de voltaje 12. Para la configuración de polarización por divisor de voltaje de la figura 4.82. determine: a) /•., b) /e ., c) VCE ' d) Ve- Q e) VE' f) V•. 13. Con la información que ofrece la figura 4.83. determine: a) /e- b) VE' e) V•. d) R¡. 14. Con la información proporcionada en la figura 4.84, determine: a) /e b) VE' e) Vee d) VeE . e) V•. f) R¡. 16V lVCC 3.9 Hl 62kU tICQ Ve VB + -lBe V CEQ ~=80 VE 9.1 kQ 0.68 U"l ..gura 4.82 Problemas 12. 15, 18, 20,24,49,51,52,55,59,63. 208 ,-------~~--~18V R¡ 5.6kU 1.2 kD. Figura 4.83 Problema 13. Capítulo 4 Polarización en dc-BJT 2.7 kQ R¡ t le 10.6 V 20 ~A + -+ V eE VB ~= 100 V, 8.2 kQ l.2kD. ~ ..gura 4.84 Problema 14.
- 235. 15. Determine la corriente de saturación (Ie", )para la red de la figura 4.82. * 16. Determine para la siguiente configuración de divisor de voltaje de la figura 4 .85 utilizando la aproximación. si se satisface la condición establecida por la ecuación (4.33). a) le b) Ver e) lB' d) VE' e) VB, * 17. Repita el problema 16 empleando el sistema exacto (Thévenin) y compare las soluciones. Basán- dose en los resultados. ¿es el sistema aproximado una técnica válida de análisis si la ecuación (4.33) está satÍsfecha? 18. * 19. • 20. a) b) e) a) b) e) d) e) f) a) b) e) Determine lc" ' VCE" e lB , para la red del problema 12 (figura 4.82) con el método aproximado aunque la condición establecida por la ecuación (4.33) no esté satisfecha. Determine Ic". VCE r , e lB, utilizando el método ex.acto. Compare las soluciones y' comente sobre si la diferencia es lo suficientemente grande como para requerir el respaldo de la ecuación (4.33) cuando se determine qué método debe utilizarse. Con las caractertsticas de la figura 4.78, detennine Rc y RE para la red del divisor de voltaje que tiene un punto Q de le := 5 mAy Ver: = 8 V. Utilice Vcc = 24 V y Rc = 3RE• o '-0 Encuentre Vt.,. Determine VB' Encuentre R]. si R¡ = 24 kQ suponiendo que {3RE > ¡ORz. Calcule f3 en el punto Q, Pruebe la ecuación (4.33) y obsérvese si la suposición del inciso d es correcta. Determine le y VeE para la red de la figura 4.82. Cambie f3 a 120 (50% de incremento) y detennine los nuevoS valores de le y VCE para la red de la figura 4.82. Determine la magnitud del porcentaje de cambio en le y VCE utilizando las siguientes ecuaciones: 1 I - I 1%Mc ~ c.P.''';' Cr?-l"'.' X 1ooo/c. c.]W1<., I v - V 1%t:.V eE = eEIP"~'; CE,p"",,¡ X 100% CE'p,n, " d) Compare la solución del inciso e con las soluciones que se obtuvieron para e y f del problema 11. Si no se llevó a cabo, obsérvense las soluciones proporcionadas en el apéndice E. e) Basándose en los resultados del inciso d, ¿cuál configuración es menos sensible a las variaciones en f3'? *21. 1 Repita los incisos a a e del problema 20 para la red de la figura 4.85. Cambie {) a 180 en el inciso b. II ¿Qué conclusiones generales se pueden hacer respecto a las redes en las cuales se satisface la condición f3RE > IOR2 Ylas cantidades le y VCE deben resolverse en respuesta a un cambio en f3? § 4.6 Polarización de de por retroaliinentación de voltaje 22. Para la configuración de retroalimentación del colector de la figura 4.86, determine: 23. ~ ~, ~v b) le e) Ve Para la configuración de retroalimentación de voltaje de la figura 4.87 , calcule: a) le b) Ve el VE' d) VeE , 470kn 220 kn '. o--JI--~----I 1.5 kQ 6.2kU Figura 4.87 Problema 23. 15~F ... Problemas 18 v 3.3 kQ 39 kf2 +--=--ov, 8.2 kQ ¡ka Figura 4.85 Problemas 16, 17,21. +16 v 3,6kQ 470kO: 0.51 ka Figura 4.86 Problemas 22. 50. 56, 60.64, 209
- 236. *24. a) Determine le y VCE para la" red de la figura 4.88. b) Cambie f3a 135 (50% de incremento) y calcule los nuevos niveles de le y VCE ' c) Resuelva la magnitud del porcentaje de cambio en le y VeE usando las siguientes ecuaciones: 11 - 1 1%!::J e == c.P.ll"I<;' elo""o, x 100o/c. e,p.,",", %!>V CE = 1 Vcc,,,,,,", - VCE""",,, 1x 100% VeE,p"rt, " d) Compare los resultados del inciso e con las soluciones de los problemas 11 c. 11 f y 20 c. ¿Cómo se compara la red de retroalimentación del colector en función de las otras configura- ciones respecto a la sensibilidad a los cambios en j3? 25. Determine el rango de posibles valores para Ve para la red de la figura 4.89 empleando el potenciómetro de l-MQ. * 26. Dado VB ::; 4 V para la red de la figura 4.90. resuelva: a) VE' b) le e) Vc, d) VCE' e) lB' f) 13 +22V +12Y 18 v 9.1 kQ 4.7 kQ 2.2 kQ 330 kQ Ve + 470 kQ ISO kQ ~NV.-N~~""" Ve 1MQ P=180 VeE fi P=90 VE 9.1 kQ 3.3 kQ .lkQ ... FIgura 4.88 Problema 24. Figura 4.89 Problema 25. Figura 4.90 Problema 26. § 4.7 Diversas configuraciones de polarización 18 V 3.9 kQ 560 k.Q r---"oIV",",-h-.o Ve = 8 V le + ... Figura 4.91 Problema 27. 210 27. Con Ve = 8 V para la red de la figura 4.91, determine: a) lB' b) le e) 13, d) VeE , *28. Para la red de la figura 4.92, calcule: a) lB' b) le e) Vcc' d) Ve Capítulo 4 Polarización en dc-B.IT ... 9.1 kQ f6V12kQ ve tle + Ve1=: 15kQ -12 V j3 = 120 Figura 4.92 Problema 28.
- 237. *29. Para la red de la figura 4.93, especifique: a) lB' b) le e) VE' d) Vet. *30. Determine el nivel de VE e lE para la red de la figura 4.94. * 31. Para la red de la figura 4.95. determine: a) 1é" b) Ve c) Vcr 6Y ~ +18V 9.1 kQ 5JükQ "Ie Ve 330 kQ + P=130 510 kQ 1.5 kQ '-----+----0 -18 v ~= 120 + ].2 kD -6/ Figura 4.93 Problema 29. Figura 4.94 Problema 30. Figura 4.95 Problema 31. § 4.8 Operaciones de diseño 32. Calcule Rc y RB para una configuración de polarización fija si Vcc = 12 V. f3 = 80 e le = 2.5 roA con VCE = 6 V. Utílice valores estándar. Q (1 33. Diseñe una red con estabilización en emisor a lc~ =flc, y VccQ =+VcC' Utilice Vcc = 20 V. lc = 10 mA. f3= 120 YRc = 4RE • Utilice los valores estándar. 34. Diseñe una red de polarización por divisor de voltaje utilizando una fuente de 24 V, un transistor con una beta de 110, y un punto de operación de lc(. =4 mAy VCE (. =8 V. Elija VE =+Vcc Utilice valores estándar. * 35. Con las características de la figura 4.78. diseñe una configuración de divisor de voltaje que tenga un nivel de saturación de 10 mA. Y un punto Q a la mitad entre el corte y la saturación. La fuente que está disponible es de 28 V Y VE Ydebe ser un quinto de VCC' La condición establecida por la ecuación (433) también debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los valores estándar. § 4.9 Redes de conmutación de transistores *36. Con las características de la figura 4.78, determine la apariencia de la forma de onda de salida para la red de la figura 4.96. Incluya los efectos de VCE", Ydetermine lB' lB~,,, e le,,, cuando Vi = 10 V. Detennine la resistencia colector a emisor en saturación y en corte. *37. Diseñe el inversor a transistor de la figura 4.97 para operar con una corriente de saturación de 8 mA empleando un transistor con una beta de 100. Utilice un nivel de lB igual a1120% de lB y valores es.tándar de resis.tores. """ 10 V v, 2.4kQ IOV 180 ka 5Y v, OY ov FIgUra 4.96 Problema 36. F'lgura 4.97 Problema 37. Problemas 1.8 kD 10Y 5Y p= lOO 211
- 238. ~---_-<O +Vee = 16 V Re 3.6kn Hgura 4.100 Problema 41. 212 38. a) Con las características de la figura 3.23c, determine teTlcendido y tapagado para una corriente de 2 mA. Obsérvese cómo se utilizan las escalas logarítmicas y la posible necesidad de referir- se a la sección 11.2. b) Repita el inciso a para una corriente de 10 mA. ¿Cómo han cambiado tencendido y {apagado con el incremento de corriente del colector? ~ e) Dibuje para los incisos a y b la forma de onda del pulso de la figura 4.56 y compare los resultados. § 4.10 Técnicas para la localización de fallas * 39. Todas las mediciones de lafigura 4.98 revelan que la red no está funcionando de manera adecuada. Enliste las posibles razones para las mediciones que se obtuvieron. 20V 20V 20V 4.7kn 4.7kn 4.7kn 470kn 470kn 470kn 20V + 20V OV 0.05 V 1.2kf! 1.2kf! 1.2kf! C,) Cb) Co) Hgura 4.98 Problema 39. *40. Las mediciones que aparecen en la figura 4.99 revelan que las redes no están operando adecuada- mente. Sea específico al describir por qué los niveles reflejan un problema en el comportamiento esperado de la red. En otras palabras, los niveles obtenidos señalan un problema muy específico en cada caso. 16V 16V 3.6 kn 3.6 kn 91 kn 91 kn VB =9.4V fi= 100 2.64 v 9------1 fi=IOO 4V 18kn 18 kíl 1.2 kíl 1.2 kn C,) Cb) Figura 4.99 Problema 40. 41. Para el circuito de la figura 4.100: a) (,Se incrementa o disminuye Ve si RBaumentó? b) ¿Se incrementa o disminuye le si f3 se incrementa? c) ¿Qué sucede con la corriente de saturación si f3 aumenta? d) ¿Se incrementa o disminuye la corriente del colector si Vce se disminuye? e) ¿Qué sucede a VCE si el transistor se reemplaza con uno con una {3 más pequeña? Capítulo 4 Polarización en dc-BJT '.
- 239. 42. Conteste las siguientes preguntas acerca del circuito de la figura 4,101. a) ¿Qué le sucede al voltaje Vc si el transistor se reemplaza con uno que tenga un mayor valor de {3? b) ¿Qué le pasa al voltaje VCE si la terminal de tierra del reslstor Rs se abre (no se conecta a la tierra)? ' c) ¿Qué le sucede a le si el voltaje de la fuente es bajo? d) ¿Qué voltaje VCE debe ocurrir si la unión del transistor base-emisorfalla al convertirse en abiera? e) ¿Qué voltaje V CE debe resultar si la unión del transistor base-emisor falla al convertirse en corto circuito? R, 10 kQ ... +Vcc = 20 V ... Re IOkQ /3= 80 Figura 4.101 Problema 42. * 43. Conteste las siguientes preguntas acerca del circuito de la figura 4.102. a) ¿Qué le sucede al voltaje Vc si el resistor Rs se abre? b) ¿Qué le pasa al voltaje VCE si f3 se incrementa debido a la temperatura? c) ¿Cómo se verá afectado VE cuando se reemplace el resistor de colector con uno cuya resistencia está en el extremo inferior del rango de tolerancia? d) Si la conexión del colector del transistor se abre, ¿qué le pasará a VE? e) ¿Qué puede motivar que VCE tome el valor de cerca de 18 V? § 4.11 Transistores pnp 44. Calcule Vc' VCE e lc para la red de la figura 4.103. 45. Detennine Ve e 1s para la red de la figura 4.104. 46. DetermÍne lEY VC para la red de la figura 4.1 05. -12 V 510 kQ ... Ve + VCE /3= 100 -22 V 82kQ lB -16kQ 2.2 kQ ~c /3=2W 0.75 kQ V CC =+18V Re 2.2 kQ /3=90 ... Figura 4.102 Problema 43. Figura 4.103 Problema 44. FIgura 4.104 Problema 45. FIgura 4.105 Problema 46. Problemas 213
- 240. 214 § 4.12 Estabilización de la polarización 47. Determine lo siguiente para la red de la figura 4.75. a) S(lco). ~~~. . e) S({J) utilizando T1 como la temperatura en la que los valores de los parámetros 6stán especifi- cados y f3(T,) como el 25% mayor que f3(T,l. d) Determine el cambio neto en le si resulta un cambio en las condiciones de operación con un incre- mento de 'ca de 02 j.iAa 10 J1..A, una caída de VBE de 0.7 V a 0.5 V Yun incremento de j3del25o/c. *48. Para la red de la figura 4.79, determine: a) S(lco). b) S(VBE). e) S({J) utilizando T) como la temperatura en la cual las valores de los parámetros están especifi- cados y {3(T2) como e125% mayor que {3(T1). d) Determine el cambio neto en le si resulta un cambio en las condiciones de operación con un incremento de 1ca de 0.2 J1A a 10 J1A, una caída de VBE de 0.7 V a 0.5 V Yun incremento de f3 del 25%. *49. Para la red de la figura 4.82. detennine: a) S(lco). b) S(VBE). c) S(fJJ utilizando T) como la temperatura en la que los valores de los parámetros están especifi- cados y f3(T,) como el 25% mayor que f3(T]). d) Determine el cambio neto en le si resulta un cambio en las condiciones de operación con un incremento de leo de 0.2 ~A a 10 j1A, una caída de VBE de 0.7 Va 0.5 V Yun incremento de f3 del 25%. *50. Para la red de la figura 4.91, detennine: a) S(lco). b) S(VBE).· c) S(fJJ utilizando T) como la temperatura en la cual Jos valores de los parámetros están especifi- cados y j3(T,) como el 25% mayor que f3(T]). d) Detennine el cambio neto en le si resulta un cambio en las condiciones de operación con un incremento de lea de 0.2 ~A a 10 f..1.A, una caída de VBE de 0.7 V a 0.5 V Y un incremento de f3 del 25%. * 51. Compare los valores relativos de la estabilidad para los problemas 47 a150, Lc~. resultados para los ejercicios 47 y 49 pueden encontrarse en el apéndice E. ¿Se pueden derivar algunas conclusiones generales a partir de los resultados? * 52. a) Compare los niveles de estabilidad para la configuración de polarización fija del problema 47 . b) Compare los niveles de estabilidad para la configuración de divisor de voltaje del problema 49. c) ¿Cuáles factores de los inciso a y b parecen tener mayor influencia sobre la estabilidad del sistema, o no existe un patrón general sobre los resultados? § 4.13 Análisis por computadora 53. Lleve a cabo un análisis PSpice (versión OOS) de la red de la figura 4.75. Esto es,determine IC' VCE e lB. 54. Repita el problema 53 para la red de la figura 4.79, 55. Repita el problema 53 para la red de la figura 4.82. 56. Repita el problema 53 para la red de la figura 4.86, 57. Repita un análisis PSpice (versión Windows) para la red de la figura 4.75. 58. Repita el problema 57 para la red de la figura 4.79. 59. Repita el problema 57 para la red de la figura 4.82. 60. Repita el problema 57 para la red de la figura 4.86. 61. Desarrolle un análisis de la red de la figura 4.75 utilizando BASIC. Es decir, detenrune lC' VCE e lB' 62. Repita el problema 61 para la red de la flgura 4.79. 63. Repita el problema 61 para la red de la figura 4.82. 64. Repita el problema 61 para la red de la figura 4.86. *Los asteriscos indican problemas más difíciles. Capitulo 4 Polarización en dc-BJT
- 241. Transistores de efecto de campo CAPÍTULO -----------------------IDDivp---5.1 INTRODUCCIÓN El transistor de efecto de campo (FET) (por las siglas en inglés de Field Effect Transistor) es un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en una gran proporción, a las del transistor BJT descrito en los capítulos 3 y 4. Aunque existen importantes diferencias entre los dos tipos de dispositivos, también es cierto que tienen muchas similitudes que se presentarán a continuación. La diferencia básica entre los dos tipos de transistores es el hecho de que el transistor BJT es un dispositivo controlado por corriente como se describe en la figura 5.1 a. mientras que el transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5.lb. En otras palabras. la corriente le de la figura 5.1a es una función directa del nivel de lB' Para el FET la corriente ID será una función del voltaje VGS aplicado al circuito de entrada como se muestra en la figura 5.lb. En cada caso, la corriente del circuito de salida está controlado por un parámetro del circuito de entrada, en un caso se trata de un nivel de corriente y en el otro de un voltaje aplicado. (Corriente de controi) 18 ..... BJT (a) + (Voltaje de control) VGS FET FIgura 5.1 Amplificadores controlados por a) corriente y (b) b) voltaje. De la misma manera que existen transistores bipolares npn y pnp, hay transistores de efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conducción es una función de dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que depende únicamente de la conducción o bien, de electrones (canal-n) o de huecos (canal-p). El ténnino "efecto de campo" en el nombre seleccionado merece cierta explicación. Toda la gente conoce la capacidad de un imán permanente para atraer limaduras de metal hacia el imán sin la necesidad de un contacto real. El campo magnético del imán permanente envuelve las limaduras y las atrae al imán por medio de un esfuerzo por parte de las líneas de flujo magnético con objeto de que sean lo más cortas posibles. Para el FET un campo eléctrico se 215
- 242. Los doctores Jan Munro Ross y G. C. Dacey desarrollaron juntos en 1955 un procedimiento experimental para medir las características de un transistor de efecto de campo. (Cortesía de AT&T Archives.) Jan Munro Ross El doctor Ross nació en Southport, Inglaterra PhD Gonville and Caius College, Cambridge University Presidente emérito de AT&T BeU Labs Socio de IEEE, Miembro de la National Science Board Presidente del National Advisory Committee on Semiconductors G. C.Dacey 216 El doctor Dacey nació en Chicago, lllinois PhD California Institute of Technology Director de Solid State Electronics Research de Bell Labs Vicepresidente de Investigación en Sandia Corporation Miembro de fRE, Tau Beta Pi, Eta Kappa Nu establece mediante las cargas presentes que controlarán la trayectoria de conducción del cir- cuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y controladas. Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango de aplicaciones similar a uno que se dio a conocer previamente, para comparar algunas de las características generales de cada uno. Uno de los rasgos más importantes del FET es una gran impedancia de entrada. A un nivel desde 1 a varios cientos de megaohms excede por mucho los niveles típicos de resistencia de entrada de las configuraciones con transistor BJT, un punto muy importante en el diseño de amplificadores lineales de ac. Por otro lado, el transistor BJT tiene una sensibilidad mucho más alta a los cambios en la señal aplicada; es decir, la variación en la corriente de salida es obviamente mucho mayor para el BJT, que la que produce en el FET para el mismo cambio de voltaje aplicado. Por esta razón,las ganancia,s normales de voltaje en ac para los amplificadores a BJT son mucho mayores que para los FET. En general, los FET son más estables a la temperatura que los BJT, y los primeros son por lo general más pequeños en construcción que los BJT, lo cual los hace mucho más útiles en los circuitos integrados (le) (por las siglas en inglés de, Integrated Circuits). Sin embargo, las características de construc- ción de algunos FET los pueden hacer más sensibles al manejo que los BIT. En este capítulo se presentarán dos tipos de FET: el transistor de efecto de campo de unión (JFET) (por las siglas en inglés de, Junction Field Elfect Transistor) y el transistor de efecto de campo metal-óxido-semiconductor (MOSFET) (por las siglas en inglés de Metal-Oxide- Semiconductor Field Elfect Transistor). La categoría MOSFET se desglosa después en los tipos decremental e incremental, los mismos que describiremos. El transistor MOSFET se ha convertido en uno de los dispositivos más importantes en el diseño y construcción de los cir- cuitos integrados para las computadoras digitales. Su estabilidad térmica y otras características generales lo hacen muy popular en el diseño de circuitos para computadoras. Sin embargo, como elemento discreto en un encapsulado típico de sombrero alto, se debe manipular con cuidado (tema que se analizará en una sección posterior)~ Una vez que se hayan presentado la construcción y las características del FET, los arreglos de polarización se cubrirán en el capítulo 6. El análisis que se desarrolló en el capítulo 4 utilizando' transistores BJT será muy útil para derivar las ecuaciones importantes y para el entendimiento de los resultados obtenidos para los circuitos a FET. 5.2 CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET Como se indicó anterionnente, el JFET es un dispositivo de treS terminales, con una tenninal capaz de controlar la corriente de las otras dos. En el análisis del transistor BIT se utilizó el transistor npn a través de la mayor parte de las secciones de análisis y diseño; también se dedicó sólo una sección al impacto del uso del transistor pnp. Para el transistor JFET, el dispo- sitivo de canal-n aparecerá como el dispositivo importante y se dedican párrafos y secciones al impacto del uso de un JFET de canal-p. La construcción básica del JFET de canal-n se muestra en la figura 5.2. Obsérvese que la mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interio- res del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por medio de un contacto óhmico a la terminal referida como el drenaje (D), mientras que el extremo inferior del mismo material se conecta por medio de un contacto óhmico a una termi- nal referida como lafuente (S) (por su sigla en inglés, Source). Los dos materiales de tipo p se encuentran conectados entre sí y también a una terminal de compuerta (G) (por la sigla en inglés de, Gale). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal de tipo n y la entrada a las dos capas de material tipo p. Durante la ausencia de cualesquiera potenciales aplicados el JFET tiene dos uniones pon bajo condiciones sin polarización. El re- sultado es una región de agotamiento en cada unión, como se muestra en la figura 5.2,la cual se asemeja a la región de un diodo sin polarización. Recuerde también que la región de agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la conducción a través de la región. Capítulo 5 Transistores de efecto de campo
- 243. Contactos óhmico~ Cumpuerta(G) 0--'----1--1 Región de agotamiento Drenaj¡;: Canal-11 ruentc. (5) Región de a!,'otamienlo Hgura 5.2 Transistor de efecto de campo de unión OFET). En raras ocasiones son perfectas las analogías y a veces pueden causar confusiones; sin embargo. la analogía del agua de la figura 5.3 proporciona cierto sentido sobre el control del JFET a tI ~.vés de la terminal de compuerta y acerca de lo adecuado de la terminología aplicada a las terminales del dispositivo. La fuente de la presión del agua se parece al voltaje aplicado desde el drenaje a la fuente que establecerá un flujo de agua (electrones). a través de la llave (fuente). La "compuerta", mediante una señal aplicada (potencial), controla el flujo de agua (carga) hacia el "drenaje". Las terminales del drenaje y de la fuente se encuentran en los extre- mos opuestos del canal~n como en la figura 5.2 porque la terminología está definida para el flujo de electrones. VGS = OV, VDS algún valor positivo En la figura 5A se ha aplicado un voltaje positivo VDS a través del canal, yla entrada se conectó directamente a la fuente con objeto de establecer la condición VGS = OV. El resultado es que la compuerta y la fuente tienen el mismo potencial y una región de agotamiento en el extremo inferior de cada material-p similar a la distribución de la condición de sin polarización de la figura 5.2. En el instante en que se aplica el voltaje V DD (= VDS)' los electrones serán atraídos a ia tenninal del drenaje, estableciéndose la corriente convencional ID con la dirección detlnida de la figura 5A. La trayectoria del flujo de carga revela con claridad que las corrientes de drenaje y fuente son equivalentes (lD =15), Bajo las condiciones que aparecen en la fIgura 5.4, el flujo de carga se encuentra relativamente sin ninguna restricción y sólo lo limita la resisten~ cia del canal-n entre el drenaje y la fuente. D Po + CanaJ-nRegión de agotamiento 'N---~'-t'----, G + SG. figura 5.4 JFET en Ves'" OVY VDS>Ov. 5.2 Construcción y caracteristicas de los JFET Fuente Compuerta ofFr LDrenaje figul1l 5.3 Analogía hídráulica para el mecanismo de control del ¡FET. 217
- 244. J. ov Figura 5.5 Potenciales variables de polarización inversa a través de la unión pon de un JFET de canal·n. Es importante observar que la región de agotamiento es más amplia cerca de la parte superior de ambos materiales de tipo p. La razón por el cambio de tamaño de la región se describe mejor por medio de la ayuda de la figura 5.5. Suponiendo una resistencia uniforme en el canal-n, la resistencia del canal se puede desglosar en las divisiones que aparecen en la figura 5.5. La corriente ID establecerá los niveles de voltaje a través del canal que se indican en la misma figura. El resultado es que la región superior del material de tipo p estará polarizada de manera inversa con cerca de 1.5 V, con la región inferior polarizada en forma inversa única- mente con 0.5 V. Recuerde a partir de la discusión de la operación del diodo. que mientras mayor es la polarización inversa aplicada, más ancha es la región de agotamiento. de ahí que la distribución de la región de agotamiento es como se muestra en la figura 5.5. El OOffio de que la unión pon esté polarizada de forma inversa a través de toda la longitud del canal ocasiona una corriente en la entrada de cero amperes como se muestra en la misma figura. El hecho de que le = OA es una característica importante del JFET. En cuanto el voltaje VDS se incrementa desde Oa unos cuantos volts, la corriente aumenta como lo determina la ley de Ohm y la gráfica de ID en función de VDS aparece de acuerdo con la figura 5.6. La relativa rectitud de la gráfica indica que para la región de valores pequeños de VDS' la resistencia es en esencia constante. Cuando VDS se eleva y se acerca al nivel referido como Vp en la figura 5.6, las regiones de agotamiento de la figura 5.4 se harán más amplias, ocasionando una reducción notable en el ancho del canal. La trayectoria de conducción redu- cida causa que se incremente la resistencia, lo que ocasiona la curva en la gráfica 5.6. Mientras más horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia está alcanzan- do un número "infinito" de ohms en la región horizontal. Si VDS se eleva a un nivel donde parece que las dos regiones de agotamiento se "tocan", como se muestra en la figura 5.7, resultará una condición referida como estrechamiento. Al nivel de VDS que establece esta con- dición se le conoce como voltaje de estrechamiento y se denomina como Vp (por su sigla en inglés. Pinch-off). como se muestra en la figura 5.6. En realidad. el término ·'estrechamiento·· es un nombre inapropiado que sugiere que la corriente ID se detiene y que cae a OA. Sin embargo, como 10 muestra la figura 5.6, este difícilmente es el caso, porque ID mantiene un nivel de saturación definido como lDSS en la figura 5.6. En realidad. aún existe un pequeño canal con una corriente de densidad muy alta. El hecho de que ID no caiga con el estrechamiento y mantenga el nivel de saturación indicado en la figura 5.6 se verifica con el siguiente hecho: la ausencia de una corriente de drenaje eliminaría la posibilidad de niveles de potencial dife- rentes a través del canal del material-n con objeto de establecer los niveles variantes de polarización inversa a lo largo de la unión pon. El resultado sería una pérdida de la distribución de la región de agotamiento que motivó el estrechamiento inicial. o JI) I 1 xivel de saturación -(~ Vc,=OV [ 1 Aumento de I~ resistencia debido al [ [ [ v, estrechamH~nt) del canal Re~lst<:ncia dd c,)l'.al-/1 Figura 5.6 ID en función VDS para Ves'" OV. + D Estrechamiento G + s Figura 5.7 Estrechamiento (Ves" OV, VDS'" Vp). 218 Capítulo 5 Transistores de efecto de campo
- 245. Mientras VDS se incremente más allá de V p' la región del encuentro cercano entre las dos regiones de agotamiento incrementa su longitud a 10 largo del canal, pero el nivel de ID penna- nece esencialmente constante. Por tanto. una vez que VDS> VP' ellFET tiene las características de una fuente de corriente. Como se muestra en la figura 5.8, la corriente está fija en ID = 1DSS' pero el voltaje VDS (para aquellos niveles> Vpl está determinado por la carga aplicada. La elección de la notación IDSS se deriva del hecho de que es la corriente del Drenaje a la fuente (por la sigla en inglés de. Source) con una conexión de corto circuito (por la sigla en inglés de, Short) de la entnida a la fuente. Mientras continúa la investigación de las caracterÍs- ticas del dispositivo. tenemos que: IDSS es la corriente máxima de drenaje para un JFET y está definida mediante las condiciones VGS = OV Y VDS> l. Vp l. Obsérvese en la figura 5.6 que Ves = O V para toda la curva. Los siguientes párrafos describen la manera en que las características de la figura 5.6 resultan afectadas por los cam- bios en el nivel de Ves' VGS<OV El voltaje de la compuerta a la fuente denotado por VGS es el voltaje que controla al JFET. Así como se establecieron varias curvas para JC en función de VCE para diferentes niveles de lB Y para el transistor BJT. se pueden desarrollar curvas de ID en función de VDS para varios niveles de Ves para el JFET. Para el dispositivo de canal-n el voltaje de control Ves se hace más y más negativo a partir de su nivel Ves::: OV. Es decir, la terminal de la compuerta se hace a niveles de potencial más y más bajos en comparación con la fuente. En la figura 5.9 se aplica un voltaje negativo de -1 V entre las tenninales de la compuerta y la fuente para un nivel bajo de VDS. El efecto del Ves aplicado de polaridad negativa es el de establecer regiones de agotamiento similares a las que se obtuvieron con VGS = O V, pero a ' niveles menores de VDS' Por tanto, el resultado de aplicar una polarización negativa en la compuerta es alcanzar un nivel de saturación a un nivel menor de VOS como se muestra en la fi- gura 5.10 para VGS =-1 V. El nivel resultante de saturación para ID se ha reducido y de hecho continuará reduciéndose mientras Ves se hace todavía más negativo. Obsérvese también en la figura 5.10 la manera en que el voltaje de estrechamiento continúa cayendo en una trayectoria parabólica confomle VGS se hace más negativo. Eventualmente, cuando VGS= -Vp , Vas será lo suficientemente negativo como para establecer un nivel de saturación que será en esencia OmA, por otro lado. para todos los propósitos prácticos el dispositivo ha sido "apagado". En resumen: G + + S~ + Vos>ÜV Agura 5.9 Aplicación de un voltaje negativo a la entrada de un JFET. 5.2 Construcción y caracteristicas de los JFET IDDIVp I o + fo ::; foss t VDS ---+- I Carga O Figura 5.8 Fuente de corriente equivalente para VGS = OV, VDS> Vpo 219
- 246. 220 5 1- - ID (mA) 1 / Ubicación de los valore~ de estrechamiento ~ /. .Región I Región de saturación f-$~~~;.a. ;I~-:"..,.....,..,...___-:-_.,.....__ ~ Lti·· L • ,-~','-" 7 ;,' :,-~-,IJ-~. '.."-t,' 0' :, __" :,,-·_:·:,.~,"I: ~,: .. I , 6 "T -t-~~ _' ! I =-~+-. I-i-J- ;, ' 11• j I' 4 3 o , 5 10 15 '0 15 FIgUra 5.10 Características del JFET de canal-n con loss '" 8 mAy Vp '" -4 V. El nivel de VGS que da por resultado ID = OmA se encuentra definido por VGS = Vp' siendo Vp un voltaje negativo para los dispositivos de canal-n y un voltaje positivo para los ]FET de canal-p. En la mayor parte de las hojas de especificaciones, el voltaje de estrechamiento se encuen- tra especificado como VGS(apagado) en vez de Vp' Más adelante, en este capítulo se revisará una hoja de especificaciones cuando hayan sido presentados los elementos básicos más importan- tes. La región a la derecha del estrechamiento en la figura 5.l0 es la región empleada normalmente en los amplificadores lineales (amplificadores con una mínima distorsión de la señal aplicada). y se le refiere como la región de corriente constante, saturación o región de amplificación lineal. Resistor controlado por voltaje La región a la izquierda del estrechamiento en la figura 5.10 es conocida como la región óhmica o de resistencia controlada por voltaje. En esta región al JFET se le usa en realidad como un resistor variable (posiblemente para un sistema de control de ganancia automática) cuya resis- tencia se encuentra controlada por medio del voltaje de la compuerta a la fuente. Obsérvese en la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre el drenaje y la fuente para VDS < Vp , es una función del voltaje aplicado VGs' Mientras lIGS se convierte en más negativo, la pendiente de cada curva se hace más horizontal, correspondien- do a un nivel creciente de resistencia. La siguiente ecuación ofrecerá una buena y primera aproximación del nivel de resistencia en términos del voltaje aplicado VGS' (5.1 ) donde roes la resistencia con Ves;:: OV Yrd es la resistencia en un nivel particular de VGS' Para un JFET de canal-n con r, igual a 10 kQ (VGs=OV, Vp =-6 V), la ecuación (5.1) dará por resultado 40 kQ en VGS = -3 V Dispositivos de canal-p El JFET de canal-p está construido exactamente de la misma manera que el dispositivo de canal-n de la figura 5.2 con una inversión de los materiales tipo p y tipo n, como se muestra en la figura 5.11. Capítulo 5 Transistores de efecto de campo
- 247. ~D I 'n + + ts f Figura 5.11. JFET de canal-p. Las direcciones de corriente definidas están invertidas, como las polaridades reales para los voltajes Ves y VDS' Para el dispositivo de canal-p, éste será estrechado mediante voltajes cre- cientes positivos de la compuerta a la fuente, y la notación de doble subíndice para Vos' por tanto, dará como resultado voltajes negativos para VDS sobre las características de la figura 5.12.la cual tiene una 1DSS de 6 mA y un voltaje de estrechamiento de Ves = +6 V. No se debe confundir por el signo de menos para VD;' Éste simplemente indica que la fuente se encuentra a un potencial mayor que el drenaje. Ves =+2V Región de ruptura o ~5 ~1O ~lS -20 -25 Figura 5.12 Características del JFET de canal-p con IDSS '" 6 mAy Vp '" +6 V. Se observa en los niveles altos de VDS que las curvas suben repentinamente a niveles que parecen ilimitados. El crecimiento vertical es una indicación de que ha sucedido una ruptura y que la corriente a través del canal (en la misma dirección en que normalmente se encuentra) ahora está limitada únicamente por el circuito externo. Aunque no aparece en la figura 5.10 para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta región puede evitarse si el nivel de VDS m ." • de las hojas de especificaciones, y el diseño es tal, que en nivel real de VDS es menor que el valor máximo para todos los valores de V cs' 5.2 Construcción Ycaracterísticas de los JFET 221
- 248. 222 Símbolos Los símbolos gráficos para los JFET de canal-n y de canal-p se presentan en la figura 5.13. Obsérvese que la flecha se encuentra apuntando hacia adentro para el dispo~vo de canal-n de la figura 5.13a, con objeto de representar la dirección en la cual fluiría IG si la unión p-n tuviera polarización directa. La única diferencia en el símbolo es la dirección de la flecha para el dispositivo de canal-p (figura 5.l3b). D + ·h G + VDS vc, S ¡,) Resumen G + D + L s (b) Figura 5.13 Símbolos del JFET: a) de canal-n; b) de canal-p. Una cantidad importante de parámetros y relaciones se presentaron en esta sección. Otros, cuya referencia será frecuente en el análisis de este capítulo, así como en el siguiente para los JFET de canal-n, se describen a continuación: La corriente máxima se encuentra dejinida como 1DSS y ocurre c:lando Ves = OV Y VDS ~ IVp I como se muestra en la jigura 5.14a.. Para los voltajes de la compuerta a lafuente Ves menores que (más negativos que) el nivel de estrechamiento, la corriente de drenaje es igual a OA (ID = OA), como aparece en lajigura 5.14b. Para todos los niveles de Ves entre OV Y el nivel de estrechamiento, la corriente ID se encontrará en el rango entre IDSSY OA, respectivamente, como se encuentra en la jigura 5.l4c. Se puede desarrollar una lista similar para los jFET de canal-p. D (a) D <OmA_ln</DSS G + S Ce) Capítulo 5 Transistores de efecto de campo D ves =- Vee 1 G + I[)=O A VD!) Vee Vc, + S IVGGI~I vpl ¡b) Figura 5.14 a) Vcs " OV.lD " IDSS; b) corte (ID" OA) VGS es menor que el nivel de estrechamiento; e) ¡D se encuentra entre OA ef.DSS cuando VGS es menor o igual a O V Ymayor que el nivel de estrechamiento.
- 249. 5.3 CARACTERÍSTICAS DE TRANSFERENCIA Derivación Para el transistor BJT la corriente de salida fe y la corriente de control!B fueron relacionadas por beta. considerada como constante para el análisis que fue desarrollado. En fanna de ecuación. .--______.,¡r=~.,variable de control le ~ f(8 ) ~ /¡PB I i constante (5.2) En la ecuación (5.2) existe una relación lineal entre le e ¡B" Si se duplica el nivel de 1H e le' se incrementará también por un factor de 2. Desafortunadamente. esta relación Ilneal no existe entre las cantidades de salida y de entrada de un JFET. La relación entre ID YVes se encuentra definida por la ecuación de Shock/e)': variable de control IDSS 0 ¡? )2ID es~ - .. Vp (5.3) constantes I T El ténnino cuadrático de la ecuación dará por resultado una relación no lineal entre ID YVcs' produciendo una curva que crece exponencialmente con las magnitudes decrecientes de Vcs' Para el análisis en dc que será desarrollado en el capítulo 6. un sistema gráfico más que matemático será, en general, más directo y fáci1 de aplicarse. Sin embargo. la aproximación gráfica requerirá de una gráfica de la ecuación (5.3) con objeto de representar el dispositivo, y una gráfica de la ecuación de red que relacione las mismas variables. La solución está definida por el punto de intersección de las dos curvas. Es importante considerar al aplicar la aproxima- ción gráfica que las características del dispositivo no serán afectadas por la red en la cual se utilice el dispositivo. La ecuación de la red puede cambiar con la intersección de las dos cur- vas, pero la curva de transferencia definida por la ecuación (5.3) permanece sin resutar afec- tada. Por tanto: Las características de transferencia definidas por la ecuación de Shockley no resultan afectadas por la red en la cual se utiliza el dispositivo. Se puede obtener la curva de transferencia utilizando la ecuación de Shockley o a partir de las características de salida de la figura 5.lO. En la figura 5.l5 se proporcionan dos gráficas lv(mAl //) (mA) 1010 9 9 -8 IDs~ __ - 11 5 10 15 20 Ves=OV 25 Ves =-3 v VU _=---4 V 5.3 Características de transferencia William Bradford Shockley (1910- 1989) coinventó el primer transistor y formuló la teoría de "efecto de campo" que se utilizó en el desarrollo de los transistores y el FET. (Cortesía de AT&T Archives). Shockley nació en Londres. Inglaterra PhD Harvard. 1936 Director del Transistor Physics Department - BeU Laboratories Presidente de Shockley Transistor Corp. Profesor Poniatoff de Enginnering Science en Stanforc University Premio Nobel en física en 1956 junto con los doctores Brattain y Bardeen Figura 5.15 Obtención de la curva de transferencia ·para las características de drenaje. 223
- 250. 224 con la escala vertical en miliamperes para cada gráfica. Una es una gráfica de ID en funcÍón VDS' mientras que la otra es de ID en función Ves- Con las características de drenaje a la derecha del eje "'y" es posible dibujar una línea horizontal desde la región de saturación de la curva denotada Ves == OVal eje ID' El nivel resultante de corriente para ambas g!'áficas es lDss' El punto de intersección en la curva ID en función Ves será el que se mostró antes. ya que el eje vertical está definido como VGS == OV. --- En resumen: Cuando VGS = O V, ID = loss' Cuando Ves == Vp == -4V, la corriente de drenaje es de cero miliamperes, definiendo otro punto sobre la curva de transferencia. Esto es: Cuando VGS = Vp, ID = OmA. Antes de continuar, es importante comprender que las características de drenaje relacio- nan una cantidad de salida (o drenaje) a otra cantidad de salida (o drenaje); ambos ejes están definidos por variables en la misma región de las características del dispositivo. Las caracterís- ticas de transferencia son una gráfica de una corriente de salida (o drenaje) en función una cantidad controladora de entrada. Por tanto, existe una "transferencia" directa de las variables de entrada a las de salida, utilizando la curva a la izquierda de la figura 5.15. Si la relación fuera lineal, la gráfica de ID en función VGS sería una línea recta entre 1DSS y Vp ' Sin embargo, la curva que resulta es parabólica, porque el espaciamiento vertical entre los pasos de Ves sobre las características del drenaje de la figura 5.15 decrece notoriamente mientras Ves se hace más y más negativo. Compare el espaciamiento entre Ves == OV YVes = -1 V con aquel entt=e Ves = -3 V Yel estrechamiento. El cambio en Ves es el mismo, pero el cambio resultante en ID es bastante diferente. Si se dibuja una línea horizontal desde Ves =-1 V hacia el eje ID Yluego se extiende hacia el otro eje, se puede localizar otro punto sobre la curva de transferencia. Obsérvese que en VGS = -1 V la curva de transferencia tiene un valor de ID = 4.5 mA. Nótese que en la definición de ID cuando Ves == OV Y-1 V que se utiliza los niveles de saturación de iD Yla región óhmica se ignora. Seguimos con VGS;::: -2 V Y-3 V se puede completar la curva de transferencia. Preci- samente es la curva de ID en función Ves la que recibirá un amplio uso en el análisis del capítulo 6, y no precisamente las características de drenaje de la figura 5.15. Los siguientes párrafos presentan un método rápido y eficiente para graficar ID en función Ves' usando única- mente los niveles de IDss y Vp y la ecuación de Shockley. Aplicación de la ecuación de Shockley La curva de transferencia de la figura 5.15 también puede obtenerse directamente a partir de la ecuación de Shockley (5.3), simplemente dando los valores de loss y VP' Los niveles de loss y Vp definen los límites de la curva sobre ambos ejes y dejan la necesidad de encontrar sólo unos cuantos puntás intennedios. La validación de la ecuación (5.3) como una fuente de la curva de transferencia de la figura 5.l5 se demuestra mejor al examinar unos cuantos niveles específi- cos de una variable y encontrando el nivel resultante del otro de la siguiente manera: Sustituyendo VGS = OV da (, VGS~'Ecuación (5.3): ID = IDss ~ - -- Vp - 0)2 e (5.4) Capítulo 5 Transistores de efecto de campo
- 251. Para las características de drenaje de la figura 5.15, si se sustituye Ves;: ~1 V, ( Ves) 2 ID = loss 1--- Vp ( -lY)'=8mAI--- -4Y = 8 mA(0.5625) = 4.5 mA 8mA(1 - ~)' =8mA(0.75)2 (5.5) como se muestra en la figura 5.15. Obsérvese el cuidado que se necesita tomar con los signos negativos de Ves 'J Vp en los cálculos anteriores. La pérdida de un signo daría un resultado totalmente erróneo. Debe resultar obvio a partir de lo anterior que dados Voss y Vp (como normalmente se proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para cualquier nivel de Vcs' Recíprocamente, utilizando álgebra básica se puede obtener [a partir de la ecuación (5.3)] una ecuación para el nivel resultante de Ves para un nivel dado de ID. La derivación es bastante directa y dará como re,:s.::ul:..:t"ad::.o=--____----:===----, Ves = Vp(l - ~ ID ) (5.6) IDss Puede probarse la ecuación (5.6) si se localiza el nivel de Ves que dará por resultado una corriente de drenaje de 4.5 mA para el dispositivo con las características de la figura 5.15. = - 4 Y(l - -) 0.5625) = -4 Y(l - 0.75) = -4 Y(0.25) = -1 V como se sustituyó en el cálculo anterior y siendo verificado por la figura 5.15. Método manual rápido Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podría resultar muy ventajoso tener un método manual rápido, con objeto de graficar la curva de la manera más eficiente mientras se mantenga un grado aceptable de precisión. El formato de la ecuación (5.3) es tal, que los niveles específicos de Ves darán niveles de ID que podrán ser memorizados para proporcionar los puntos necesarios con objeto de graficar la curva de transferencia. Si se especifica que Ves sea la mitad del valor de estrechamiento Vp' el nivel resultante de ID será el siguiente, de acuerdo con la determinación de la ecuación de Shockley: _ 12)2 __ 1DSsC0.5)2 5.3 Características de Transferencia 225
- 252. EJEMPLOS.l 226 e (5.7) Ahora es importante estar consciente de que la ecuación (5.7) no es para un wel de Vp en particular, sino es una ecuación general para cualquier nivel de Vp mientras que Ves = Vp12. El resultado especifica que la corriente de drenaje siempre será de una cuarta parte del valor de saturación 1DSS' mientras el voltaje-fuente sea de la mitad del valor de estrechamiento. Obsér- vese el nivel de ID para Ves = Ve 12 = -4 V/2 = -2 V en la figura 5.15. Si se elige ID = I DSS /2 y se sustituye en la ecuación (5.6), se encuentra que Ves =Vp 0 ~)IDSS = Vp0-~ IDSsI2)-- = Vp(l IDSS - -{65) = Vp(0.293) y VGS == o.3vp l¡o,=IDss /2 (5.8) Pueden determinarse puntos adicionales, pero la curva de transferencia puede trazarse con un nivel satisfactorio de precisión utilizando simplemente los cuatro puntos definidos arriba y revisados en la tabla 5 .1. De hecho, en el análisis del capítulo 6 se utiliza un máximo de cuatro puntos con objeto de trazar las curvas de transferencia. En la mayoría de las ocasiones, utilizando sólo el punto de la gráfica definido por Ves == Vp /2 y las intersecciones de los ejes en 1DSS y Vp' se obtiene una Curva lo suficientemente precisa para la mayoría de los cálculos. TABLA 5.1 VGS en función ID utilizando la ecuación de Sbockley Ves O O.3Vp O.5Vp Ve Trazar la curva definida por IDSS = 12 mA y Vp = ..{j v. Solución Los dos puntos de la gráfica están definidos por e I DSS = 12 mA ID = OmA y y ID lDSS 1DSS/2 l/Jss/4 DmA En Ves = Vpl2 =..{j V/2 =-3 V la corriente de drenaje está dada por ID =IDSs /4 = 12 mA/4= 3 mA. En ID =IDss /2 =12 rnA/2 =6 mA el voltaje de la compuerta a la fuente se encuentra determinado por Ves'" 0.3 Vp =0.3 (-6 V) =-1.8 V. Los cuatro puntos están bien definidos sobre la figura 5.1 f- ::on la curva de transferencia completa. Capítulo 5 Transistores de efecto de campo
- 253. lGS = Vp =-6 V "'"-6 -5 -4 -3 -2 -1 ID (mA) 12ID =/DSS=12mA 11 9 S 7 6 5 4 3 2 O VGS Figura 5.16 Curva de transferencia para el ejemplo 5.1. Para los dispositivos de canal-p, la ecuación (5.3) de Shockley puede todavía aplicarse exactamente como aparece. En este caso, tanto Vp como VGS serán positivos, y la curva tendrá la imagen en espejo de la curva de transferencia que se obtuvo para un dispositivo de canal-n y los mismos valores limitantes. Trazar la curva de transferencia para un dispositivo de canal-p con 1DSS;;;; 4 mA y Vp = 3 V. Solución En Ves = Vp l2 = 3 VI2 = 1.5 V,lD= I Dssl4 = 4mA14= l mA. En ID = IDssl2 = 4 mAI2 = 2 mA, Ves = 0.3 Vp = 0.3 (3 V) = 0.9 V. Los dos puntos de la gráfica aparecen en la figura 5.17 junto con los puntos definidos por medio de loss y Vp ' o losS = 4 mA Vp =3 V 2 3 Vp Figura 5.17 Curva de transferencia para el dispositivo de canaI~p del ejemplo 5.2. 5.4 HOJAS DE ESPECIFICACIONES (JFE1) Aunque el contenido general de las hojas de especificaciones puede variar desde el mínimo absoluto hasta una gran cantidad de gráficas y tablas, existen unos cuantos parámetros funda- mentales que proporcionan todos los fabricantes. Los más importantes se analizan en los si- guientes párrafos. La hoja de especificaciones para el JFET de cana1-n 2N5457 proporcionado por Motorola se ofrece en la figura 5. l8. 5.4 Hojas de especificaciones (JFEl) EJEMPLO 52 227
- 254. 228 VALORES !'OMINALES MÁXIMOS Clasificación Símbolo Valor Lnidad Voltaje drenaje-fuente VD' 25 Vd, Voltaje drenaje-compuerta VDO 25 Vd, Voltaje inverso ,:ompuerta-fuente VOSR -25 Vdc Corriente de la I:ompuerta lo JO mAdc Disipacion total del dispositivo @TA = 25 oC PD JlO mW Pérdida de dlsipación arriba de 25 oC 2.82 mW/oC Rango de temperatura de la unión T, 125 oC Rango de almacenamiento de temperatura del canal T,,~ -65a+150 oC CARACTERÍSTICAS ELÉCTRICAS (T" = 25 oC a menos que se especifique lo contrario) Característica CARACTERÍSTICAS "APAGADO" Voltaje de ruptura compuerta-fuente (iG=-IOtlAdc. VDS=O) Corriente inver'ia de la compuerta (Ves = -15 Vdc. Vos =0) (VGS = :"15 Vdc. Vos =0. TA = 100°C) Voltaje de corte: compuerta fuente (VDS = 15Vdc,lo= lOnAdc) Voltaje compuerta fuente (Vos = 15Vdc.lo = 100,uAdc) L-...::'. CARACTERíSTICAS "ENCENDIDO" Corriente de drenaje con voltaje de cero en la entrada" (VDS = 15 Vde, Vos = O) CARACTERÍSTICAS ES PEQUEÑA SEÑAL Admitaneia de transferencia directa para fuente común' (Vos'" 15 'Vde.VGS =O,f= LOkHz) Admitancia dI: salida para fuente común' (VDS = 15 Vde, VGs=O,f= 1.0kHz) Capacitancia de entrada (Vos = 15 Vdc, VGS =0, f= 1.0 MHz) Capacitancia ele transferencia inversa (Vos = 15 Vde, VGS = O.f= 1.0 MHz) ·l'T1Jeb, de pul",: ",oho del pul'oO 5630 m" ciclo dc t,~bajo:;; 10% VIBRIGSS IGSS VGS(~p.l~ado) 2N5457 2N5457 Ves 2N5457 I Yh i 2N5457 I y,,,: e", C,,, Figura 5.18 JFET de canal-n 2N5457 de Motorola. Valores nominales máximos 2N5457 E?CAPSULADO 29-04. ESTILO 5 TO-92 (TO-226AAl Refiérase al 21'04220 para ~ráficas. -25 - - - - -1.0 - - -200 -0.5 - --6.0 - -2.5 - 1000 - 5000 - 10 50 - 4.5 7.0 - 1.5 3.0 I Vd, nAde Vdc Vd, pmho~ pmho~ pF pF 1 I La lista de valores nominales máximos por 10 general aparece al principio de la hoja de espe- cificaciones,junto con los voltajes máximos entre las terminales específicas, los niveles máxi- mos de las corrientes y el nivel máximo de disipación de potencia del dispositivo. Los niveles máximos especificados para VDS y VDG no deben excederse en ningún punto del diseño de la operación de] dispositivo, La fuente aplicada VDD puede exceder estos niveles, pero el nivel real de voltaje entre estas terminales nunca debe exceder el nivel especificado. Todo buen Capítulo 5 Transistores de efecto de campo
- 255. diseño intentará evitar estos niveles COn un buen margen de seguridad. El término inverso en VesR define el voltaje máximo con la fuente positiva respecto a la compuerta (como si estuviera polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En algunas hojas de especificaciones es referido BV[)SS' el voltaje de ruptura con el drenaje y la fuente en corto circuito (VDS == OV) se encuentran referidas como BVDSS' Normalmente está diseñado con objeto de operar con le = OA. pero si se fuerza a aceptar una corriente de la entrada podría soportar 10 mA antes de que suceda cualquier daño. La disipación total del dispositivo a 25 oC (temperatura ambiente) es la máxima potencia que el dispositivo puede di- sipar bajo condiciones normales de operación y está definida por (5.9) Nótese la similitud en formato con la ecuación de disipación máxima de potencia para el tran- sistor BJT. El factor de pérdida de disipación se analiza con detalle en el capítulo 3, pero por el momento reconocemos que el valor de 2.82 mW/oC revela que el valor de disipación decrece en 2.82 mW por cada incremento en la temperatura de 1 oC arriba de 25 oC. Características eléctrícas Las características eléctricas incluyen el nivel de Vp en las CARACTERÍSTICAS DE APA- GADO e lDSS en las CARACTERÍSTICAS DE ENCENDIDO. En este caso V p = VCs<,p"'do) tiene un rango entre -0.5 a -6.0 e lDSS entre 1 y 5 roA. El hecho de que ambos tengan -una variación de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabricación. Las otras cantidades están definidas bajo las condiciones que aparecen entre paréntesis. Las carac- terísticas de pequeña señal se discuten en el capítulo 9. Construcción del encapsulado e identificación de terminales Este JFET en particular tiene la misma apariencia que proporciona la hoja de especificaciones de la figura S.18. La identificación de las terminales también se proporciona directamente de- bajo de la figura. Además los JFET se encuentran disponibles en encapsulado de "sombrero alto", como se muestra en la figura 5.19 con su identificación de tenninales. Región de operación La hoja de especificaciones y la curva definida por los niveles d$oestrechamientü a cada nivel de Ves definen la región de operación para la amplificación lineal sobre las características de drenaje como Se muestra en la figura 5.20. La región óhmica define los valores máximos permisibles de VDS en cada nivel de V CS' y VDS mh especifica el valor máximo para este parámetro. ID Ubicació~ los nive~es de estrechamiento 1/ 1 FIgUra 5.20 Región de operación normal para el diseño de amplificación líneal. 5.4 Hojas de especificaciones (JFE1) 2N2844 CÁPSULA 22-03. ESTILO 1::: To-n; (TQ-206AA) 3 Drenaje (encapsulado) com~o,:S l Fuente JFET DE USO GENERAL CANAL-P Hgura 5.19 Encapsulado de ~sombrero alto" e identificación de las terminales para un JFET de canal-p. 229
- 256. IDSS=9mA lDSS = 4.5 mI.. . 2 (VGS = -0.9 V) ImA{ di" 230 i I La corriente de saturación loss es la corriente máxima de drenaje, y el nivel máximo de disipación de potencia define la curva dibujada de la misma manera que para los transistores BJT. La región sombreada resultante es la región de operación normal para el diseño de amplificadores. 5.5 INSTRUMENTACiÓN Recuerde que, como se vio en el capítulo 3, hay instrumentos disponibles para medir el nivel de f3dc para el transistor BJT. Una instrumentación similar no está disponible con objeto de medir los niveles de IDSS y Vp . Sin embargo, el trazador de curvas presentado para el transistor BJT puede también mostrar las características de drenaje del transistor JFET a través del ajuste adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal (en volts) se han ajustado para mostrar las características completas, como se muestra en la figura 5.21. Para el JFET de la figura 5.21. cada división vertical (en centímetros) refleja un cambio de ¡-mA en le' mientras que cada división horizontal tiene un valor de ¡ V. El paso del voltaje es de 500 mV/paso (0.5 V/paso), lo que revela que la curva superior se encuentra definida por VGS == OV, Yque la siguiente curva hacia abajo -0.5 V para el dispositivo de canal-no Con el uso del mismo paso de voltaje la siguiente curva es -1 V, luego -1.5 V, Y finalmente -2 V. Al dibujar una línea a partir de la curva superior sobre el eje ID se puede estimar el nivel de I DSS de cerca de 9 mA. El nivel de Vp se puede estimar si se observa el valor de Ves de la última curva hacia abajo, pero tomando en cuenta la distancia más pequeña entre las curvas mientras VGS se hace todavía más negativo. En este caso, Vp es cierto que es más negativo que -2 V Yquizá Vp se encuentre cercano a -2.5 V. Sin embargo, tenga en cuenta que las curvas VGS se contraen muy rápidamente cuando se acercan a la condición de corte, por lo que quizá Vp == -3 V es una / v oves= l 1 j , ¡f1I -~ Sensibilídad Yt i ! ! ! vertical 1 , I i ImA i". ¡ ! ! ! por división , , , I ¿- / i .í ~ /7 '1. - 1(, ~.V . '-,--' IV t.1iv i ! i _._.-..~_.- i I ! , "" Sensibilidad1 ! horizontal I , ! IV ! por división! I : ! I ¡ /j I 500 rnV- ! , I " I por paso , i 1---- L ____~---.. f--I .._--_.- ---_.. I i I I ,-- I - - gm I 1 I • 2m , i por división - - - I , I 1 i , "i I i-, VGS =-2V V =-3p v Figura 5.21 Características de drenaje para el transistor JFET 2N4416 como se presenta en un trazador de curvas. Capítulo 5 Transistores de efecto de campo
- 257. mejor elección. También es importante revÍsar que el control del paso se ajusta para una panta- lla de cinco pasos limitando las curvas mostradas a VGS = O V, -0.5 V, -1 V, -1.5 V Y-2 V. Si el control del paso se incrementa a 10, el voltaje por paso se puede reducir a 250 mV = 0.25 V, Yla curva para Ves = -2.25 V se hubiera podido incluir, así como una curva adicional entre cada paso de la figura 5.21. La curva Ves = -2.25 V hubiera indicado la rapidez con que las curvas se están cerrando una sobre la otra para el mismo paso de voltaje. Por fortuna, el nivel de Vp se puede estimar con un grado razonable de exactitud simplemente aplicando la condición que aparece en la tabla 5.1. Esto es. cuando ID == 1DSS /2, luego VGS;;::: O.3Vp ' Para las caracterÍs- ticas de la figura 5.21. ID =IDSS/2 =9 mA/2 =4.5 mA, y es tan visible en la figura 5.21 que el nivel correspondiente de Ves es de aproximadamente -0.9 V. Con esta información se encuen- tra que Vp =Ves /O.3 =-0.9 V/O.3 =-3 V, el cual será nuestra selección para este dispositivo. Con este valor encontramos. que en VGS:;;; -2 y, ~ V)'ID = I 1 GS DSS - Vp = 9 mA f¡ _ -2 vV ~ -3 V! _ 1 mA como se fundamenta en la figura 5.21. En Ves = -2.5 V la ecuación de Shockley dará por resultadoID =0.25 mA, con Vp = -3 V, lo cual revela con claridad cuan rápido las curvas se contraen cerca de Vp ' La importancia del parámetro gm y la forma en que se determina a partir de las características de la figura 5.21 se describen en el capítulo 8 cuando se examinen las condiciones de ac en pequeña señal. 5.6 RELACIONES IMPORTANTES Una cantidad de ecuaciones importantes yde características de operación se presentaron en las últimas secciones. particulannente importantes para el análisis que sigue para las configura- ciones de dc yac. En un esfuerzo por aislar y enfatizar su importancia, se repiten a continuación en seguida de su ecuación correspondiente para el transistor BJT. Las ecuaciones JFET están definidas para la configuración de la figura 5.22a, mientras que las ecuaciones para el B1T se relacionan a la figura 5.22b. 1') s lb) JFET E figura 5,22 a) JFET contra b) BJT. BJT {::} le" lE {::} VSE " 0.7 V (5.10) 5,6 Relaciones importantes 231
- 258. 232 Entender bien el impacto de cada una de las ecuaciones anteriores es suficiente anteceden- te para atacar las configuraciones de de más complejas. Recuerde que VBE = 0.7 V a menudo se tomó como clave para inicializar un análisis de una configuración a BIT. De forma parecida, la condición le = OA es a menudo el punto de inicio para el análisis de una configuración a JFET. Para la configuración BJT, lB por lo general es el primer parámetro que debe determinarse. Para el JFET normalmente es Vcs' La cantidad de similitudes entre las configuraciones de dc para BIT y JFET se podrá apreciar mejor en el capítulo 6. 5.7 MOSFET DE TIPO DECREMENTAL Como se observó en la introducción del capítulo. existen dos tipos de FET: los JFET y los MOSFET. Los MOSFETse desglosan más adelante en tipo decremental y en tipo incremental. Los términos agotamiento e incremental definen su modo básico de operación, mientras que la etiqueta MOSFET significa transistor de efecto de campo metal-óxido-semiconductor. Debido a que existen diferencias en las características y en la operación de cada tipo de MOSFET, se han cubierto en secciones por separado. En esta sección se examinará el MOSFET de tipo decremental, el cual tiene las características similares a aquel1as de un JFET entre el corte y la saturación en l DSS' pero luego tiene el rasgo adicional de características que se extienden hacia la región de polaridad opuesta para Ves' Construcción básica La construcción básica del MOSFET de tipo decremental de canal-n se proporciona en la figura 5.23. Una placa de material tipo p está formada a partir de una base de silicio y se le conoce como substrato, que es la base sobre la que se construye el dispositivo. En algunos casos el substrato se encuentra conectado interiormente con la teoninal de la fuente. Sin em- bargo, muchos dispositivos discretos ofrecen una terminal adicional etiquetada SS, dando por resultado un dispositivo de cuatro terminales, como el que aparece en la figura 5.23. Las termi- nales de fuente y compuerta están conectadas por medio de contactos m~tálicos a las regiones dopadas-n unidas por un canal-n como se muestra en la figura. La compuerta se encuentra conectada también a una superficie de contacto metálico, pero permanece aislada del canal-n por medio de una capa muy delgada de dióxido de silicio (Si02 ). El SiO, es un tipo particular (Drenaje) D S (Fuente) Canal-n Substrato ,P Regiones dopadas-n Figura 5.23 MOSFET de tipo decrementa! de canal-n. Capítulo 5 Transistores de efecto de campo Substrato
- 259. de aislante conocido como dieléctrico que ocasiona campos eléctricos opuestos (como se indi- ca por el prefijo di) dentro del dieléctrico cuando se expone a un campo externamente aplica- do. El hecho de que la capa SiO::! es una capa aislante revela el siguiente hecho: No existe conexión eléctrica directa entre la terminal de la compuerta y el canal de un MOSFET. Adicionalmente: Se debe a la capa aislante de SiOl del MOSFET explica la alta impedancia, muy deseable, de entrada del dispositivo. De hecho. la resistencia de entrada de un MOSFET es a menudo igual a la del JFET nonnal, aun cuando la impedancia de entrada de la mayoría de Jos JFET es lo suficientemente alta para la mayoría de las aplicaciones. La muy alta impedancia de entrada continúa soportan- do totalmente el hecho de que la corriente de la entrada (le) es en esencia de cero amperes para las configuraciones de polarización de dc. El motivo de la etiqueta FET de metal-óxido-semiconductor es ahora mucho más obvia: metal por las conexiones del drenaje, fuente y compuerta a las superficies adecuadas en parti- cular.la tenninal de la compuerta y el control que ofrece el área de la superficie de contacto~el óxido por la capa aislante de dióxido de silicio y el semiconductor por la estructura básica sobre la cual las regiones de típo n y p se difunden. La capa aislante entre la compuerta y el canal ha dado por resultado otro nombre para el dispositivo: FET de compuerta aislada o IGFET (por las siglas en inglés de, lnsulated Gate), aunque este nombre es cada vez menos utilizado en la literatura actual. Operación básica y características En la figura 5.24 el voltaje compuerta-fuente se hace cero volts mediante la conexión directa de una tenninal a la otra, y se aplica un voltaje Vos a través de las terminales del drenaje y fuente. El resultado es una atracción. por el potencial positivo del drenaje, para los electrones libres del canal-no y una corriente similar a aquella establecida a través del canal del JFET. De hecho. la corriente resultante con Ves =:: OV se le sigue denominando Ioss' como se muestra en la figura 5.25. o , ..----- ss + Figura 5.24 MOSFET de tipo decremental de canal-n con VG.'l '" OV Yun voltaje aplicado Vnn. 5.7 MOSFET de tipo decrementa! 233
- 260. 234 agotamIento 2 -6 -5 --4 -3 -1 1 O Vp Vp 0.3 Vp 2 Modo incremental ------ Ims o -----.,.---- ~_------- Ves = O' _ - - - - - - - - - - Ve.;, = -1 " _ - - - - - - - - - - - Ves =-2-V I'-_____________ /c;s= V,.. =-3 V -4V T -5 V I VD.' Ves =Vp =-6V Figura 5.25 Características de drenaje y de transferencia para un MOSFET de tipo decrementa! de canal-n. En la figura 5.26, VGS tiene un voltaje negativo tal como -1 V. El potencial negativo en la entrada tenderá a presionar a los electrones hacia el substrato de tipo p (cargas similares se repelen) y atrae huecos del substrato de tipo p (cargas opuestas se atraen) como se muestra en la figura 5.26. Dependiendo de la magnitud de la polarización negativa que aplica Vcs' sucede- rá un nivel de recombinación entre los electrones y los huecos que reducirá el número de electrones libres disponibles para la conducción en el canal-n. Mientras más negativa sea la polarización, más alta será la tasa de recombinación. El nivel resultante de corriente de drenaje es, por tanto, reducida con la polarización negativa creciente de VGS como se muestra en la figura 5.25 para VGS = -1 V, -2 V, Yasí sucesivamente, hasta el nivel de estrechamiento de -6 V. Los niveles resultantes de corriente de drenaje y la gráfica de la curva de transferencia se conduce exactamente igual a la descrita para el JFET. Capa de SiO~ Canal-n G~---i Contacto metálico Proceso de recombinaci6n Substrato de material-p +)Huecos atraídos a! potencia! negativo en la compuerta + Electrones repelidos por el potencial negativo en la compuerta FIgUra 5_26 Reducción de portadores libres en el canal debido a un potencial negativo en la terminal de la compuerta. Para los valores positivos de VGS la entrada positiva atraerá electrones adicionales (porta- dores libres) desde el substrato de tipo p debido a la corriente de fuga inversa, y creará nuevos portadores mediante la colisión resultante entre las partículas en aceleración. Mientras el vol- taje compuerta-fuente sigue aumentando en la dirección positiva, la figura 5.25 indica que la corriente de drenaje se incrementará de manera acelerada debido a las razones listadas arriba. Capítulo 5 Transistores de efecto de campo
- 261. El espaciamiento vertical entre las curvas de Ves =OV Y Ves =+1 V de la figura 5.25 es una clara indicación de cuánto ha aumentado la corriente por el cambio en 1 volt en Ves' Debido al rápido incremento, el usuario debe estar alerta del valor máximo de corriente de drenaje porque puede excederse con un voltaje positivo en la entrada. Esto es, para el disposi- tivo de la figura 5.25, la aplicación de un voltaje VGS ~ +4 V podría dar por resultado una corriente de drenaje de 22.2 mA, la cual posiblemente podría exceder el valor máximo (co- rriente o potencia) para el dispositivo. Como se dijo antes, la aplicación de un voltaje positivo de la compuerta a la fuente ha "incrementado" el nivel de portadores libres en el canal com- parado con aquel encontrado con Ves = OV. Por esta razón la región de voltajes positivos de la entrada sobre el drenaje o las características de transferencia es a menudo conocida como la región incremental, con la región entre el nivel de corte y de saturación de 1DSS denominada como la región de agotamiento. Es particularmente interesante y útil que la ecuación de Shockley siga aplicándose para las características del MOSFET de tipo decremental tanto en la región de agotamiento como en la incremental. Para ambas regiones simplemente es necesario que se incluya el signo adecuado de Ves en la ecuación. y que el signo sea seguido con cuidado en las operaciones matemáticas. Trace las características de transferencia para un MOSFET de tipo decremental de canal-n con IDss ~ !O mAy Vp = -4 V. Solución En VGS =OV. ID = IDSS =lOmA VGS = Vp =-4 V. ID ~ OmA Vp -4V IDSS lOmA VGS = ~ =-2 V, ID = ~ =2.5 mA 2 2 4 4 yen ID = IDSS VGS 2 ~ O.3Vp =0.3(-4 V) = -1.2 V todas las cuales aparecen en la figura 5.27. Antes de graficar la región positiva de VGs' se debe tener en cuenta que ID aumenta con mucha rapidez con los valores mayores de Vcs' En otras palabras, se tiene que ser conservador con la selección de los valores que deben sustituirse en la ecuación de Shockley. En este caso se intentará +1 V de la siguiente manera: (, +IV' ~ !O mA~ - -4 V) = 10 mA(l + 0.25)' ~ !O mA(1.5625) '" 15.63 mA la cual es lo suficientemente alta como para terminar la gráfica. MOSFET de tipo decremental de canal-p v, La construcción de un MOSFET de tipo decremental de canal-p es exactamente el inverso del que aparece en la fIgura 5.23. Esto es. ahora existe un substrato de tipo n y un canal de tipo p, como lo muestra la figura 5.28a. Las teITfÚnales permanecen como se encuentran identificadas, pero todas las polaridades de los voltajes y las direcciones de las comentes están invertidas, como 10 ilustra la misma figura. Las características de drenaje podrian aparecer iguales que en la figura 5.25, pero 5,7 MOSfET de tipo decrementa! -3 EJEMPLO 53 -2 -1 11: L 2 17 16 15 14 4 3 2 O O.3V, , IDSS : 2 1 1 1 1 IDSS : - 1 4 1 1 1 +1 figura 5.27 Características de transferencia para un MOSFET de tipo decremental de canaJ~n con ~)SS:. 10 mAy Vp = -4 V. 235 Yc;s
- 262. D G 0--_1, + -6 S 236 (,) n ss ID (mA) -1 O 2 3 4 5 6 Ves Vp (b) 9 8 7 6 5 4 3 2 O ¡D(mA) ____-----------~S=-l V ~----------.,--- Ves;::: O V __------------------ves=+ V .....----------------ves= +2 V 'f~--------------_VGS = +3 V Ves =+4 V Ves =+5 V Ves = Vp = +6 y (e) Figura 5.28 MOSFET de tipo decreme,ntal de canal-p con IDSS := 6 roA YVp = +6 v. con valores negativos de VDS' ID positiva como se indica (debido a que la dirección definida ahora está invertida) y VGS con las polaridades opuestas como se muestra en la figura 5.28c. La inversión en Ves traerá como resultado una imagen de espejo (con respecto al eje ID) para las características de transferencia como lo muestra la figura 5.28b. En otras palabras, la corriente de drenaje aumenta desde el corte en VGS =Vp en la región positiva de Ves a 1DSS' y después c~mt.inúa su crecimiento para valores negativos mayores de VGS. La ecuación de Shockley todavía se aplica. pero necesita sólo colocar el signo correcto tanto para VGS como para Vp en la ecuación. Símbolos, hojas de especificaciones y construcción del encapsulado Los símbolos gráficos para un MOSFET de tipo decremental de canal-n y p se proporcionan ~n la figura 5.29. Obsérvese cómo los símbolos seleccionados intentan reflejar la construcción real del dispositivo. La falta de una conexión directa (debido al aislamiento de la entrada) entre la compuerta y el canal está representado por un espacio entre la compuerta y las otras tenni- nales del símbolo. La línea vertical que representa el canal está conectada entre el drenaje y la fuente y está "soportada" por el substrato. Para cada tipo de canal se ofrecen dos símbolos para reflejar el hecho de que en algunos casos el substrato se encuentra disponible en forma externa; mientras que en otros no 10 está. Para la mayoría de los análisis que siguen en el capítulo 6, el substrato y la fuente estarán conectados y se utilizarán los símbolos inferiores. canal-n canal-p (a) (b) Capítulo 5 Transistores de efecto de campo Figura 5.29 Símbolos gráficos para a) MOSFET de tipo decremental de canal-n, y b) MOSFET de tipo decremental de canal-p.
- 263. El dispositivo de la figura 5.30 tiene tres tenninales identificadas en la misma figura. La hoja de especificaciones para un MOSFET de tipo decremental es similar a la hoja de un JFET. Los niveles de Vpe 1DSS se dan junto con una lista de los valores máximos y de las caracterís- II VALORES NOMISALES MÁXIMOS Clasificación Símbolo Valor t;nidad Voltaje drenaje·fuente Vos Vd, 2N3797 20 Vahaje comput'rta-fucme V GS ±JO Vdc Corriente del drenaje 1, 20 mAdc Disipación total del dispositivo @ TA= 25 "C P, 200 mW Pérdida de disipación arriba de 25 oc 1.14 mW¡OC Rango de temperatura de la unión T; +175 oC Rango de almacenamiento de temperatura dd Lanal T,t~ -6S a +200 oC CARACTERíSTICAS ELÉCTRICAS (T.. = 25 uc ameno~ que se especifique lo contrario) Característica CARACTERÍSTICAS "APAGADO" Voltaje de ruptura drenaje-fuente V{BRIOSX (Vos = -7.0 V. ID = 5.0 ¡.lA) 2i'3797 Corriente inversa de la compuerta (1 J lGSS (VGs=-lOV,Vos=O) (VGs-=~lOV,Vos=O.TA -= 150°C) Voltaje de corte compuerta fuente VGS(,pog¡1<!o) (ID=2.0.uA,Vos= 10V) 2N3797 Voltaje inverso drenaje compuerta (1) 100O (.... OG= 11,) ....,ls-=.'0;. CARACTERÍSTICAS "ENCENDIDO" Corriente de drenaje con voltaje de cero en la entrada Ioss (Vos'" 10 V'Vos ""0) 2N3797 Corriente de drenaje en el estado encendido ID(cllCendido) (VDS = 10 V, Ves = +35 V) 2N3797 - - CARACTERÍSTICAS EN PEQUENA SliNAL Admitancia de transferencia directa 1",1 (VDS = 10 V. VGS == O, f = 1.0 kH,Z) 2N3797 (VDS = 10 V. VOS == 0, f = 1.0 kHz) 2N3797 Admilancia de salida 1Y" 1 (Los = 10 V, Ves = O, f = 1.0 MH,Z) 2~3797 Capacitancia de entrada C", ('os = 10v. los =0, t == 1.0MH,Z) 2N3797 Capacitancia de transferencia inversa C", (VDS = 10 V. VGS => O. f = 1,0 MH,Z) CARACTERISTICAS FUNCIONALES Datos 'del ruido (Vos = 10 V. Vos =0, f = 1.0 kHz. Rs = 3 megohms) 2N3797 ENCAPSCLADO 22-03, ESTILO 2 TO-18 (TO-206AA) /t~~." 2 I ,,"'"OC I MOSFET DE AUDIO DE BAJA ! POTENCIA- - - - - I CANAL-~-AGOTAM~ Máximo I Unidad I Vcc 20 25 - pAdc - - 1.0 - - 200 Vd, - -5.0 -7.0 - - 1.0 pAdc I mAdc 2.0 2.9 6.0 mAdc 9.0 14 18 jlmhos 1500 2300 3000 1500 - - ,umhos - 27 60 pF - 6.0 8.0 - 0.5 0.8 pF dB (1) Es[e valor en I~ corriente incluye tallto Ja COlTiente de fuga del FET como la corriente de fuga a,ociada con el contacto de prueba y sus conexiones cuando se mide bajo la, mejores condIcione, alcanzildas. Figura 5.30 MOSFET de tipo decrementa! de canal-n 2N3797 de Motorola. 5.7 MOSFET de tipo decrementaI 237
- 264. 238 ticas normales de "encendido" y "apagado". Además, ya que lD se puede extender más allá del nivel de 1DSS' normalmente se proporciona otro punto que refleja un valor típico de ID para algún voltaje positivo (para un dispositivo de canal-n). Para la unidad de la figura 5.30, lD está especificado como ID(oo",d(do) =9 mA dc con VDS =10 V YVGS =3.5 V. 5.8 MOSFET DE TIPO INCREMENTAL Aunque existen muchas similitudes en la construcción y modo de operación entre los MOSFET de tipo decrementa} y de tipo incremental, las características del MOSFET de tipo incremental son bastante diferentes de cualquier otro que hasta ahora obtuvimos. La curva de transferencia no está definida por la ecuación de Shockley, y la corriente de drenaje ahora está en corte hasta que el voltaje compuerta-fuente alcance Una magnitud específica. Entonces, el control de co- rriente en un dispositivo de canal-n ahora resulta afectado por un voltaje compuerta-fuente positivo en lugar del rango de voltajes negativos encontrados para los JFET de canal-n y los MOSFET de tipo decremental de canal-no Construcción básica La construcción básica del MOSFET de tipo incremental de canal-n se ofrece en la figura 5.31. Una placa de material tipo p se fonna a partir de una base de silicio y una vez más se le Conoce como substrato. De la misma forma que con el MOSFET de tipo decremental, el substrato algunas veces se conecta a la tenninal de la fuente, mientras que en otros casos hay disponible una cuarta tenninal para el control externo de su nivel de potencial. Las terminales de la fuente y drenaje se conectan una vez más por medio de contactos metálicos a regiones dopadas n, pero se observa en la figura 5.31 la ausencia de un canal entre las dos regiones dopadas n. Esta es la diferencia primaria entre la construcción de los MOSFET de tipo decremental y los de tipo incremental: la ausencia de un canal como un componente construido del dispositivo. La capa de SiO, aún está presente para aislar la plataforma metálica de la compuerta de la región entre el drenaje y la fuente, pero ahora está simplemente separada de una sección de material de tipo p. Por tanto, la construcción de Un MOSFET de tipo incremental es bastante similar a la de un MOSFET de tipo decremental, excepto por la ausencia de un canal entre las terminales del drenaje y la fuente. Contactos metálicos G S Región dopada-n Región dopada-n Sin canal Substrato SS F¡gura 5.31 MOSFET de tipo incremental de canal-no Capítulo 5 Transistores de efecto de campo
- 265. Operación básica y características Si Ves se hace OV Yse aplica un voltaje entre el drenaje y la fuente del dispositivo de la figura 5.31, la ausencia de un canal-n (con su generoso número de portadores libres) dará por resulta- do una corriente de cero amperes efectivos, una diferencia grande con el MOSFET y JFET de tipo decremental donde ID = IDss' No es suficiente tener acumulados una gran cantidad de portadores (electrones) en el drenaje y la fuente (debido a las regiones dopadas n) si no existe una trayectoria entre las dos. Si VDS es cierto voltaje positivo, Ves es OV, Yla tenninaJ SS se conecta directamente a la fuente, existen de hecho dos uniones p-n con polarización inversa entre las regiones dopadas n y el substrato p para oponer cualquier flujo significativo entre el drenaje y la fuente. En la figura 5.32 tanto VDS como Ves están en algún voltaje positivo mayor de cero volts, estableciendo al drenaje y la compuerta a un potencial positivo respecto a la fuente. El potencial positivo en la compuerta presionará los huecos (porque las cargas iguales se repelen) del substrato p a lo largo del filo de la capa de Sial con objeto de dejar esa área y entrar a regiones más profundas del substratop.como se muestra en lafigura. El resultado es una región de agotarrriento cerca de la capa aislante de SiOzsin huecos. Sin embargo, los electrones en el substrato p (los portadores minoritarios del material) serán atraídos a la entrada positiva y se acumularán en la región cercana a la superficie de la capa de Si02 . La capa de Si02 y sus cualidades aislantes evita que los portadores negativos sean absorbidos en la teOllinal de la compuerta. Mientras Ves aumente en magnitud. la concentración de electrones cerca de la superficie de Si02 se incrementará hasta que una región inducida de tipo n pueda eventualmente soportar un flujo mesurable entre el drenaje y la fuente. El nivel de Ves que resulta en un incremento significativo de la corriente de drenaje se le llama voltaje de umbral, y se le da el símbolo de VT (parla sigla en inglés de, Threshold). En las hojas de especificaciones se le conoce como VGS(Th)' aunque VT es más corto y será utilizado en el siguiente análisis. Debido a que el canal no existe con Ves::: O V y.se fanna al "incrementar" la conductÍ.vidad mediante la aplicación de un voltaje compuer- ta-fuente, este tipo de MOSFET se le llama MOSFET de tipo incremental, Tanto los MOSFET de tipo decrementa! como incremental tienen regiones de tipo incremental, pero el nombre se aplicó al último debido a que ese es su único modo" de operación. Electrones atraídos por la compuerta positiva (canal·n inducido) Capa aislante Región agotada de portadores de tipo p (huecos) +ss HueCOS repelidos por la entrada positiva Figura 5.32 Formación del canal en el MOSFET de tipo incremental de canal-no 5.8 MOSFET de tipo incremental 239
- 266. 240 Cuando VGS se incrementa más allá del nivel de umbral, la densidad de los portadores libre en el canal inducido se incrementan, dando por resultado un nivel mayor de corriente de drenaje. Sin embargo, si se mantiene Ves constante y sólo se aumenta el nivel de VDS' la co- rriente de drenaje eventualmente alcanzará un nivel de saturación así corno ocurrió al JFET y al MOSFET de tipo decrementa. La saturación de ID se debe a un proceso de estrechamiento descrito por un canal más angosto al final del drenaje del canal inducido. como se muestra en la figura 5.33. Al aplicar la ley de voltaje de Kirchhoff a los voltajes de las terminales del MOSFET de la figura 5.33, se encuentra que D Estrechamiento (principio) Reg.ión de ag.otamiento Substrato tipop (5.11) Figura 5.33 Cambio en la región de agotamiento y el canal con aumento en el nivel de Vos para un valor fijo de VGS- Si V GS se mantiene fijo en un valor tal como 8 Y Y VDS se aumenta de 2 Y a 5 y, el voltaje V DG [debido a la ecuación (5.111] caerá de -6 Y a -3 Y Y la entrada será cada vez menos positiva respecto al drenaje. Esta reducción en el voltaje de la compuerta al drenaje reducirá a su vez la fuerza de atracción para los portadores libres (electrones) en esta región del canal inducido, causando una reducción en el ancho efectivo del canal. Eventualmente, el canal se reducirá al punto del estrechamiento y se establecerá una condición de saturación como se des- cribió antes para el JFET y el MOSFET de tipo decremental. En otras palabras, cualquier creci- lIÚento posterior en VDS y en el valor fijo de V GS no afectará el nivel de saturación de ID hasta que se encuentren las condiciones de ruptura. Las características de drenaje de la figura 5.34 revelan que para el dispositivo de la figura 5.33 con VGS = 8 y, la saturación ocurrió en un nivel de VDS ~ 6 Y. De hecho, el nivel de saturación para VDS está relacionado con el nivel de VGS aplicado por (5.12) Por tanto. es obvio que para un valor fijo de VT' mientras mayor sea el nivel de Vcs' mayor será el nivel de saturación para Vos' como se muestra en la figura 5.33 por la localización de los niveles de saturación. Capítulo 5 Transistores de efecto de campo
- 267. ID (mA) II 10 9 8 7f- 6 5 4 3 2 o ~__---------------------------- Vos=+6V j..___________________________ VGS:: +5 V 5 V, 6V 10 V 15 V ~ov 25V~ Figura 5.34 Características del drenaje de un MOSFET de tipo incremental decanal~n con VT ", 2 Vyk" 0.278 x 10-3 AjV2. Como se indicó para las características de la figura 5.33, el nivel de VT es de 2 Y, por el hecho de que la corriente de drenaje ha caído a OmA. Por tanto: Para los valores de VGS menores que el nivel de umbral, la corriente de drenaje de un MOSFET de tipo incremental es de OmA. La figura 5.34 indica que cuando el nivel de VGS se incrementa de VT a 8 Y, el nivel de saturación resultante para ID también aumenta desde un nivel de O mA a 10 mA. Además, es bastante notorio que el espaciamiento entre los niveles de VGS aumentaron cuando subió la magnitud de Vcs' dando por resultado aumentos siempre crecientes en la corriente del drenaje. Para los niveles de VGs > Vr la corriente de drenaje está relacionada al voltaje compuerta- fuente aplicado mediante la siguiente relación no lineal: (5.13) Una vez más, es el término cuadrático que resulta de la relación no lineal (curva) entre ID y VGs' El término k es una constante que, a su vez, es una función de la fabricación del disposi- tivo. El valor de k se puede calcular a partir de la siguiente ecuación [derivada de la ecuación (5.13)] donde ID(encendido) y Ves(f':nccn(itr:U) son los valores de cada uno en un punto en particular sobre las características del dispositivo. k = ____~ID~(~'"~C~en~d~id~O~)____ (5.14) (V VT)2GS(encendido) - Sustituyendo 1D(encendido) =: 10 mA donde VGS(encendido) =8 V a partir de las características de la figura 5.34 da lOmA 10 mA k = - - - - = - - = (8 Y - 2 Y)' (6 Y)2 = 0.278 X 1()-3 AN2 10 mA 36 y, y una ecuación general para ID para las características de la figura 5.34 da por resultado: 5.8 MOSFET de tipo incremental 241
- 268. 1[)(mA) 10 9 8 7 6 5 4 3 2 o 2 VT 242 Sustituyendo VGS = 4 V, se encuentra que ID = 0.278 x 10-3(4 V - 2 V)' = 0.278 X 10-3(2)2 =0.278 x 10-3(4) = 1.B mA como se verifica en la figura 5.34. En Ves == VTel término al cuadrado es Oe ID == OmA. Para el análisis en de del MOSFET de tipo incremental que aparece en el capítulo 6, las características de transferencia otra vez serán las que se utilizarán en la solución gráfica. En la figura 5.35 el drenaje y las características de drenaje y de transferencia se han colocado lado a lado para describir el proceso de transferencia tanto de una como de la otra. En esencia, proce- de igual que en el ejemplo que antes presentamos para el JFET y el MOFET de tipo decrementa. Sin embargo, en este caso se debe recordar que la corriente de drenaje es de OmA para Ves ~ VT" En este momento una corriente que se puede medir será el resultado para ID Ycrecerá como se definió en la ecuación (5.13). Obsérvese que al definir los puntos de la característica de transferencia a partir de las características de drenaje. sólo se utilizan los niveles de saturación, limitando de tal modo la región de operación a niveles de VDS mayores que los niveles de saturación como se definió en la ecuación (5.12). ID (mA) '10 9 8 --------7 6 •5 4 3---- _._--_._- 2 -------- 3 4 5 6 7 8 VG; o 5 10 15 20 Figura 5.35 Trazo de las caracterfsticas de transferencia de un MOSFET de tipo incremental de canal-n a partir de las características de drenaje. les=+7V Ves =+4V Ves = +3 V 25 vC,, ves =VT=2V La curva de transferencia de la figura 5.35 es bastante diferente de aquellas otras obteni- das. Ahora, el dispositivo de canal-n (inducido) está totalmente en la región de VGS positiva y no aumenta hasta que Ves = VT' Surge entonces la pregunta sobre cómo graficar las caracterís- ticas de transferencia dados los niveles de k y de Vp así como se incluye abajo para un MOSFET en particular: Primero se dibuja una línea horízontal en ID = OmA desde VGS = OmA a VGS = 4 V como se muestra en la figura 5.36a. Luego, se elige un nivel de VGS mayor que VT' tal como 5 V, Yse sustituye en la ecuación (5.13) para detenninar el nivel resultante de ID de la siguiente manera: 4 V)2 = 0.5 x 10-3(5 V 4 V)' = 0.5 X 10-3(1)2 = O.5mA Capítulo 5 Transistores de efecto de campo
- 269. 8 8 7 7 6 6 5 5 4 4 3 3 2 2 O 2 3 4 5 6 7 8 Ve; O 2 3 4 5 6 /T V, (a) (b) l{)=(mAl 8 7 6 3 4 "2 O 2 3 4 5 6 7 8 Ves V, (e) I-igura 5.36 Gráfica de las características de transferencia de un MOSFET de tipo incremental de canal-n con k = 0.5 X 10-3 AjV2 YVT = 4 V. 7 8 Ves y se obtiene un punto en el plano, como se muestra en la figura 5.36b. Por último se eligen niveles adicionales de VGS y se obtienen los niveles resultantes de ID' En particular, para Ves =6 V, 7 V Y 8 Vel nivel de ID es 2 mA, 4.5 mA y 8 mA respectivamente, como se muestra en el diagrama resultante de la figura 5.36 c. MOSFET de tipo incremental de canal-p La constnlcción de un MOSFET de tipo incremental de canal-p es exacto al inverso que apare- ce en la figura 5.31, como se muestra en la figura 5.37a. Esto es, ahora existe un substrato de tipo n y regiones dopadas-p bajo las conexiones del drenaje y de la fuente. Las terminales permanecen tal como se indicaron, pero están invertidas todas las polarizaciones del voltaje y las direcciones de corriente. Las características del drenaje aparecerán igual que en la figura 537c, con niveles de corriente crecientes que resultan del incremento negativo de los valores de VGs . Las características de transferencia serán una imagen de espejo (respecto al eje ID) de la curva de transferencia de la figura 5.35, pero con ID creciendo con los valores cada vez más negativos de VGS después de Vp como se muestra en la figura 5.37b. Pueden aplicarse igual que las ecuaciones (5.11) a la (5.14) a los dispositivos de canal-p. 5,8 MOSFET de tipo incremental 243
- 270. D n + D (a) 244 lD= (mA) I{)=(mA) 8 8 7 7 6 6 5 5 4 4 ___- - - - - - - - - - Ves = -5 V -o SS 3 3 2 2 -5 -4 -3 -2 -1 O Vas O VT (b) (e) Figura 5.37 MOSFET de tipo incremental de canal-p con VT : 2 Vy k = 0.5 x 10--3 AjV2. Símbolos, hojas de especificaciones y construcción del encapsulado En la figura 5.38 se proporcionan los símbolos gráficos para los MOSFET de tipo increl _,tal para el canal-n y p. Una vez más podemos ver la manera en que los símbolos intentan reflejar la construcción real del dispositivo. Se eligió la línea punteada entre el drenaje y la fuente para reflejar el hecho de que no existe un canal entre los dos bajo condiciones de no polarización. De hecho, esta es la única diferencia entre los símbolos para los MOSFET de tipo decremental y de tipo incremental. canal-n canal-p JD JD G~1 ss G~1 ss s s JD JD G~9s G~9s Figura 5.38 Símbolos para a) MOSFET de tipo incremental de canal-n, y b) MOSFET de tipo (,) (b) incremental de canal-p. En la figura 5.39 se proporciona la hoja de especificaciones para un MOSFET de tipo incremental de canal-n de Motorola_ Se proporcionan la construcción del encapsulado y la identificación de las tenninales junto a los valores nominales máximos, los cuales incluyen ahora una corriente de drenaje máxima de 30 mA de. La hoja de especificaciones ofrece el nivel de 1DSS bajo condiciones de "apagado", el cual es ahora de sólo 10 nA dc (cuando VDS = 10 V YVGS = OV) comparado con el rango de miliamperes para el JFETy el MOSFET de tipo Capítulo 5 Transistores de efecto de campo
- 271. VALORES ~OMINALES MÁXIMOS Clasificación Símbolo Valor t:nidad Voltaje drenaje-fu~nte Vos 25 Vdc Voltaje drenaje-compuerta VDG 30 Vd, Voltaje compuerta-fuentc' V(;, 30 Vd, Corriente del drenaje ID 30 mAdc Disipación total del dispositivo @ T, = 25 OC PD 300 ,m' Pérdida de disipación arriba de 25 'C 1.7 mW/oC Rango dc temperatura de la unión T, 175 oC Rango de temperatura de almacenamiento T'l~ -65a+175 oC CARACTERÍSTICAS ELÉCTRICAS (TA = 25 oC a menos que se especifique lo contrario) 2N4351 EICAPSULADO 20-03. ESTILO 2 TO-72 (TO-206A¡:;') CONMUTACIÓN DEL MOSFET CANAL·N- INCREMENTAL Característica Símbolo I Mínimo :11íximo Unidad I CARACTERÍSTICAS "APAGADO" Voltaje de ruptura drenaje-fuente (ID = 10 IlA. Ves == Ol Corriente de drenaje con voltaje de cero en la compuerta (VDS = ro v. VGS == O) T .. = 25°C T",= 150°C Corriente inversa de la compuerta (VGs =± 15Vdc.VDS =0) CARACTERISTICAS "ENCENDIDO" Voltaje de umbral de la compuerta (Vos = 10 V. ID = 1O,uA) Voltaje en encendido drenaje-compuerta (ID = 2.0 mA. VGS = IOV) Corriente de drenaje en encendido (VGs = lOV,VDS = 10 V) " , CARACTERISTICAS EN PEQUENA SENAL Admitancia de transferencia directa (Vos = 10 V.lo = 2.0 mA, f == 1.0 kHz) Capacitancia de entrada (Vos = 10 V. VGS =0, f= 140 kHz) Capacitancia de transferencia inversa (VDs=O.VGs=O.f= 140kHz) Capacitancia drenaje-substrato (V DISl;BI = 10 V. f = 140 kHz) Resistencia drenaje-fuente (VGS '" 10V'!o=0.f", 1.OkHz) CARACTERÍSTICAS DE CONMUTACIÓN Retardo de encendido (figura 5) Tiempo de subida (figura 6) In = 2.0 mAdc. VDS = 10 Vdc. Retardo de apagado (figura 7) (VGs = lOVdc) Tiempo de bajada (figura 8) (Ver figura 9: veces que se detenninó el circuito) Figura 5.39 MOSFET de tipo incremental de canal-n 2N4351 de Motorola. V¡BRlDSX 25 loss - - less - VeS(Thl 1.0 V -OS(cnccnd,J", ID(clICcnd,d,'1 3.0 k' 1000 C '" C,,, Cdl,ubl fd,ccn«nd¡do' 1" - 1, td:, - 1, - decremental. El voltaje de umbral está especificado ~omo VGS{Th) y tiene un rango de 1 a 5 V de, dependiendo de la unidad que se utlice. En lugar de proporcionar un rango de k en la ecuación (5.13), se especifica un nivel normal de 1D(encendido) (3 mA en este caso) en un nivel de VGS1"OOndidO) en particular (lO V para el nivel especificado de lo), En otras palabras, cuando Ves = 10 V. ID =3 mA. Los niveles que se dieron de VGS(Th), 1D(encendido)' y VeS(enccndido) permi- ten determinar k a partir de la ecuación (5.14) y escribir la ecuación general para las caracterís- ticas de transferencia. En la sección 5,9 se revisan los requerimientos de manejo de los MOSFET. 5.8 MOSFET de tipo incremental I - Vdc 10 nAdc 10 IlAdc :t 10 pAdc 5 Vdc 1.0 V - mAd, ,umho 5.0 pF 1.3 pF 5.0 pF 300 ohm~ 45 " 6S ns 60 ns 100 I "' 245
- 272. EJEMPLO 5.4 246 Determine a partir de los datos proporcionados en la hoja de especificaciones de la figura 5.39 un voltaje promedio de umbral de VGS(Th) = 3 V: a) El valor de k que resulte para el MOSFET. b) Las características de transferencia. Solución a) La ecuación (5.14): k = ______I~D~(,~"~,,~"d~id~O~)______ (V -GS(encendido) 3mA = - - - - - = =--- 3 X 1{}" AN2 (JO Y - 3 Y)' (7 y)2 49 = 0.061 x 10-3 AJV2 b) La ecuación (5.13): lo = k(Ves - Vr)2 = 0.061 X 10-3(Ves - 3 Y)' Para Ves = 5 Y, ID = 0.061 x 10-3(5 Y - 3 Y)' = 0.061 X 10-3(2)2 = 0.061 x 10-3(4) = 0.244 mA Para Ves = 8 Y, 10 Y, 12 Y Y 14 Y,ID será de 1.525 mA, 3 mA (como se definió), 4.94 mA y 7.38 mA, respectivamente. En la figura 5.40 están trazadas las características de transferencia. ¡D(mA) 8 7 6 5 4 3 2 o 2 3 4 5 6 7 8 9 10 11 12 13 J4 15 Ves Figura 5.40 Solución al ejemplo 5.4. 5.9 MANEJO DEL MOSFET La delgada capa de SiO, que se encuentra situada entre la compuerta yel canal de los MOSFET tiene el efecto positivo de ofrecer una característica de alta impedancia de entrada para el dispositivo, pero por esta capa extremadamente delgada se deben tener precauciones para su manejo, que no eran necesarias en los transistores BJT o JFET. A menudo existe suficiente acumulación de carga estática (la cual se capta de los alrededores) que establece una diferencia de potencial a través de la delgada capa, de tal forma que puede romper la capa y establecer la Capítulo 5 Transistores de efecto de campo
- 273. conducción a través de ella. Por tanto, es muy importante que se deje el papel de embarque (o anillo) de corto circuito (o conducción) porque interconecta las terminales hasta que el dispo- sitivo se va a insertar en el sistema. El anillo para corto circuito evita la posibilidad de aplicar un potencial a través de dos terminales cualquiera de) dispositivo. Con el anillo la diferencia de po- tencial se mantiene en O V entre dos terminales cualquiera. Por lo menos, siempre se debe hacer tierra para permitir la descarga de la estática acumulada antes de manejar el dispositivo, y siempre levantar el transistor por el encapsulado. A menudo existen ciertos transitorios (cambios bruscos en el voltaje o la corriente) en una red cuando los elementos son retirados o insertados cuando se encuentra encendido. Los niveles de transitorios con frecuencia pueden ser mayores de los que puede soportar el dispositivo; por tanto, siempre se debe mantener apagado el sistema cuando se haga cualquier cambio en la red. Normalmente se proporciona el voltaje compuerta-fuente máximo en la lista de valores nominales máximos del dispositivo. Un método para asegurar que no se exceda este voltaje (debido quizá a efectos transitorios) para cualquier polarización es mediante la introducción de dos diodos Zener, como se muestra en la figura 5.41. Los diodos Zener están situados uno junto al otro para asegurar protección para cualquier polarización. Si ambos diodos Zener son de 30 V Yaparece un transitorio positivo de 40 V. el Zener inferior se "disparará"" a 30 V Yel superior se encenderá con una caída de cero volts (de fonna ideal, para la región de "encendi- do" positiva de un diodo semiconductor) a través del otro diodo. El resultado es un voltaje máximo de 30 V de la compuerta a la fuente. Una desventaja que se presenta con la protección Zener consiste en que la resistencia de "apagado" de un diodo Zener es menor que la impedancia de entrada'que se estableció por medio de la capa de Si02 . El resultado es una reducción de la resistencia de entrada, pero aun así es lo suficientemente alta para la mayoría de las aplicacio- nes. La mayor parte de los dispositivos discretos tienen en la actualidad la protección Zener de tal fonna que los cuidados anteriores no resultan tan problemáticos. Sin embargo, todavía es mejor manejar con cautela los dispositivos MOSFET discretos. 5.10 VMOS Una de las desventajas del MOSFET típico consiste en los reducidos niveles de manejo de potencia (por lo general, menos de 1 W) comparado con los transistores BJT. Se puede superar esta carencia de un disposítivo con tantas características positivas mediante un cambio en la forma de construirlo de una naturaleza planar como la que se muestra en la figura 5.23, a una con una estructura vertical como la que se señala en la figura 5.42. Todos los elementos del MOSFET planar están presentes en el FET vertical de metal-óxido-silicio (VMOS) (por las ini- ciales en inglés de Vertical Metal~Oxide-Silicon), la conexión de la superficie metálica a las terminales del dispositivo, la capa de Si02 entre la compuerta y la región de tipo p que se encuentra entre el drenaje y la fuente con el objeto de crear el canal-n inducido (operación en n+ Terminales de la fuente conectadas de forma externa +D n+(substrato) Canal más ancho Longitud efectiva del canal Figura 5.42 Construcción deunVMOS. 5.10 VMOS D - - - -1 1 G 1 1 1 1 1 L... _ _ _ J S Figura 5.41 MOSFET protegido por un Zener, 247
- 274. 248 modo incremental). El término vertical se debe básicamente al hecho de que el canal se en- cuentra ahora formado en la dirección vertical, en vez de la dirección horizontal para el dispo- sitivo planar. Sin embargo, el canal de la figura 5.42 también tiene la apariencia de un corte en V en la base del semiconductor, que se destaca como característica para la memorización mental del nombre del dispositivo. La construcción de la figura 5.42 es muy simple en natura- leza al eliminar algunos de los niveles de transición de dopado. pero a su vez permite una descripción de las facetas más importantes de su operación. . La aplicación de un voltaje positivo sobre el drenaje y de un voltaje negativo sobre la fuente con la compuerta en OV o en algún nivel positivo de "encendido" típico ,como el que se muestra en la figura 5.42. dará por resultado el canal-n inducido en la región angosta de tipo p del dispositivo. Por tanto, se define la longitud del canal mediante la altura vertical de la región p, que puede ser mucho menor que el de un canal de construcción plano. Sobre un plano horizontal, la longitud del canal está limitada de 1 a 2 micrómetros (pm) (1 pm = 10-6 m). Se pueden controlar las capas de difusión (de la misma forma que la región p de la figura 5.42) en pequeñas fracciones de un micrómetro. Dado que las longitudes decrecientes de canal dan como resultado niveles reducidos de resistencia, el nivel de disipación de potencia del disposi- tivo (potencia disipada en fonna de calor) se reducirá en los niveles de operación de corriente. Además, el área de contacto entre la región n+ se incrementa mucho debido a la construcción vertical, 10 que contribuye a una reducción mayor en el nivel de resistencia y a una área mayor para corriente entre las capas dopadas. También existen dos trayectorias de conducción entre el drenaje y la fuente para contribuir a un mayor valor de corriente, como 10 muestra la figura 5.42. El resultado neto es un dispositivo con corrientes de drenaje que pueden alcanzar niveles de amperes con niveles de potencia que exceden los 10 W. Por lo general: Comparados con los MOSFET planares disponibles en el mercado, los FET VMOS tienen niveles reducidos de resistencia en el canal y mayores valores nominales, de corriente y de potencia. Además, una característica importante de la construcción vertical es: Los FET VMOS tienen un coeficiente positivo de temperatura que atacará la posibilUlad de avalancha térmica. Los niveles de resistencia se incrementarán si la temperatura del dispositivo aumenta de- bido al medio que lo rodea o a sus corrientes. causando con esto una reducción de la corriente de drenaje en vez de un incremento, como sucede con un dispositivo convencional. Los coefi- cientes negativos de temperatura dan por resultado menores niveles de resistencia con Un in- cremento en la temperatura que aumenta los niveles de corriente y genera mayor inestabilidad de temperatura y avalancha ténnica. Otra característica positiva de la configuración VMOS es: Los niveles reducidos de almacenamiento de carga dan por resultado tiempos de conmutación más rápidos en la construcción VMOS comparados con los tiempos de la construcción planar convencional. De hecho, los dispositivos VMOS tienen tiempos de conmutación menores de la mitad de los tiempos que se encuentran en el transistor BJT normal. 5.11 CMOS Puede establecerse un circuito lógico muy efectivo al construir un MOSFET de canal-p y de canal-n sobre el mismo substrato, como se muestra en la figura 5.43. Se observa a la izquierda el canal-p inducido y a la derecha el canal-n inducido, para los dispositivos de canal-p y de canal-n, respectivamente. La configuración que se conoce como un arreglo complementario de MOSFET, y se abrevia CMOS, tiene extensas aplicaciones en el diseño de lógica de compu- tación. La impedancia de entrada relativamente alta, las rápidas velocidades de conmutación, y los bajos niveles de potencia de operación de la configuración CMOS dan por resultado una disciplina totalmente nueva que se le llama diseño lógico CMOS. Capítulo 5 Transistores de efecto de campo
- 275. v, v, .. "encendido" '----v MOSFET de canal-p Substrato de típo n ,.encendido" '-....._-vMOSFET de canal-n p Figura 5.43 CMOS con las conexiones indicadas en la figura 5.44. Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efec- tivo. De l~ misma mai.1era que se presentó para los transistores de conmutación, un inversor es un elemento lógico que "invierte" la señal aplicada. Esto es, si los niveles lógicos de operación son OV (estado O) y 5 V (estado 1), un nivel de entrada de OV dará por resultado un nivel de 5 V Yviceversa. Se absenta en la figura 5.44 que ambas entradas están conectadas a la señal de entrada ylos dos drenajes a la salida VO ' La fuente del MOSFET de canal-p (Q,) está conectada directamente al voltaje aplicado Vss' mientras que la fuente del MOSFET de canal-n (Q,) está conectada a tierra. Para los niveles lógicos definidos arriba, la aplicación de 5 V en la entrada deben dar por resultado una salida aproximada de OV. Con 5 Ven Vi (respecto a la tierra). VGS, = Vi YQ, está "encendido", dando por resultado una resistencia muy baja entre el drenaje y la fuente, como se muestra en la figura 5.45. Ya que Vi y Vss están en 5 Y, Ves, = O V, lo cual es menor que el VT necesario para el dispositivo y da por resultado un estado "apagado". El nivel de resistencia resultante entre el drenaje y la fuente es muy alto para Q2' como se muestra en la figura 5AS. Una aplicación simple de la regla del divisor de voltaje indicará que Vu se en- cuentra muy cerca de OV o en el estado O. estableciendo el proceso de inversión deseado. Para un voltaje aplicado Vi de OV (estado O). Ves. =OV Y Q, estará apagado con Vss , =-5 V. encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentará un 'pequeño nivel de resistencia y Q¡ una gran resistencia y Vo == Vss = 5 V (el estado 1). Debido a que la corriente de drenaje que fluye en cada caso está limitada por el transistor "apagado" en el valor de fuga, la potencia que disipa el dispositivo en cada caso es muy bajo. En el capítulo 17 se presentan más comentarios sobre la aplicación de lógica eMOS. + V GS ,_tV ;s=5V + ~ MOSFET de canal-p Q, oVu=OV (estado O) 5 V I MOSFET (estado 1) L-~"""1 de cana!-n + Q, Ves, - ... Figura 5.44 Inversor CMOS. Q} apagado Q] encendido R]VSS V" =- - == OV (estado O) R] + R~ Figura 5.45 Niveles relativos de resistencia para VI'" 5 V (estado 1). S.l! CMOS 249
- 276. 5.12 TABLA RESUMEN La tabla 5.2 se desarrolló para presentar de manera clara las diferencias entre un dispositivo y otro debido a que las curvas de transferencia y algunas características importantes varían de un tipo de FET a otro. Entender bien todas las curvas y parámetros de la tabla ofrecerá una forma- ción suficiente para los análisis en de y ac que siguen en los capítulos 6 y 8. Tome un momento para asegurar que se reconoce cada curva y que está clara su derivación, y después establezca una base de comparación para cada dispositivo, de los niveles de los parámetros importantes deRi y ei· TABLA 5.2 Transistores de efecto de campo -Símbolo- I Resistencia y capacitancia Tipo Relaciones básicas Curoa de transferencia de entrada JFET (canal-n) ID 1DSS IG=OA,ID=ls ~: - 'oss R¡> 100 Mil IDss . --2 C;, (1 - 10) pF vp I loss -f-- I : 4 I ( V eJ 2 vp V, 0.3 vp O Veslo=IDSS 1-~ T MOSFET )tipo decremental rD(canal-n) lo=OA.ID =ls ~~: / f DSS Ri> lOlOQ IDSS , C,: (1 - 10) pF Vp I I I I I ( V eJ ' I ID=IDSsl-Vp I V, O Ves Ves MOSFET ID tipo incremental Ic=OA./D=Is (canal·n) I u JDVT ,._--}: R, > 101O .Q G 9ID(~~"dido) VGS(=ndido) -------- C,: (1 - 10) pF S I I ID = k(Ves - Ves (n? : k= / D(cncend,do) O (VGS(.ncendido) - VGS(Th? VGS(Th) VGSlcnccndldo) Ves 250 Capitulo 5 Transistores de efecto de campo
- 277. 5.13 ANÁLISIS POR COMPUTADORA El análisis por computadora de un amplificador a FET en el modo dc utilizando BASIC nece- sita que se utilice la ecuación característica para el dispositivo que se utilizará, junto con las ecuaciones de la red con el objeto de obtener una solución matemática. Como se mencionó para la configuración a BJT, el análisis procederá de la misma forma que el sistema manual. En el capítulo 6, el BASIC se utiliza para investigar una de las configuraciones del amplificador JFET más comunes. PSpice (versión DOS) Para PSpice se debe utilizar un formato específico para introducir los parámetros JFET de manera adecuada. El formato para un dispositivo de canal-p o n es el siguiente: JI 3 4 JN nombre D G S nombre del modelo El formato es muy similar al que se usa para el transistor BJT. El nombre consiste de la literal J, que es un designador para JFET, junto con el número l. Los nodos a los cuales se conectan las terminales están listados en el orden en que aparecen en el ejemplo anterior. Por último, se debe introducir el nombre del modelo con objeto de proporcionar una ubicación que definirá los parámetros del JFET. El siguiente es el formato para la descripción del. modelo: .MODEL JN ·NJF(VTO =-4V, BETA =.SE - 3) nombre del modelo especificaciones de parámetros El .MODEL requerido es seguido por el nombre del modelo como se listó en la instrucción anterior. NJF especifica que se trata de un JFET de canal-n, mientras que PJF explicaría un JFET de canal-p. Se puede especificar una selección de hasta 14 parámetros. Sin embargo, para estos propósitos será suficiente especificar VTO y BETA. VTO es el voltaje de umbral que se especifica normalmente como Vp- BETA no es la f3 definida para los transistores BJT sino la que se determina en la siguiente ecuación: (5.15) Por ejemplo, si Vp = -4 V e 1DSS = 8 mA, se generarán los valores ')ue aparecen en la instruc- ción anterior del modelo. Esto es. VTO =-4 Vy BETA =IDss/1 Vp l' = 8 mAl (4V)' =8 mAl 16 V' = 0.5 X 10-3 AN'. Ambas instrucciones aparecerán en un análisis de PSpice que se desarrollará en el capítu- lo 6 en una configuración de divisor de voltaje. Se debe empezar a reconocer la similitud de las instrucciones utilizadas para tener acceso a los parámetros a la red. Continúan las similitudes para una amplia variedad de dispositivos, lo cual permite un ajuste relativamente fácil al aná- lisis de las redes que contienen una gran variedad de elementos. Análisis del centro de diseño de PSpice para Windows Para la versión de PSpice para Windows, los JFET están listados en la biblioteca eval.slb en el listado de Partes (Get New Part). Se utiliza el mismo procedimiento para colocar un JFET sobre la pantalla esquemática que el descrito para los transistores en los capítulos 3 y 4. En el capítulo 6 se explicará la especificación de VTO y de BETA para el JFET seleccionado. 5,13 Análisis por computadora 251
- 278. PROBLEMAS 252 § 5.2 Construcción y características de los JFET 1. a) Dibuje la construcción básica de un JFET de canal-p. b) Aplique la polarización correcta entre el drenaje y la fuente y dibuje la región de agotamiento para VGs=OV. 2. Con'las características de la figura 5.10, determine ID para los siguientes niveles de Ves (con VDS> Vp). a) VGs=OV. b) VGs=-IV. e) VGs =-I.SY. d) V GS =-1.8 V. e) VGS = -4 V. f) VGs =-6Y. 3. a) Calcule VDS para Ves = OV e ID::; 6 mA utilizando las características de la figura 5.10. b) Con los resultados del inciso a, calcule la resistencia del JFET para la región ID = OmA a 6 mApara Ves=Ov. e) Determine VDS para Ves = -1 Ve ID::; 3 mA. d) Con los resultados del inciso e, calcule la resistencia del JFET para la región ID::; OrnA a 3 mApara Ves =-l V. e) Detennine VDS para VGS::;: -2 Velo = 1.5 mA. D Usando los resultados del inciso e, calcule la resistencia del JFET para la región JD = OmA a 1.5 mApara VGs =-2 y. g) Después de definir el resultado del inciso b como T o ' precise la resistencia para VGS ;;: -1 V utilizando la ecuación (5.1) y compárela con los resultados del inciso d. h) Repita el inciso g para VGS= -2 V utilizando la misma ecuación, y compare los resultados con el incisof. i) Basándose en los resultados de los incisos g y h, ¿aparenta la ecuación (5.1) ser una aproxi- mación válida? 4. Utilizando las características de la figura 5.10: a) Precise la diferencia de comente de drenaje (para VDS> Vp ) entre VGS = OV YVGS = -1 V. b) Repita el inciso a entre VGS = -1 V Y-2 V. c) Haga otra vez el inciso a entre VGS = -2 V Y-3 V. d) Repita el inciso a entre VGS = -3 V Y-4 V. e) ¿Existe un cambio marcado en la diferencia en los niveles de corriente cuando VGS se aumenta en fonna negativa? f) ¿Es lineal o no lineal la relación entre el cambio en VGS Yel cambio que resulta en ID? Explique. 5. ¿Cuáles son las diferencias principales entre las características del colect;)r de un transistor BJT y las de drenaje de un transistor JFET? Compare las unidades de cada eje y la variable de control. ¿Cómo reacciona le ante los niveles crecientes de lB contra los cambios en ID respecto a jos aumentos negativos en los valores de VGS? ¿Cómo se comparan los espaciamientos entre los pasos de lB con los espaciamientos entre los pasos de VGS? Compare Ve ,a, con Vp al definir la región no lineal en los niveles bajos del voltaje de salida. 6. a) Describa con sus propias palabras por qué, para un transistor JFET, l G es efectivamente igual a cero amperes. b) ¿Por qué es tan alta la impedancia de entrada a un JFET? c) ¿Por qué es adecuado el ténnino efecto de campo para este importante dispositivo de tres tenninales? 7. Dados 1DSS = 12 roA YIVpi = 6 V, trace una distribución probable de las curvas características para el JFET (similar a la figura 5.10). 8. En general, comente acerca de la polarización de los varios voltajes y la dirección de las corrientes para un JFET de canal-n contra un JFET de canal-p. § 5.3 Características de transferencia 9. Dadas las características de la figura 5.46: a) Trace las características de transferencia directamente a partir de las características de drenaje. b) Utilizando la figura 5.46 para establecer los valores de 'DSS y Vp , dibuje las características de transferencia utilizando la ecuación de Shockley. c) Compare las características de los incisos a y b. ¿Existen algunas diferencias importantes? Capítulo 5 Transistores de efecto de campo
- 279. ID (mA) VGS=üV IÜ 9 1/ 8' 1 -IV 7 6 I 1/ I 5 2V f-- 4 _1 3 -3V, 2 , I 4V I SV ;;6 v O 5 10 15 20 25 VDS(V) Figura 5.46 Problemas 9, 17. 10. a) Dados 1DSS = 12 mA y Vp = -4 V. dibuje las características de transferencia para el transistor JFET. b) trace las características de drenaje para el dispositivo del inciso Q. 11. Dados Ioss=9 mAy Vp =-3.5 V.detennine ID cuando: a) VGs=OV b) VGs =-2V el VGs =-3.5V, d) VGs=-S V 12. Dados loss =16 mA y Vp =-5 V. dibuje las características de transferencia utilizando los datos de los puntos de la tabla 5.1. Precise e1 va10r de 1D a partir de la curva. cuando VGS -=-3 V Y compárelo con el valor determinado al utilizar la ecuación de Shockley. Repita lo anterior para Ves:;::: -1 V. 13. Un JFET de canal-p tiene parámetros del dispositivo de loss = 7.5 mA y Vp = 4 V. Trace las características de transferencia. 14. Dados IDSS = 6 mAy Vp = -4.5 V: a) Calcule ID cuando Ves =-2 Vy -3.6 V. b) Determine Ves cuando ID = 3 mA y 5.5 mA. 15. Dado un punto Q en IDQ = 3 mA YVes = -3 V. determine loss si Vp = -6 V. § 5.4 Hojas de especificaciones (JFE1) 16. Defina la región de operación del JFET 2N5457 de la figura 5.18 utilizando el rango proporciona- do de IDSS y Vp- Esto es, dibuje la curva de transferencia definida por elloss y Vp máximos y la curva de transferencia definida por ellDSS y V p mínimos. Señale después el área resultante entre las dos curvas. 17. Defina la región de operación del JFET de la figura 5.46 si Vos max ;:: 25 V YPOm.i. = 120 mW. § 5.5 Instrumentación 18. Con el uso de las características de la figura 5.21, determine ID cuando Ves = --0.7 V YVDS = 10 V. 19. Al referirse a la figura 5.21, ¿se encuentran los valores de estrechamiento definidos por la región VDS < IVpl =3V? 20. Determine Vp para las características de la figura 5.21 utilizando loss e ID en algún valor de VGS' Esto es. sólo sustituya en la ecuación de Shockley y resuelva para Vp- Compare el resultado con el valor supuesto de -3 V de las características. Problemas 253
- 280. 254 21. Utilizando IDSS = 9 rnAy Vp =-3 V para las características de la figura5.21, calcule lo cuando Ves = -1 V usando la ecuación de Shockley y compárela con el nivel que aparece en la figura 5.21. 22. a) Calcule la resistencia asociada con el JFET de la figura 5.21a para V GS = OV desde ID = OrnA hasta 4 mA. b) Repita el inciso a para Ves = -0.5 V desde lo = OmA hasta 3 mA. c) Al asignar el nombre ru al resultado del inciso a y rd al resultado del inciso b, utilice la ecuación (5.1) para determinar rd y compárelo con el resultado del inciso b. § 5.7 MOSFET de tipo decremental 23. a) Dibuje la construcción básica de un MOSFET de tipo decremental de canal-p. b) Aplique el voltaje adecuado del drenaje a la fuente y trace el flujo de electrones para Ves = OV. 24. ¿En qué formas es similar la construcción de un MOSFET de tipo decremental y un JFET? ¿En qué fonnas es diferente? 25. Explique con sus propias palabras por qué la aplicación de un voltaje positivo a la entrada de un MOSFET de tipo decremental de canal-n dará por resultado que una corriente de drenaje exceda IDSS' 26. Dado un MOSFET de tipo decremental con IDSS =6 mA YVp =~3 V, precise la corriente de drenaje en Ves = -1 V, OV, 1 V Y2 V. Compare la diferencia con los niveles de corriente entre -1 y OV con la diferencia entre 1 y 2 V. En la región positiva, ¿se incrementa la corriente de drenaje en una proporción significativamente mayor que para los valores negativos? ¿Se hace la curva lo más y más vertical al aumentar los valores positivos de Ves? ¿Existe una relación lineal o no lineal entre ID YVes? Explíquela. 27. Trace las características de transferencia y de drenaje de un MOSFET de tipo decremental de canal-n con IDss = 12 mAy Vp = -8 V para un rango de Ves = -Vp a l/es::: 1 V. 28. Dado ID:;:: 14 mAy Ves= 1 V, determine Vpsi IDSS= 9.5 mApara un MOSFET de tipo decremental. 29. Dado ID = 4 mAy Ves = -2 V, detennine 1DSS si Vp = -5 V. 30. Utilizando un valor promedio de 2.9 mA para el IDSS del MOSFET 2N3797 de la figura 5.30, prec·ise el nivel de VGS que dará por resultado una corriente máxima de drenaje de 20 mA si Vp ~-5 V. 31. Si la corriente de drenaje para el MOSFET 2N3797 de la figura 5.30 es de 8 mA, ¿cuál es el valor máximo permisible de VDS si se utiliza el valor nominal máximo de potencia? § 5.8 MOSFET de tipo incremental 32. a) ¿Cuál es la diferencia principal entre la construcción de un MOSFET de tipo incremental y un MOSFET de tipo decremental? b) e) 33. a) b) 34. a) b) e) Dibuje un MOSFET de tipo incremental de canal-p con la polarización adecuada aplicada (VDS> OV, Ves> Vr) e indique el canal, la dirección del flujo de electrones y la región de agotamiento que resulte. Con sus propias palabras, describa brevemente la operación básica de un MOSFET de tipo incremental. Trace las características de transferencia y de drenaje de un MOSFET de tipo incremental de eanal-n con VT~ 3.5 Vy k ~ 0.4 X 10-3 AJV'. Repita el inciso a para la característica de transferencia si se mantiene VT en 3,5 pero k se incrementa el 100% a 0.8 x 10-3 AN2. Dado VGS(Th) = 4 Ve lD(encendido) == 4 mA cuando Ves(encendidO) = 6 V, determine k y escriba la expresión general para ID en el formato de la ecuación (5.13). Dibuje las características de transferencia para el dispositivo del inciso a. Determine ID para el dispositivo del inciso a cuando V GS == 2 V, 5 V Y10 V. 35. Dadas las características de transferencia de la figura 5.47, determine VT y k Yescriba la ecuación general para lo' 36. Dados k == 0.4 X 10-3 A/V2 e ID(enCendidO) = 3 mA con Ves{enCendido) = 4 V, determine Vr 37. Para el MOSFET de tipo incremental de canal-n, la corriente máxima de drenaje es de 30 mA. Determine VGS en este nivel de corriente cuando k::: 0,06 X 10-3 A/V2 YVTes el valor máximo. Capítulo 5 Transistores de efecto de campo
- 281. ¡D(mA) 25 20 5 ,1 O 5 o 5 10 Figura 5.47 Problema 35. 38. ¿Aumenta la corriente de un MOSFET de tipo incremental en la misma proporción que un MOSFET de tipo decremental en la región de conducción? Revise con cuidado el fonnato general de las ecuaciones, y si sus conocimientos en matemáticas abarcan el cálculo diferencial, calcule dIDI dVesY compare sus magnitudes. 39. Trace las características de transferencia de un MOSFET de tipo incremental de canal-p si Vr= -5 V Yk = 0.45 X 10-3 AN2 40. Dibuje la curva de ID = 0.5 X 10-3 (12es) elD= 0.5 x 10-3 (Ves -4)2 para Ves desde Oa 10 V. ¿Tiene un impacto significativo VT = 4 V sobre el nivel de ID en esta región? § 5.10 VMOS 41. a) Describa con sus propias palabras por qué el FET VMOS resiste unos valores mayores de corriente y potencia que la técnica estándar de constrUcción. b) ¿Por qué los FET VMOS tienen niveles reducidos de resistencia del canal? c) ¿Por qué se desea un coeficiente positivo de temperatura? § 5.n CMOS *42. a) Describa con sus propias palabras la operación de la red de la figura 5.44 con Vi::; OV. b) Si el MOSFET "encendido" de la figura 5.44 (con Vi::; OV) tiene una corriente de drenaje de 4 mA con VDS::; 0.1 V, ¿cuál es el nivel aprox.imado de resistencia del dispositivo? Si lo::; 0.5 pA para el transistor "apagado", ¿cuál es la resistencia aproximada del dispositivo? ¿Su- gieren los niveles de resistencia que sucederá el nivel deseado de voltaje de salida? 43. Investigue en su biblioteca escolar la lógicaeMOS y describa el rango de operaciones y de venta- jas básicas de esta tecnología. "'Los asteriscos indican problemas más difíciles. Problemas 255
- 282. CAPÍTULO 256 Polarización del FET 6.1 INTRODUCCIÓN En el capítulo 5 se estudió que para una configuración de transistor de silicio se pueden obte- ner los niveles de polarización al utilizar las ecuaciones características VBE = 0.7 V, le = f3'B e le ::= lEo La relación entre las variables de entrada y de salida la proporciona /3. la cual asumió una magnitud fija para el análisis que se llevó a cabo. El hecho de que beta sea una constante establece una relación lineal entre le e lB. El duplicar el valor de lB duplicará el nivel de le y así sucesivamente. Para el transistor de efecto de campo la relación entre las cantidades de entrada y de salida es no lineal, debido al término cuadrático en la ecuación de Shockley. Las relaciones lineales resultan en líneas rectas cuando se dibujan en una gráfica de una variable en función de la otra, mientras que las relaciones no lineales dan por resultado curvas como las que se obtuvieron para las características de transferencia de un JFET. La relación no lineal entre ID YVGS puede complicar el método matemático del análisis de dc de las configuraciones a FET. Una solución gráfica limita las soluciones a una precisión de décimas, pero resulta un método más rápido para la mayoría de los amplificadores. Debido a que el sistema gráfico es por lo general el más común, el análisis de este capítulo tendrá una orientación más gráfica en vez de técnicas mate- máticas directas. Otra diferencia distintiva entre el análisis de los transistores BIT y FET es que la variable de entrada que controla un transistor BJT es el nivel de la corriente, mientras que para el FET la variable de control es un voltaje. Sin embargo, en ambos casos la variable de salida contro- lada es un nivel de corriente que también define los niveles importantes de voltaje del circuito de salida. Las relaciones generales que pueden aplicarse al análisis en dc de todos los amplificadores a FET son (6.1) e (6.2) La ecuación de Shockley se aplica con objeto de relacionar las cantidades de entrada y de salida para los JFET y los MOSFET de tipo decremental: (6.3)
- 283. Para los MOSFET de tipo incremental puede aplicarse la siguiente ecuación: (6.4) Es particularmente importante observar que todas las ecuaciones anteriores son ¡sólo para el dispositivo.' Éstas no cambian con cada configuración de red. siempre y cuando el dispositi- vo se encuentre en la región activa. La red sólo define el nivel de corriente y el voltaje asociado con el punto de operación por medio de su propio conjunto de ecuaciones. En realidad, la solución de las redes de BJT y de FET es la solución de ecuaciones simultáneas establecidas por el dispositivo y la red. La solución puede determinarse con el uso de un método matemáti- co o gráfico, hecho que se demostrará en las primeras redes a analizar. Como se mencionó anteriormente, el método gráfico es el más popular para las redes FET y es el que utilizamos en este libro. Las primeras secciones de este capitulo están limitadas a los JFET y al sistema gráfico con objeto de analizarlos. El MOSFET de tipo decremental se examinará después con su rango aumentado de puntos de operación seguido por el MOSFET de tipo incremental. Finalmente, se investigarán los problemas de diseño para probar los conceptos y procedimientos presenta- dos en el capítulo. 6.2 CONFlGURACIÓN DE POLARIZACIÓN FIJA En la fIgura 6.1 aparece el arreglo de polarización más simple para el JFET de canal-no Cono- cido como la configuración de polarización fija, la cual es una de las pocas configuraciones a FET que pueden resolverse directamente tanto con un método matemático como con uno grá- fico. Ambos métodos están incluidos en esta sección con dos objetivos: para demostrar la diferencia entre ambas filosofías y para establecer el hecho de que puede obtenerse la misma solución utilizando cualquier método. La configuración de la figura 6.1 incluye los niveles de ac Vi y Vo y los capacitores de acoplamiento (C1 y C2)· Recuerde que los capacitares de acoplamiento son "circuitos abiertos" para el análisis en dc e impedancias bajas (esencialmente cortos circuitos) para el análisis en ac. El resistor Re está presente para asegurar que Vi aparezca en la entrada del amplificador a FET. para el análisis en ac (capítulo 9). Para el análisis en de. le ;o OA y VR = leRe = (OA)Re = OV, La caída de cero volts a través de Re permite reemplazar VG por un corto circuito equivalente, como el que aparece en la red de la figura 6.2 redibujado de manera específica para el análisis en de. VDD RD D I;"-----lf----o v;, v, o------l G C, C, --~ ~, 1i V ee '=' '=' Figura 6.1 Configuración de polarización fija. 6.2 Configuración de polarización fija l' -.L cc + G + D+ V GS - s - figura 6.2 Red para el análisis en de. 257
- 284. 258 El hecho de que la tenninal negativa de la batería esté conectada en fonna directa al potencial positivo definido VGS refleja bien que la polarización de VGS está colocada de manera opuesta y directamente a la de VGG' Al aplicar la ley de voltaje de Kirchhoff en la dirección de las manecillas del reloj en la malla indicada en la figura 6.2 se tiene - VGG - VGS = O y (6.5) Debido a que VGG es una fuente fija de de, el voltaje VGS es de una magnitud fija, lo que da por resultado la notación "configuración de polarización fija". Ahora, el nivel resultante de corriente de drenaje ID lo controla la ecuación de Shockley: Ya que VGS resulta una cantidad fija para esta configuración, su magnitud y signo pueden sustituirse con facilidad en la ecuación de Shockley, además de calcular el nivel resultante de VD' Este es uno de los pocos casos en que una solución matemática es muy directa para una configuración a FET. En la figura 6.3 se muestra un análisis gráfico que hubiera requerido una gráfica de la ecuación de Shockley. Es importante recordar que la elección de VGS = Vp /2 dará por resulta- do una corriente de drenaje de 1DSS /4 cuando se grafique la ecuación. Para el análisis de este capítulo serán suficientes los tres puntos definidos por 1DSS' VP Yla intersección recién descrita con objeto de graficar la curva. o Figura 6.3 Gráfica de la ecuación de Shockley. En la figura 6.4 se ha sobrepuesto el nivel fijo de VGS como una línea vertical en VGS = -VGG' En cualquier punto de la línea vertical el nivel de V GS es de -VGG; el nivel de ID simple- mente debe estar detenmnado en esta línea vertical. El punto donde se intersecan ambas curvas Red ........... Punto Q -............. (solución) Capítulo 6 Polarización del FET Figura 6.4 Búsqueda de la solución para la configuración de polarización fija.
- 285. es la solución común para la configuración, y se conoce como el punto de operación estable. La literal Q será aplicada a la corriente de drenaje, y el voltaje de la compuerta a la fuente con objeto de identificar sus niveles en el punto Q. Se observa en la figura 6.4 que el nivel estable de ID puede determinarse al dibujar una línea horizontal desde el punto Q al eje vertical ID igual que en la figura 6.4. Es necesario mencionar que una vez que la red de la figura 6.1 esté construida y operando, los niveles de dc de ID Yde Ves que serán medidos por los instrumentos de la figura 6.5 son los valores estables que se definen en la figura 6.4. Miliamperímetro ID Q 'CSQ + - f~IVoltímetm Punta de prueb,~a,"r~oj",a+__.-" ! ~'"de prueba negm S Figura 6.5 Medición de los valores del punto de operación estable ID y Ves El voltaje del drenaje a la fuente de la sección de salida puede calcularse si se aplica la ley de voltaje de Kirchhoff de la siguiente manera: y (6,6) Recuerde que los voltajes de un sOlO subíndice se refieren al voltaje en un punto respecto a la tierra. Para la configuración de la figura 6.2. (6,7) Con una notación de doble subíndice: VDS =VD Vs o VD = VDS + Vs = VDS +OY Y VD =VDS (6,8) Además, Ves = Ve Vs o Ve =VGS + Vs Ves + O Y Y Ve =Ves (6,9) El hecho de que VD = VDS Yque Ve = Ves parece obvio a partir del hecho de que Vs= OY, pero también se incluyeron las derivaciones anteriores con objeto de enfatizar la relación que existe'entre la notación de doble subíndice y de un solo subíndice. Ya que la configuración necesit~,,e dos fuentes de dc, su empleo está limitado, y no podrá incluirse en la siguiente lista de configuI:~ciones FET más comunes. 6.2 Configuración de polarización fija 259
- 286. ~---------------------------------------------EJEMPLO 6.1 260 Calcular lo siguiente para la red de la figura 6.6. a) VGSo ' b) ID'Q e) VDS' d) VD' e) Vc. f) Vs' + Solución Método matemático: a) Vcs ~ -VGG ~ -2V Q 16V 21& D G Ioss= lOmA + Vp =-8V IMn Ves S 2V .". ~ -2 v),10 mA 1--- -8 V FIgura 6.6 Ejemplo 6.1. ~ 10 mA(l - 0.25)' ~ 10 mA(0.75)' ~ 10 mA(0.5625) ~ 5.625mA e) VDS ~ VDD - IrJl.D ~ 16 V - (5.625 mA)(2 kQ) ~ 16 V - 11.25 V ~ 4.75 V d) VD ~ VDS ~ 4.75V e) VG ~ VGS ~ -2 V f) Vs ~ OV Método gráfico: La curva de Shoekley resultante yla línea vertical en VGS ~ -2 V se propor- cionan en la figura 6.7. Es verdad que es difícil leer más allá del segundo decimal sin aumentar lo(mA) [DSS= lOmA 9 8 7 6 - - ~ ID =5.6mA 5 Q 4 3 lDss=2.5mA ------"- -8 -7 -6 -5 -4 -3 -2 -1 Vp - =-4V 2 Capítulo 6 Polarización del F'ET 2 4 o Figura 6.7 Solución gráfica para la red de la figura 6.6.
- 287. significativamente el tamaño de la figura. pero a partir de la gráfica de la figura 6.7 es bastante aceptable una solución de 5.6 mA: Por tanto, para el inciso a, b) ID = 5.6mA c) Vo~ = VOIJ - IdlD 16 V - (5.6 mA)(2 kQ) = 16 V - 11.2 V = 4.8 V d) VD VDS = 4.8 V e) Ve = Ves = -2 V f) Vs OV Los resultados confinnan con claridad el hecho de que los sistemas matemático y gráfico generan sol~cjgl}~S_ muy cercanas. 6.3 CONFlGURACIÓN DE AUTOPOLARIZACIÓN La configuración de autopolarización elimina la necesidad de dos fuentes de dc. El voltaje de control de la compuerta a la fuente ahora lo detennina el voltaje a través del resistor Rs' que se conecta en la tenninal de la fuente de la configuración como se muestra en la figura 6.8. v, o----}r--~--o---.. c, FIgUra 6.8 Configuración de autopolarización para lFET. Para el análisis en de los capacitares pueden reemplazarse una vez más por "circuitos abiertos", y el resistor Re puede cambiarse por un corto circuito equivalente dado que le = OA. El resultado es la red de la figura 6.9 para el análisis en dc. y o La corriente a través de Rs es la corriente de la fuente Is' pero Is = ID Y Para el lazo cerrado que se indicó en la figura 6.9 se tiene que -Ves - VR; =0 Ves = -VRs (6.10) En este caso podemos ver que Ves es una función de la corriente de salida ID' Y no fija en magnitud, como ocurrió para la configuración de polarización fija. 6.3 Configuración de autopolarización D e + vc, n s + v,; Rs Agura 6.9 Análisis en de de la configura.ción de a.utopoari2.ación. 261
- 288. 262 La ecuación (6.10) está definida por la configuración de la red. y la ecuación de Shockley relaciona las cantidades de entrada y de salida del dispositivo. Ambas ecuaciones relacionan las mismas dos variables, y penniten tanto una solución matemática como una gráfica. Puede conseguirse una solución matemática mediante la simple sustitución de la ecuación (6.10) en la ecuación de Shockley como mostramos a continuación: ID = IDss(1 _ ~sj2 • ( -Irfis)2 = 1DSS~ - ----v;:- o Al desarrollar el ténnino cuadrático que se indica y al reorganizar los términos. puede lograrse una ecuación de la siguiente fanna: IJ) + K/D + K 2 = O Puede resolverse la ecuación cuadrática para la solución adecuada de ID' La secuencia anterior define el método matemático. El método gráfico requiere que pri- mero se establezcan las características de transferencia del dispositivo como se muestra en la figura 6.10. Debido a que la ecuación (6.10) define una línea recta en la misma gráfica, prime- ro se identifican dos puntos sobre la gráfica que se localizan sobre la línea y simplemente se dibuja una línea recta entre ambos puntos. La condición más obvia de aplicación es ID = OA, ya·que da por resultado VGS = -Irfis = (O A)Rs = O V. Por tanto. para la ecuación (6.10) se define un punto sobre la línea recta mediante ID = OAy VGS= OV, tal como aparece en la figura 6.10. loss 4 / VGS=OV,ID=OA(VGs=-lrfis) __~~-L~L-~~___ Vp Vp O lGS 2 f"lgura 6.10 Definición de un punto sobre la recta de autopolarización. El segundo punto para la ecuación (6.10) requiere de la selección de un nivel de VGS o de ID y calcular el valor correspondiente de la otra cantidad con la ayuda de la ecuación (6.10). Los niveles resultantes de ID y de VGS después definirán otro punto sobre la línea recta y permitirán un dibujo real de dicha línea. Se supone. por ejemplo, que se selecciona un nivel de ID igual a la mitad del nivel de saturación. esto es, luego I DSS ID = 2 -1 R = _ IDs!?s /Y'S 2 El resultado es un segundo punto con el objeto de dibujar la línea recta como se muestra en la figura 6.11. Luego se dibuja la línea recta por medio de la ecuación (6.10) y se obtiene el punto Capítulo 6 Polarización del FET
- 289. loss loss 2 o Figura 6.11 Trazo de la recta de autopolarización. estable en la intersección de la línea recta y la curva característica del dispositivo. Los valores esta- bles de ID Yde VGS pueden determinarse y utilizarse para encontrar las otras cantidades de interés. Puede calcularse el valor de VDS si aplicamos la ley de voltaje de Kirchhoff al circuito de salida, lo que da por resultado y pero y Además: y Calcular lo siguiente para la red de la figura 6.12. a) VGs ' Q b) ID'Q e) d) e) f) VDS' Vs. VG· VD' 20V 3.3 kD D + 1M!> (6.11) (6.12) (6.13) (6.14) Figura 6.12 Ejemplo 6.2. 6,3 Configuración de autopolarización EJEMPLO 62 263
- 290. 264 Solución a) El voltaje compuerta-fuente se determina por Si se elige ID = 4 mA, se obtiene VGS = -(4 mA)(l km = -4 V El resultado es la gráfica de la figura 6.13 como se definió mediante la red. /ID =8 mA, Ves =-8 V ~--"---- ID (mA) 8 7 . ID"" 4 mA,Ves :::-4 V Red- / : -8 -7 -6 -5 -4 -3 -2 -1 4 3 2 Ves=OV'/o=OmA o Ves(V) Figura 6.13 Trazo de la recta de autopolarización para la red de la figura 6.12. En caso de elegir ID := 8 roA, el valor de VGS resultante seóa de -8 V. como se muestra en la misma gráfica. En cualquier caso se obtendrá la misma línea recta, demostrando que puede seleccionarse cualquier valor adecuado de ID' siempre y cuando se utilice el valor determinado por la ecuación (6.10) para VGs' Además, debe tenerse en cuenta que puede seleccionarse el valor de V GS' y calcular el valor de ID' para obtener el mismo resultado. Si se selecciona VGS = Vp / 2 = -3 V para la ecuación de Shockley, se tiene que ID = 1DSS / 4 = 8 mA / 4 = 2 mA, y resultará la gráfica de la figura 6.14, la cual representa las características del dispositivo. La solución se encuentra al sobreponer las características de la red defmidas mediante la figura 6.13 sobre las características del dispositivo de la figura 6.14, y encontrando el punto de intersección de ambas como se indica en la figura 6.15. El punto de operación resultante está en un valor del voltaje compuerta-fuente estable de -6 -s -4 -3 -2 -1 (Vp ) (Vp ) 2 VGS = -2,6V Q o VGs(V) -6 -5 -4 -1 VCSQ = -2.6 V ID (mA) 8 7 5 4 3 2 IDQ= 2.6mA O Ves (V) figura 6.14 Trazo de las características del dispositivo para el lFET de la figura 6.12. Figura 6.15 Cálculo del punto Q para la red de la figura 6.12. Capítulo 6 Polarización del FET
- 291. b) En el punto estable: ID = 2.6 mA o e) La ecuación (6.11): VDS = VDD - ID(Rs + RD) d) La ecuación (6.12): e) La ecuación (6.13): f) La ecuación (6.14): o = 20 V (2.6 mA)( 1kQ + 3.3 kQ) 20 V 11.18 V = 8.82 V Vs = Irfls (2.6 mA)(l kQ) = 2.6V Ve = OV VD = VDS + Vs = 8.82V + 2.6V = 11.42V VD VDD - IDRD = 20 V - (2.6 mA)(3.3 kQ) Encontrar el punto de operación para la red de la figura 6.12 si: a) Rs= 100 Q. b) Rs = 10kQ. Solución Obsérvese la figura 6.16. Rs =100Q JD = 4 mA. Ves == -0.4 V Punto Q Punto Q t'n (mA) 5 4 3 o Ves (V) 11.42 V -6 -5 -4 -3 -2 -1 Ves(J=-4.6 V Figura 6.16 Ejemplo 6.3. a) En el eje de ID. De la ecuación (6.10). b) En el eje de Ves. De la ecuación (6.10). ID =6.4mAQ Ves =-4.6VQ ID =0.46 mA Q Podemos observar cómo los niveles más bajos de Rs acercan la recta de carga de la red hacia el eje JD' mientras que los niveles más altos de Rs acercan la recta de carga de la red hacia el eje Ves' 6.3 Configuración de autopolarización 111 l' ! EJEMPLO 63 265
- 292. -.¡:; ----------------------------------------------------EJEMPLO 6.4 12V t ID 1.5kQ D G + V GS S + V Rs 680<1 figura 6.18 Trazo del equivale?te de de de la red de la ligtÍ.ra 6.17. 266 Determine lo siguiente para la configuración de entrada común de la figura 6.17. a) VGSo" b) 1DQ' e) VD' 12V d) VG . e) Vs. f) VDS' 1.5 k<1 >-----1(,---0 v, Figura 6.17 Ejemplo 6.4. S<llucióu La terminal de la compuerta conectada a tierra y la ubicación de la entrada establecen fuertes similitudes con el amplificador a BJT de base común. Aunque es diferente en apariencia, en relación con la estructura básica de la figura 6.8. la red de de que resultó de la figura 6.18 posee )~ misma estructura básica que la figura 6.9. Por tanto, puede proceder el análisis en de de la misma forma que en los ejemplos recientes. a) Las características de transferencia y la recta de carga aparecen en la figura 6.19. En este caso se determinó el segundo punto para el trazo de la recta de carga seleccionando (en forma arbitraria) ID ~ 6 mA y resolviendo VGS' Esto es. VGS ~ Irfis ~ -(6 mA)(680 Q) ~ -4.08 V como se muestra en la figura 6.19. La curva de transferencia de dispositivo se trazó usando: -6 -5 Vp ID ~ IDSS 4 -4 -3 -2 -1 Ves,¡ " - 2.6 V Capítulo 6 Polarización del FET ~ l2mA ~ 3mA 4 ID (mA) 12 lDSS II 10 5 4../D "3.8mA 3 Q 2 o Figura 6.19 Determinación del punto Q de la red de la figura 6.17.
- 293. y el valor asociado de Ves: 6V 2 = - 3 V como se muestra en la figura 6.19. Al utilizar el punto de operación de la figura 6.19 se obtiene vGSQ '" -2.6V b) De la figura 6.19. ID '" 3.8mA Q c) VD = VDD - IrJiD = 12 V - (3.8 mA)(1.5 kQ) =12V - 5.7V = 6.3V d) Ve = OV e) Vs = Irl's = (3.8 mA)(680 Q) = 2.58 V f) VDS = VD - Vs = 6.3 V - 2.58 V = 3.72 V 6.4 POLARIZACIÓN MEDIANTE DIVISOR DE VOLTAJE El arreglo de polarización mediante divisor de voltaje que se aplicó a los amplificadores a transistor BIT también puede aplicarse a los amplificadores a FET, como lo muestra la figura 6.20. La construcción básica es exactamente la misma, pero el análisis en dc de cada una es muy diferente. Para los amplificadores FET le = O A. pero la magnitud de lB para los amplificadores de emisor común puede afectar los niveles de corriente y voltaje de dc, tanto en los circuitos de entrada como en los de salida. Recuerde que lB proporcionó la relación entre los circuitos de entrada y de salida para la configuración de divisor de voltaje para el BIT, mientras que Ves hará lo mismo en la configuración a FET. Para el análisis en dc se redibuja la red de la figura 6.20 como se muestra en la figura 6.21. Vemos que todos los capacitares, incluyendo el capacitar de desvío es' han sido reemplazados por un "circuito abierto" equivalente. Además, se separó la fuente VDD en dos fuentes equiva- VDO roRo R, R, R, ( oVo C, ) ..v, o Ve c, + R, R, R, R, 1C, .,...,.. "" .,.. VDD VDl) RD lCi,=.OA tlo ...++ Ve; t- I, Ve; 0+VR, R, .,.. .,.. Figura 6.20 Arreglo de polarización mediante divisor de voltaje. Figura 6.21 Redibujo de la red de la figura 6.20 para el análisis en dc. 6.4 Polarización mediante divisor de voltaje 267
- 294. 268 lentes con objeto de pennitir una separación mayor de las regiones de entrada y salida de la red. Debido a que fG= OA, la ley de corriente de Kirchhoffrequiere que fR, = fR, Yque el cir- cuito equivalente en serie que aparece a la izquierda de la figura pueda utilizarse para encon- trar el nivel de Ve' El voltaje Ve' igual que el voltaje a través de R2, puede encontrarse si se utiliza la regla del divisor de voltaje de la siguiente manera: (6.15) Si aplicamos la ley de voltaje de Kirchhoff en el sentido de las maneciHas del reloj en el lazo indic,,10 en la figura 6.21, se obtiene y Sustituyendo VR = fsRs = f¡}?s' se tiene, (6.16) El resultado es una ecuación que todavía incluye las mismas dos variables que aparecen en la ecuación de Shockley: VGS e fD' Las cantidades VG YRs están fijas por la construcción de la red. La ecuación (6.16) es aún la ecuación para una línea recta, pero el origen ya no es un punto de la recta. No es difícil el procedimiento para dibujar la ecuación (6.16) si se procede como se indica a continuación. Debido a que cualquier línea recta requiere la definición de dos puntos, primero está el hecho de que en cualquier punto a lo largo del eje horizontal de la figura 6.22 la corriente ID = OmA. Entonces, si se selecciona JD para ser igual a. OmA, en esencia se está estableciendo en algún lugar sobre el eje horizontal. Puede calcularse la locali- zación exacta mediante la simple sustitución de ID = OroA en la ecuación (6.16) y encontrando el valor resultante de Ves de la siguiente manera: VGS = VG - f¡}?s = Ve - (O mA)Rs y (6.17) El resultado especifica que siempre que se grafique la ecuación (6.16), en caso de haber selec- cionado fD = OmA, el valor de VGS para el dibujo será de VGvolts. El punto que se acaba de determinar aparece en la figura 6.22. IDSS ID=OmA, vGs = vG /'-------4~---------+----------__~~---~ vp O +vo vos Figura 6.22 Trazo de la ecuación de la red para la configuración mediante divisor de voltaje. Capitulo 6 Polarización del FET
- 295. Para el otro punto se utiliza el hecho de que en cualquier punto sobre el eje vertical VGS = OV, Yse resuelve para el valor calculado de ID: VGS = Ve - [Jis OV = Ve - [Jis Ve 1 (6.18)e [D =- Rs vc;s=ov El resultado especifica que las veces que se grafique la ecuación (6.16), siempre que VGS = O, el nivel de [D está determinado por la ecuación (6.18). Esta intersección aparece también en la figura 6.22. Los dos puntos definidos arriba permiten dibujar una línea recta con objeto de representar la ecuación (6.16). La intersección de la línea recta con la cunra de transferencia en la región a la izquierda del eje vertical definirá el punto de operación y los niveles correspondientes de ID y de Ves' Debido a que la intersección sobre el eje vertical se calcula mediante ID = VG IRs y VG está fijo debido a la red de entrada, los valores mayores de Rs reducirán el nivel de la intersección ID como se muestra en la figura 6.23. Parece muy obvio a partir de la figura 6.23 que: Cuando aumentan los valores de Rs dan por resullado valores menores eswbles de 1D' así como valores más negativos de Vcs' figura 6.23 Efecto de Rs sobre el punto Q obtenido. Una vez que se han calculado los valores estables de [D Yde VGS ' el análisis restante de, Q la red puede desarrollarse de la manera usual. Esto es, VDS = VDD - [D(RD + Rs) (6.19) VD = VDD - [JiD (6.20) "'s ::: [Jis (6.21) IR = [R = VDD (6.22) , , R¡ + Rz 6.4 Polarización mediante divisor de voltaje 269
- 296. ~ -------------------------------------------------------------EJEMPLO 6.5 270 Determinar lo siguiente para la red de la figura 6.24. a) ID y vGS . b) V;. Q +16V el VS' dl VDS' e) VDG" 2.4 kQ >2.1 MQ I~~F ,( o V;, v, e t-)' IDSs =8mA l-5 ~F Vp =--4V 270 k.Q >1.5 kn = r: 20 ~F Figura 6.24 Ejemplo 6.5. _L Solución al Para las características de transferencia. si [D = [DSS / 4 = 8 mA / 4 = 2 mA. entonces VGS = Vp / 2 = -4 V/2 = -2 V. La curva resultante que representa la ecuación de Shock1ey aparece en la figura 6.25. La ecuación de la red está definida por y ID=OmA: -4 -3 (Vp ) (270 kQ)(l6 V) 2.1 MQ + 0.27 MQ 1.82 V VGS = VG - Irfls lo (mA) 8 (lDSS) 7 5 4 3 = 1.82 V - [D(1.5 kQ) VGS = +1.82 V ID =2.4mA 2 Q ~ 10 = 1.21 mA(VGs = OV) -2 -1 O VGsQ =-1.8 V 12 3 ve =1.82 V (lo=OmA) Figura 6.25 Cálculo del punto Q para la red de la figura 6.24. Capitulo 6 Polarización del FET
- 297. 1.82 V ID = = 1.21 mA 1.5 kQ La recta de polarización que se obtuvo aparece en la figura 6.25 con los valores del punto de operación in'J = 2.4mA y Ves" = -1.8 V b) VD = VDD - I¡fiD = 16 V - (2A mA)(2. 4 kQ) = 10.24 V e) Vs = IDRs = (2A mA)(1.5 kQ) 3.6V d) VDS VDD - ID(RD + Rs) = 16 V - (2A mA)(2A kQ + 1.5 kQ) 6.64 V o VDS VD - Vs 10.24 V - 3.6 V = 6.64 V e) Aunque raras veces se solicita, el voIta~e VDC puede determinarse así VDe = VD - Ve 10.24 V - 1.82 V = 8.42 V Independientemente de que la constrUcción básica de la red en el siguiente ejemplo es muy diferente del arreglo de polarización mediante divisor de voltaje, las ecuaciones obteni- das requieren de una solución muy similar a la que se describió. Se observa que la red utiliza una fuente en el drenaje y en la fuente. Determinar 10 siguiente para la red de la figura 6.26. a) IDQ yVesQ ' b) VDS' e) VD' d) Vs. VDD = 20V ~,lD lvss=-lOV figura 6.26 Ejemplo 6.6. 6.4 Polarización mediante divisor de voltaje EJEMPLO 6.6 271
- 298. G + ./, Vos S ... + () R,~ 1.5 kQ Figura 6.27 Cálculo de la ecuación de la red para la configuración de la figura 6.26. Figura 6.28 Determinación del punto Qpara la red de la figura 6.26. 272 Solución al Se obtiene una ecuación para Ves en términos de ID al aplicar la ley de voltaje de Kirchhoff a la sección de entrada de la red como está redibujada en la figura 6.27. o pero y -Ves - [sRs + Vss = a Ves = Vss - [sRs [s = 11) (6.23) El resultado es una eCtlación muy similar en su formato a la ecuación (6.16) que puede sobreponerse a las características de transferencia, empleando el mismo procedimiento de la ecuación (6.16). Para este ejemplo. Para 11) = amA. Para Ves = av, e a = lav -ID (1.5kQ) lOV = 6.67mA 1.5kQ Los puntos que se obtienen para la gráfica están identificados en la figura 6.28. ID (mAl 9 (IDSS) 8 3 2 -1 I O 1 2 3 4 5 6 7 I 8 9 10 Ves = -0.35 V Se graficaron las características de transferencia utilizando el punto de la gráfica estable- cido por Ves = V/2 = -3 V/2 =-1.5 Ve [D = IDs!4 = 9 mA/4= 2.25 mA, que también aparece en la figura 6.28. El punto de operación establece los siguientes niveles de estabilidad: ID = 6,9mAQ Ves =-O.35VQ b) Al aplicar la ley de voltaje de Kirchhoff aliado de la salida de la figura 6.26 se obtiene -Vss + [sRs + Vos + ¡¡}ID - VDD =O Capítulo 6 Polarización del FET
- 299. Sustituyendo 15 = ID Yreorganizando se obtiene I VDS ~ VDD + VSS - lD(RD + Rsl el cual para este ejemplo resulta VDS ~ 20 V + 10 V - (6.9 mA)(1.8 kQ + 1.5 kQ) = 30 V - 22.77 V 7.23 V e) VD = VDD - loRD = 20 V - (6.9 mA)(1.8 kQ) = 20 V - 12.42 V = 7.58 V d) VDS = VD - Vs o Vs = VD - VDS = 7.58 V - 7.23 V = 035 V 6.5 MOSFET DE TIPO DECREMENTAL (6.24) Las similitudes que hay en la apariencia entre las curvas de transferencia de Jos JFET y de los MOSFET de tipo decremental permiten un análisis similar de cada uno en el dominio de de. La diferencia más importante entre los dos es el hecho de que el MOSFET de tipo decremental permite puntos de operación con valores positivos de VGS y niveles de ID que excedan IDss. De hecho, para todas las configuraciones realizadas hasta ahora, el análisis es el mismo si el JFET se reemplaza por un MOSFET de tipo decrementa!. La única parte sin definir en el análisis consiste en la fonna de graficar la ecuación de Shockley para los valores positivos de VGS . ¿Qué tan lejos debe extenderse la curva de transfe- rencia en la región de valores positivos de VGS y valores de ID mayores que 1DSS? Para la mayoría de las situaciones este rango necesario estará bien definido por los parámetros del MOSFET y por la recta de polarización que se obtuvo de la red. Unos cuantos ejemplos indi- carán el impacto del cambio de dispositivo en el análisis obtenido. Para el MOSFET de tipo decremental de canal-n de la figura 6.29. determinar: a) lDQ y VGS,. b) VDS' 18 V FIgura 6.29 Ejemplo 6.7. >1.81d1 110MO ¡OMU 750 O 6.5 MOSFET de tipo decrementa! EJEMPLO 6.7 273
- 300. 274 Solución a) Para las características de transferencia se define un punto de la gráfica de ID:;; 1DSS /4 = 6 mA/4 = 1.5 mAy VGs = V/4 =-3 V/2 =-1.5 V. Al considerar el nivel de Vp y el hecho de que la ecuación de Shockley define una curva que se eleva con mayor rapidez a medida que VGS se hace más positivo, se detalla un punto de la gráfica en VGS = +I V. Sustituyendo la ecuación de Shockley ~ +1 V)'=6mAl--- -3 V 6 mA ~ + ~)' = 6 mA(l.778) = 10.67 mA La curva de transferencia que resultó aparece en la figura 6.30. Si seguimos de acuerdo con la manera que se describió para los JFET, se tiene: Ecuación (6.15): 10 MO(l8 VJ = 1.5 V lOMO + 1l0MO Ecuación (6.16): VGS = VG - l"Rs = 1.5 V - ID(750 O) lo (mAl -2 -1 : O 2 vGsQ =-O.8 V Haciendo ID = OmA, se obtiene Haciendo VGS = OV, se obtiene VG 1.5 V VGS Figura 6.30 Cálculo del punto Q para la red de la figura 6.29. -=---= 2mA Rs 750 O En la figura 6.30 aparecen tanto los puntos de la gráfica como la recta de polarización obteni- da. El punto de operación resultante: IDQ '" 3.1 mA VGS Q = -O.S V Capítulo 6 Polarización del FET
- 301. b) La ecuación (6.19): VDS VDD - ID(RD + Rs) = 18 V - (3.1 mA)(1.8 kQ + 750 Q) _ 10.1 V Repetir el ejemplo 6.7 con Rs = 150 Q. Solución a) Los puntos de la gráfica son los mismos para la curva de transferencia como se muestra en la figura 6.31. Para la recta de polarización, -3 -2 -1 O Vp Haciendo ID = OmA. se obtiene Haciendo VGS = OV. se obtiene ID Iv (mA) ---- JD =7.6mA Q , 2, VGS =+0.35 v VGS 1.5 V VG 1.5 V =- = ---= Rs 150 Q Ves Figura 6.31 Ejemplo 6.8. lOmA La recta de polarización está incluida en la figura 6.31. Notamos en este caso que el punto de operación estable da por resultado una comente de drenaje que excede 1DSS con un valor posi- tivo para VGS. El resultado: IDQ = 7.6 IDA VGSQ = +0.35 V b) La ecuación (6.19): VDS ~ VDD - ID(RD + Rs) ~ 18 V - (7.6 mA)(1.8 kQ + 150 Q) ~ 3.18 V 6.5 MOSFET de tipo decrementa! EJEMPLO 6.8 275
- 302. ~---------------------------------------EJEMPLO 6.9 276 Determinar lo siguiente para la red de la figura 6.32. a) IDQ y VGsQ ' b) VD' 20V 6.2kQ ( o t~, v, 0>---)11-----.-------'1---4 1MQ 2.4 kQ - - - - - - - - Figura 6.32 Ejemplo 6.9. Solución a) La configuración de autopolarización da por resultado como la que se obtuvo para la configuración JFET. estableciendo el hecho que VGS debe ser menor que cero volts. Por tanto, no existe la necesidad de graficar la curva de transferencia para los valores positivos de VGs' aunque en esta ocasión se hizo para completar las características de transferencia. Un punto de la gráfica para las características de transferencia de VGS < OV es 8mAI DSS ID ~-- ~ ~ 2mA 4 4 Vp -8 y Y VGS ~ ~ 2 2 y dado Vp ~ -8 Y, para VGS > OY se seleccionará VGS ~ +2 Y ~ e ID~ IDSS~ _ ~:S)2 = = 12.5 mA -4Y ~ +2 Y)28mA 1--- -8 Y En la figura 6.33 aparece la curva de transferencia que se obtuvo. Para la recta de polarización, en VGS ~ OY, ID ~ OmA. Al elegir VGs = -6 V se obtiene --6 YVGS I ~---= D R El punto Q resultante: b) VD = VDD - loRD = 20 Y - (1.7 mA)(6.2 kU) 9.46 V Capítulo 6 Polarización del FET s 2.4kU IDQ = 1.7 mA VGsQ ~ -4.3 V ~ 2.5 mA
- 303. -5 -f4 -3 -2 -1 YasQ = -4.3 V ID (mA) 6 5 4 3 _2_--ID =1.7mA 1 Q o 1 2 Ves Figura 6.33 Cálculo del punto Q para la red de la figura 6.32. El siguiente ejemplo utiliza un diseño que también puede aplicarse a los transistores JFET. A primera vista aparece algo simple, pero a menudo causa cierta confusión cuando se analiza por primera vez debido al punto de operación especial. Determinar VDS para la red de la figura 6.34. Solución La conexión directa entre las terminales de la compuerta y la fuente requiere que Debido a que Ves está fija en OV, la comente de drenaje debe ser IDSS (por definición). En otras palabras. e V = OVGSQ ID = lOmAQ Por tanto, no existe la necesidad de dibujar la curva de transferencia y VD VDD - IrIID = 20 V - (10 mA)(1.5 kQ) 20 V - 15 V = 5V 6.6 MOSFET DE TIPO INCREMENTAL Las características de transferencia del MOSFET de tipo incremental son muy diferentes de las encontradas para el JFET y los MOSFET de tipo decremental. pero se obtiene una solución gráfica muy diferente a las encontradas en secciones precedentes. Lo primero y quizá más imponante es recordar que para el MOSFET de tipo incremental de canal-n, la corriente de drenaje es cero para aquellos niveles de voltaje compuerta-fuente, menores que el nivel del umbral VGS(Th)' como lo muestra la figura 6.35. Para los niveles de VGS mayores que VGS(Th)' la corriente de drenaje se define mediante 6.6 MOSFET de tipo incremental EJEMPLO 6.10 20V 1.5 kQ D ~ + figura 6.34 Ejemplo 6.10. 277
- 304. -t: 278 I~ ___________________________ _ ID(cncendidol ----------,"-- ---------. , I / lD=OmA VGS., "YGS VGS(~ncendido) - " F'tgura 6.35 Características de transferencia de un MOSFET de tipo incremental de canal-n. (6.25) Ya que las hojas de especificaciones por lo general proporcionan el voltaje del umbral y un nivel de corriente de drenaje (1D(enCendido), as{ como su nivel correspondiente de VG5(encendido)' pueden definirse dos puntos de inmediato como lo muestra la figura 6.35. Para completar la curva, primero tiene que determinar la constante k de la ecuación (6.25) a partir de los datos de las hojas de especificaciones mediante la sustitución en la ecuación (6.25) y resolviendo para k de la siguiente manera: ID(encendido) = k(VGS(encendido) - VGS(Th»2 y 1D(encendido) k = ---==='---- (6.26) (VGS(encendido) - VGS(Thj)2 Una vez que k está definida, pueden calcularse otros niveles de ID para los valores selecciona- dos de Vcs. Por lo general, un punto entre VGS(Th) y VGS(encendido) y uno un poco mayor que Ves(encendido) ofrecerán una cantidad suficiente de puntos para graficar la ecuación (6.25) (ob- sérvense IDI e IDzen la figura 6.35). Arreglo de polarización por retroalimentación En la figura 6.36 se proporciona un arreglo común de polarización para los MOSFET de tipo incremental. El resistor RG proporciona un voltaje suficientemente grande a la compuerta para "encender" el MOSFET. Debido a que 1G = OmA y VRe = OV, la red equivalente de de aparece como se muestra en la figura 6.37. Existe ahora una conexión directa entre el drenaje y la compuerta, y tenemos y (6.27) Capitulo 6 Polarización del FET
- 305. ,-------<r-------H(-----o~, D '1, O-----)I---______----o- G -t~l -:;: Figura 6.36 Arreglo de polarización por retroalimentación. Para el circuito de salida, la cual se convierte en la siguiente ecuación después de sustituir la ecuación (6.27): (6.28) Se obtiene una ecuación que relaciona las mismas dos variables como la ecuación (6.25), permitiendo graficar cada una en el mismo conjunto de ejes. Debido a que la ecuación (6.28) es la de una línea recta, puede emplearse el mismo proce- dimiento que se describió con anterioridad, para calcular los dos puntos que defínirán el trazo sobre la gráfica. Sustituyendo ID = OmA en la ecuación (6.28) se obtiene (6.29) Sustituyendo Ves = OV en la ecuación (6.28), se tiene (6.30) Las gráficas definidas por las ecuaciones (6.25) y (6.28) aparecen en la figura 6.38 con el punto de operación resultante. Ves Figura 6.38 Cálculo del punto Q para la red de la figura 6.36. 6,6 MOSFET de tipo incremental ,--------<1 D + Figura 6.37 Equivalente de de de la red de la figura 6.36. 279 Ii I, I
- 306. -r:; ------------------------------------------------------EJEMPLO 6.11 280 Determinar IDQ Y VDSQ para el MOSFET de tipo incremental de la figura 6.39. 12V 2ill ~---+---I~(---o ~, I ~F 10 Mn. v, O>--U)---+----19I~F 1 ... "'''', Figu'ra.6.39 Ejemplo 6.11. Solución Gráfica de la curva de transferencia: Se definen de inmediato dos puntos como se muestra en la figura 6.40. Resolviendo para k: Ecuación (6.26): k = ___I",D","",OC",,,Od,,;d,,,o,,-l___ (VGS(encendidO) - VGS(Th))2 6mA 6x 10--3 ; - - - - - ; Nv2 ('<l V - 3 V)2 25 ; 0.24 x 10-3AJV2 Para Ves; 6 V (entre 3 y 8 V): ID ; 0.24 x 10-3(6 V - 3 V)2 ; 0.24 x 10-3(9) 12 11 10 9 8 7 1D(coccndido) - - 6 5 4 3 2 2.16 mA 012345678910 I I VGS(Th) VGSlcncend,óo¡ Capítulo 6 Polarización del FET Figura 6.40 Gráfica de la curva de transferencia para el MOSFET de la figura 6.39.
- 307. como se muestra en la figura 6.40. Para VGS ~ 10 V (ligeramente mayor que VeS(Th): 10 ~ 0.24 X j(J-J(lO V - 3 V)' ~ 0.24 x 10-3(49) ~ 11.76mA como aparece también en la figura 6.40. Los cuatro puntos son suficientes para grafiear la curva total para el rango de interés como se muestra en la figura 6.40. Para la red de la recta de polarización: Ves ~ VDD - Id'D = 12 V - 1D(2 kQ) La ecuación (6.29): Ves ~ VDD = 12VI'D=OmA La ecuación (6.30): La recta de polarización que resultó aparece en la figura 6.41. El punto de operación: y con 12 1 0 9 8 7 Voo 6 RD 5 4 ID =-2.7SmA-3 Q 2 o ID = 2.75 mA Q VGS = 6.4 V Q VDS ~ Ves = 6.4 VQ Q IO=mA 2 3 4 5 8 9 10 11 12 (VDD) Flgura 6.41 Cálculo del punto Qpara la red de la figura 6.39. Arreglo de polarización mediante divisor de voltaje En la figura 6.42 aparece un segundo arreglo de polarización común para el MOSFET de tipo incremental. El hecho de que IG ~ OmA da por resultado la siguiente ecuación para Vee como se deriva a partir de una aplicación de la regla del divisor de voltaje: (6.31) 6.6 MOSFET de tipo incremental D G + vGS - S Figura 6.42 Arreglo de polarización mediante divisor de voltaje para un MOSFET de tipo incremental de canal-no 281 11
- 308. EJEMPLO 6.12 282 Cuando se aplica la ley de voltaje de Kirchhoff alrededor de la malla indicada en la figura 6.42 resulta y o Para la sección de salida: y o +VG - VGS - VR, = O VGS = VG - VR , VRs + VDS + VRD - VDD = O VDS = VDD - VR - VRs D (6.32) (6.33) Debido a que las características son una gráfica de''ID en función VcS' y que la ecuación (6.32) relaciona las mismas dos variables, pueden graficarselas dos curvas en la misma gráfica y hacer el cálculo de la solución en la intersección de ambas. U~ vez que se conocen 1DQ YVeso' pueden entonces calcularse todas las cantidades restantes de la'red, tales como VDS' VD YVS. Determinar ID" VGsQ ' así como VDS para la red de la figura 6.43. 4QV 22k!l G + 18 M.o. 3 k!l 0.82 ill 2N4351 VGs(Th) = 5 V ID (encendido) = 3 mA YVos (encendido) = 10 V f"lgura 6.43 Ejemplo 6.12. Solucióu Red: La ecuación (6.31): (18 MQ)(40 V) 22MQ + 18MQ = 18 V La ecuación (6.32): VGS = VG - Irfis = 18 V - ID(O.82 kQ) Cuando ID =OmA, VGS = 18 V - (O mA)(O.82 kQ) = 18 V tal como aparece en la figura 6.44. Cuando VGS =OV, VGS =18 V - ID(O.82 kQ) O = 18 V -ID (O.82 kQ) 18 V In =--- =21.95 mA O.82kQ tal como aparece en la figura 6.44. Capítulo 6 Polarización del FET
- 309. 30 VG - = 21.95 Rs 20 o ID (mA) Figura 6.44 Determinación del punto Q para la red del ejemplo 6.12. Díspositivo: VGS(Th) = 5 Y, 1Dlenccndido) :::;: 3 mA con VGS(encendido) = 10 V La ecuación (6.26): k 1D(encendido) 3mA - - - - - - = 0.12 X IQ-3 NV2 (lOY - 5 Y)' e ID = k(VGS - VGS(Th»2 0.12 x lQ-3(VGS - 5)2 la cual se traza sobre la misma gráfica (figura 6.44). De la figura 6.44, ID=6.7mAQ VGsQ = 12.5 V La ecuación (6.33): VDS VDD - ID(Rs + RD ) = 40 Y - (6.7 mA)(0.82 kQ + 3.0 kQ) 40Y-25.6Y = 14.4 V 6.7 TABLA RESUMEN Ahora que se han presentado los arreglos de polarización más comunes para los diferentes FET, se desarrolló la tabla 6.1 para revisar los resultados básicos, y para demostrar la similitud del método para una cierta cantidad de configuraciones. También indica que el análisis gene- ral de las configuraciones de de para los FET no es demasiado complejo. Una vez que se han establecido las características de transferencia, entonces puede determinarse la recta de autopolarización de la red y el punto Q en la intersección de la característica de transferencia del dispositivo, y la curva de la red de polarización. El análisis restante sólo consiste en la aplicación de las leyes básicas del análisis de circuitos. 6,7 Tabla resumen 283
- 310. TABLA 6 l Configuraciones polarización de FET Tipo Configuración Ecuaciones pertinentes Solución gráfica {'f In RIJ ID,) JFET VCSQ::O -VCiG Punto ajcon polarización fija _iRG VDS = Voo - JoRs V CG + , Vp VGC o Ves d"" Iv 1055 JFET Ro Ves = -lrfis P"UIO~con autopolarización VDS = Voo -I¡ARo - RsJ - - 1'0 Re Rs Vp:v- O Ve; G.I' 83:'" ID JFET RI RD V _= R~VDD 'DSS con polarización mediante (, RI + R:! pumud ve divisor de voltaje R~ R Ves = Ye - loRs ~, VDS = VOD - Iv(Ro + Rs) v, O Ve vr.s .{ In Ro PuulO rJ- lD'S Compuena común Vos = Yss - loRs Vss JFET VDS = V¡:){) + Vs.. - lo(Ro + Rs) ~R, -Vss V, O V5_ Ves d'" """ Punto Q lo ¡f>S~ JFET Ro Yc;sQ= O V )(Ves,,= OV) ID(i == Ivss /VesQ ::;; OV ~ O Ves d" lo V(;S = -l,/? loss JFET VD = V DO PunIOQ':J) (Ro = Oa) Re Rs Vs = loRs -ro Vos = VOD - IsRs I VplV'GS o Ve; MOSFET d'" ID de tipo decremental Ro Punto Q -(Todas las configu.raciones ~ Voso = -VCG ,arriba de los caso, positivos VOS = VOD -loRs donde VGS " + voltaje) POlarizagión fija Voo V, 01V"" Ve; tf Va' ID MOSFET de tipo R] RD R~VDD R' ~OQdecrementa! Ve =--- ¡ RI - R2 '7Polarización mediante Ves = Vo -lsRs divisor de voltaje R2 R Vos = Vuo - lo(RD + Rsls V, O Ve Ve~ CC VOD lo MOSFET de tipo Ro Ves = VDS Ro ~incremental VGS = VDD -loRD D(encc Configuración por Ro retroalimentación O Vesnñl V VDD Ves GSfcncend,dol S V _ R;:YDD ve ID MOSFET de tipo R.¡ ~incremental R Ro G - RT + R2 Polarización mediante R: Rs Ves = Ve; - 10ft!> divisor de voltaje O VesiTl'ti Ve Ves 284 Capítulo 6 Polarización del FET
- 311. 6.8 REDES COMBINADAS Ahora que se estableció el análisis en de para una variedad de configuraciones a BJT y FET, se presenta por sí misma la oportunidad de analizar las redes con ambos tipos de dispositivos. Es fundamental entender que el análisis sólo requiere que primero se estudie el dispositivo que proporcionará un voltaje o un nivel de corriente en la terminal. Luego, la puerta se encuentra abierta para calcular otras cantidades y concentrarse en las incógnitas restantes. Estos son, por lo general, problemas que resultan interesantes, debido al reto que implica encontrar la entra- da, y luego utilizar los resultados de las últimas secciones y el capítulo 5 para hallar las canti- dades importantes de cada dispositivo. Las ecuaciones y relaciones que se necesitan sólo son las que hasta ahora se han utilizado en más de una ocasión, así que no existe la necesidad de desarrollar nuevos métodos de análisis. Determinar los niveles de VD y Ve para la red de la figura 6.45. r-----------------~r-016V 2.7 ka 82kn 1Mn p= 180 24kQ 1.6kn Figura 6045 Ejemplo 6.13. Solución A partir de la experiencia pasada, ahora se sabe que VGS es, por lo general, una cantidad im- portante para determinar o escribir una ecuación con objeto de analizar las redes con JFET. Debido a que Ves es un valor para el cual no es obvia una solución inmediata, se dará énfasis a la confi- guración del transistor bipolar. La configuración mediante divisor de voltaje es una donde puede aplicarse la técnica aproximada (/3RE =(180 x 1.6 kQ) =288 H.l > IOR, =240 kQ), lo cual permite un cálculo de VB utilizando la regla del divisor de voltaje en el circuito de entrada. Para VB: 24 kQ(l6 V) 82kQ + 24kQ Con el hecho que VBE = 0.7 V se obtiene VE =VB - VBE =3.62 V - 0.7 V = 2.92 V = 3.62 V 6,8 Redes combinadas .--t. EJEMPLO 6,]3 285
- 312. 286 VR VE 2.92 V e lE : _ _E : : : 1.825 mA RE RE 1.6kQ con le '" lE : 1.825 mA A continuación, se encuentra que para esta configuración y /D:/s:/e VD : 16 V - /D(2.7 kQ) : 16 V - (1.825 mA)(2.7 kQ) : 11.07 V 16V - 4.93 V La pregunta sobre cómo calcular Ve no es tan obvia. Tanto VCE como VDS son cantidades desconocidas que evitan que se establezca una relación entre VD YVeO de VE y VD' Un examen más cuidadoso de la figura 6.45 indica que Ve está relacionado a Vs mediante Ves (suponiendo que VRc : OV). Si puede encontrarse VGS' se podrá conocer VB, y calcularse Vea partir de Luego surge la pregunta acerca de cómo encontrar el valor de ~sQ a partir del valor estable de ID' Los dos valores se encuentran relacionados mediante la ec~ción de Shockley: y Vese puede detenninarse bajo un esquema matemático al resolver VesQ y sustituir los valores numéricos. Sin embargo, se regresa al método gráfIco para trabajar sólo en el orden inverso que se utilizó en las secciones precedentes. Primero se trazan las caracteósticas de transferen- cia del JFET como se muestra en la figura 6.46. Luego se establece el nivel de 1DQ por medío de una línea horizontal como se muestra en la misma figura. Luego se determina VGSQ al dibu- jar una línea desde el punto de operación hacia el eje horizontal, dando por resultado El nivel de Ve: Ve VB - VGsQ : 3.62 V - (-3.7 V) : 7.32 V ID (mA) 12 'DSS 10 8 6 2 - ID =1.825 mA --~~~~~~~~ Q -6 -5 O Vp Capítulo 6 Polarización del FET Figura 6.46 Cálculo del punto Q para la red de la figura 6.45.
- 313. Calcular VD para la red de la figura 6.47. ,---------~-o16V 3.6kf1 470 k.Q fi= 80 2.4 kQ .,.. Fq¡ura 6.47 Ejemplo 6.14. Solución En este caso no existe una trayectoria obvia para determinar un valor de vohaje o de corriente para la configuración a transistores. Sin embargo, al revisar el JFET con autopolarización, puede derivarse una ecuación para VGS y así calcular el punto de operación estable resultante con la ayuda de técnicas gráficas. Esto es, con la cual se logra la recta de autopolarización que aparece en la figura 6.48 en Para el transistor bipolar, e VB = = = y VE ~ VD ~ ~ ~ VGS = -2.6 VQ le 1 mA lB = - = - - = 12.5 J1A f3 80 16 V - lB(470 kQ) 16 V - (12.5 ,uA)(470 kQ) = 16 V - 5.875 V 10.125 V VB - VBE 10.125 V - 0.7 V 9.425 V 6.8 Redes combinadas EJEMPLO 6.14 ID (mA) 8 lDSS 7 6 5 4 3 1. 1.61 mA l--ID =lmA Q -4 -31-2 -1 O Vp ! VGS =-2.6 V Q Figura 6.48 Cálculo del punto Q para la red de la figura 6.47. 287
- 314. Figura 6.49 Configuración de autopolarización que se diseñará. EJEMPLO 6.15 288 6.9 DISEÑO El proceso de diseño no está limitado sólo a las condiciones de de. En el proceso del diseño total entran el área de aplicación, el nivel de amplificación deseado, la potencia de la señal y las condiciones de operación como unas cuantas de las condiciones existentes. Sin embargo, primero tiene que concentrarse en el establecimiento de las condiciones de de que se eligieron. Por ejemplo, si están especificados los niveles de VD e ID para la red de la figura 6.49, puede detenninarse el nivel de VGSQ mediante una curva de transferencia y también se puede calcular Rs a partir de V GS ; -1nRs' Si está especificado VDD, puede calcularse el valor de RD a partir de RD ; (VDD - VD)IlD' Desde luego, es posible que los valores de Rs y de RD no sean valores estándar disponibles en el mercado, y que requieran del'USo del valor comercial más cercano. Sin embargo, junto con las tolerancias (rangos de valores) que normalmente se espe- cifican para los parámetros de una red, rara vez causará un problema real'en el proceso de diseño la pequeña variación debida a la selección de valores estándares. La anterior es sólo una posibilidad durante la fase de diseño que involucra la red"deJa figura 6.49. Es posible que sólo se hayan especificado V DD y R D junto con el valor de VDS' Pero debe especificarse el dispositivo que se va a utilizar junto con el nivel de Rs' Parece lógico que el dispositivo deba tener un valor máximo de VDS mayor que el valor de diseño especificado con cierto margen de seguridad. Por lo general, para los amplificadores lineales es una buena práctica elegir los puntos de operación que no alcancen los valores de saturación (lDSS)' o las regiones de corte (Vp )' Es verdad que durante el diseño son razonables unos puntos iniciales, para VGS los valores cerca- nos a Vp /2 o de IDss/2 paralDQ • Desde luego, en cualquier proceso de diseño Q no deben exceder- se los valores máximos de ID ni de VDS que aparecen en las hojas de especificaciones. Los ejemplos que siguen a continuación tienen un diseño u orientación hacia la síntesis, de tal forma que se proporcionan los valores específicos, y deben calcularse los parámetros de la red como RD, Rs' VDD, y así sucesivamente. En cualquier caso, el enfoque es en muchos casos opuesto al descrito en secciones anteriores. En algunos ejemplos. se trata sólo de aplicar la ley de Ohm de una forma adecuada. En particular, si se solicitan valores de resistencias, el resultado se logra mediante la simple aplicación de la ley de Ohm de la siguiente manera: VR Rdesconocida = 1 R (6.34) donde VR e IR a menudo son parámetros que se localizan en forma directa a partir de los valores de voltaje y corriente especificados. Para la red de la figura 6.50 están especificados los niveles de VDQ Yde 1DQ' Calcular los valores necesarios de RD y de Rs' ¿Cuáles son los valores estándar más cercanos disponibles en el mercado? Capítulo 6 Polarización del FET 20V tIDQ = 2.5 mA RD F'Igura 6.50 Ejemplo 6.15.
- 315. Solución Por la definición de la ecuación (6.34), y = 20V - l2V 2.5mA 8V = - - = 3.2ka 2.5mA Al graficar la curva de transferencia de la figura 6.51 y dibujar la línea horizontal en IDQ = 2.5 mA se obtiene VGsQ =-1 V, Yla aplicación de VGS =-/rfis establecerá el nivel de Rs' _-_(V-"G""SQ,--) Rs = -(- 1 V) ---= 0.4ka 2.5 mA ID (mA) 6lDSS 5 4 3 ....---ID =2.5mA 2 Q - 1 -3 -2 -1 o,,Vp V GSQ = -1 V Los valores más cercanos disponibles en el mercado son RD = 3.2 ka => 3.3 ka Rs =0.4 ka => 0.39 ka Para la configuración de polarización mediante divisor de voltaje de la figura 6.52, calcular el EJEMPLO 6.16 valor de Rs si VD = 12 V Y VGsQ = -2 V. Solución Ei nivel de VG se determina de la siguiente forma: 47 kQ(l6 V) r-·------------.-~16V 1.8kO: 91 ill VG = = 5.44 V 0------0 12 V 47 ka + 91 ka con ID = VDD - VD RD ~___....t-- + 47kQ 16V - 12V = = 2.22mA 1.8 kQ - -- Luego se escribe la ecuación para VGS y se sustituyen los valores conocidos: ~ ~ VGS = VG - Irfis Figura 6.52 Ejemplo 6.16. -2 V = 5.44 V - (2.22 mA)Rs -7.44 V = -(2.22 mA)Rs 7.44 V Rs = = 3.35 ka 2.22mA y El valor más cercano que está disponible en el mercado es de 3.3 kQ. 6.9 Diseño 289 . _ - - - - - -
- 316. ~ ----------------------------------------------EJEMPLO 6.17 290 Para la red de la figura 6.53 están especificados los niveles de VDS e ID como VDS = iVDD e ID = 1D{encendido}" Determine los valores de VDD Yde Rv' 10 M.o. íSolución VGS(eN:rodido) = 6 V JD(enco:lldido) ::: 4 mA VOS(rh) = 3 v Figura 6.53 EjeIlll'lo 6.17. Con ID == 1D(encendido) :;;; 4 mA YVGS;;::: VGS(encendido) :;;; 6 V, para esta configuración, y de tal forma que VDS = V GS = +VDD 6V = iVDD VDD = 12 V Con la aplicación de la ecuación (6.34) se obtiene y R D = V RD = V DD - VDS = V DD - iVDD ID 1D(encendido) 1D(encencido) 6V = -- = 1.5kQ 4mA que es un valor estándar disponible en el mercado. 6.10 LOCAUZACIÓN DE FALLAS +VDD = ----'=-- 1D{encendido) ¿Cuántas veces se ha construido una red con cuidado sólo para encontrar que cuando se aplica la potencia, la respuesta es totalmente inesperada y no cumple con los cálculos teóri- cos? ¿Cuál es el siguíente paso? ¿Se trata de una mala conexión? ¿Se trata de una mala lectura en el código de color de un elemento resistivo o simplemente de un error en el proce- so constructivo? Parece muy vasto y a menudo es frustrante el rango de posibilidades. El proceso de localización de fallas que se describió al principio del análisis de las configura- ciones a BIT debe cerrar la lista de posibilidades y aislar el área del problema siguiendo un plan de ataque preciso. Por lo general, el proceso se inicia mediante una verificación de la construcción de la red y de las conexiones de las terminales. Luego, se sigue con la verifica- ción de los niveles de voltaje entre las terminales específicas y la tierra, o entre las termina- les de la red. Rara vez se miden los niveles de corriente porque estos manejos obligan a modificar la estructura de la red con objeto de insertar el medidor de corriente. Desde luego, una vez obtenidos los niveles de voltaje, pueden calcularse los niveles de la corriente empleando la ley de Ohm. En cualquier caso, debe tenerse una idea del nivel esperado del voltaje o la comente para que la medición tenga cierta importancia. Por tanto, el proceso de localización de fallas puede iniciar con cierta esperanza de éxito si se entiende la operación Capitulo 6 Polarización del FET
- 317. básica de la red junto con algunos valores esperados del voltaje o la corriente. Para el amplificador a JFET de canal-n está entendido con claridad que el valor estable de VGS Q está limitado a OV o a un voltaje negativo. Para la red de la figura 6.54, VGSQ está restringido a los valores negativos en el rango desde OV hasta Vp" Si se Conecta un voltímetro como lo muestra la figura 6,54, con la punta de prueba positiva (normalmente roja) a la entrada y la punta de prueba negativa (normalmente negra) a la fuente, la lectura debe tener un signo negativo y una magnitud de unos cuantos volts. Cualquier otra respuesta tiene que conside- rarse como sospechosa y debe investigarse. El nivel de VDS normalmente se encuentra entre el 25 y el 75% de V DD , Una lectura de OV para VDS indica que o bien el circuito está "abierto" o el JFET tiene un corto circuito interno entre el drenaje y la fuente. Si VD tiene VDD volts, resulta obvio que no existe una caída a través de RD debido a la falta de corriente a través de RD y deben verificarse las conexiones para revisar su continuidad. Si el nivel de VDS parece inadecuado, puede verificarse sin problemas la continuidad de] circuito de salida al conectar a tierra la punta de prueba negativa del voltímetro, y tomando la medición de los niveles de voltaje desde VDO a tierra con la ayuda de la terminal positiva, Si VD ~ VDD' puede que la corriente a través de RD sea cero, pero existe continuidad entre VD YVDD' Si Vs= VDD' el dispositivo no está abierto entre el drenaje y la fuente, pero tampoco "encendido". Sin embargo, se confirma la continuidad de Vs' En este caso es posible que exista una conexión pobre entre Rs y la tierra que puede no Ser muy obvia. También es posible que la conexión in- terna entre el cable de la punta de prueba y el conector de la terminal se encuentren separados. También existen otras posibilidades como un dispositivo en corto del drenaje a la fuente, pero la persona que se encuentre localizando la falla simplemente tendrá que concentrar las causas posibles del funcionamiento erróneo. Puede verificarse la continuidad de una red midiendo sólo el voltaje a través de cual- quier resistencia de la red (excepto para Re en la configuración JFET). La indicación de una de OV revela de inmediato la falta de corriente a través del elemento debido a un circuito abierto en la red. El elemento más sensible en las configuraciones a BJT y JFET es el amplificador en sí mismo. La aplicación de un voltaje excesivo durante las fases constructiva o de prueba, o el uso indebido de valores incorrectos de resistores que ocasionan altos niveles de corriente, pueden destruir el dispositivo. Si se cuestiona la situación del amplificador, la mejor prueba para el FET es el trazador de curvas, ya que no sólo revela si el dispositivo es operable, sino también sus rangos de valores de corriente y voltaje. Algunos probadores pueden indicar que el dispositivo aún se encuentra básicamente en buen estado, pero no indican que su rango de operación se ha reducido de manera severa. El desarrollo de buenas técnicas de localización de fallas proviene en gran medida de la experiencia y el nivel de confianza en cuanto a qué esperar y por qué. Desde luego, existen ciertas ocasiones en que parecen desaparecer misteriosamente las razones de las causas de una respuesta extraña cuando se verifica una red. En estos casos, lo mejor es no confiarse y conti- nuar Con la construcción. Debe encontrarse la causa de tal situación "'buena o mala" muy sensible o de lo contrario puede volver a ocurrir en el momento más inoportuno. 6.11 FET DE CANAL-P Hasta ahora el análisis se ha limitado sólo a los FET de canal-n, Para los FET de canal-p se necesita una imagen de espejo de las curvas de transferencia y se invierten las direcciones definidas de comente, como se muestra en la figura 6.55 para los diversos tipos de FET. Se observa en todas las configuraciones de la figura 6.55 que cada voltaje de la fuente de alimentación es un voltaje negativo que consume corriente en la dirección indicada. En particular, se observa que continúa la notación de doble subíndice para los voltajes tal como se definió para el dispositivo de canal-n: V GS' VDS' y así sucesivamente. Sin embar- go, en este caso VGS es positivo (positivo o negativo para el MOSFET de tipo decrementa!) y VDS negativa. 6.11 FET de canal-p s rojo negro Rs + Vcs ..: Figura 6,54 Verificación de la operación en de de la configuración del JFET con autopo!arización. 291
- 318. -r:; 292 -VDD ID RD IDSS h + + VDS VGS tls Rs O Vp VGS tlD VDD ID RD lDss =R¡ I~ + VDS + VGS _ R, Rs tls VG O Vp VGS .,,. -VDD RD RG tlD + 1 VDS + VGS VGS Figura 6.55 Configuraciones de cana.l-p. Debido a las similitudes entre el análisis de los dispositivos de canal-n y de canal-p, en realidad puede asumirse como un dispositivo de canal-n con una fuente inversa de voltaje y desarrollar el análisis completo. Cuando se obtienen los resultados, estará correcta la magni- tud de cada cantidad, aunque la dirección de la corriente y la polarización del voltaje tendrán que ¡nvertirse. Sin embargo, el siguiente ejemplo demostrará que con la experiencia que se ha logrado a través de los dispositivos de canal-n es bastante directo el análisis de los dispósitivos de canal-p. Capítulo 6 Polarización del FET
- 319. ~ -------------------------------------------------------------Calcular 1DQ' V esQ y VDS para el JFET de canal-p de la figura 6.56. 1.8k!l Solución '-_____+-+t/s ~F Figura 6.56 Ejemplo 6.18. 20kQ(- 20 V) - - - - - = -4.55 V 20 kQ + 68 kQ Con la aplicación de la ley de voltaje de Kirchhoff se obtiene y Seleccionando ID = OmA se tiene tal como aparece en la figura 6.57. Ve - Ves + Irfis = O Ves = Ve + Irfis Cuando se elige V GS = OV, se obtiene Ve -4.55 V ID =-- = - = 2.53mA Rs 1.8 kQ que también aparece en la ligura 6.57. El punto de operación estable que se obtiene a partir de la figura 6.57: ID=3.4mA.-- Q -5 -4 -3 -2 -1 /D (mAl 8 o 1 I 2 I ID, = 3.4 mA Ves, = 1.4 V 3 4 Vp Figura 6.57 Cálculo del punto Q para la coníiguración de JFET de la figura 6.56. 6.11 FET de canaJ-p EJEMPLO 6.18 293
- 320. Figura 6.58 Curva universal de polarización para el JFET. 294 Para Vos' con la ley de voltaje de Kirchhoff se obtiene y -loRs + Vos - loRo + Voo = O Vos = -Voo + lo(Ro + Rs) = -20 V + (3.4 mA)(2.7 kQ + 1.8 kQ) = -20 V + 15.3 V = -4.7 V 6.12 CURVA UNIVERSAL DE POLARIZACIÓN PARA JFET Debido a que la solución de una configuración a FET necesita que se dibuje la curva de trans- ferencia en cada análisis, se desarrolló una curva universal útil para cualquier nivel de I DSS y de Vp. En la figura 6.58 se proporciona la curva universal de un JFET de canal-n o el MOSFET de tipo decremental (para los valores negativos de VesQ)' Se observa que el eje horizontal no es el de VGS' sino el de un nivel nonnalizado definido por VGS/ IVp 1, con la indicación IVp 1, lo que significa que sólo debe tomarse en cuenta su magnitud, mas no su signo. Para el eje verti- calla escala también es un valor normalizado de loilo~s' El resultado es tal que cuando lo = lossel cociente es 1, y cuando VGS = Vpel cociente VG/ IVpIes de-!. Se observa también que la escala para ID/I DSS se encuentra a la izquierda en lugar de la derecha como se encontró para ID en los ejercicios anteriores, Las dos escalas adicionales a la derecha necesitan presentarse. La escala vertical llamada m puede utilizarse por sí misma para encontrar la solución a las configuraciones de polarización fija. La otra escala, llamada M, se utiliza junto con la escala m !.L IDSS IVpl m=-- Rs IDss -"-'- H--.:-.. -h-C-e~i-+:. ---~ -! t----, +-, '--+¡-" -0.8 -0.6 -0.4 -0.2 Capítulo 6 Polarización del FET M=m x vGO IVpl o
- 321. para encontrar la solución para la configuración mediante divisor de voltaje. Las escalas para my M provienen de un desarrollo matemático que involucra las ecuaciones de la red y la escala normalizada recién presentada. La siguiente descripción no se concentra sobre el motivo por el cual la escala m se extiende desde Oa 5 cuando VGsil Vp I = -0.2, Yla escala M desde Oa 1 cuando /GS ~ Vp J =0, sino en la fonna de usar las escalas resultantes para obtener una solu- ción para las configuraciones. Las ecuaciones de m y de M son las siguientes, con /G tal como se definió por medio de la ecuación (6.15). con IVpl m=--- IDssRs R2 VDD VG = R¡ + R2 (6.35) (6.36) Es importante tener en cuenta que la belleza de este método se debe a que ya no es necesario trazar la curva de transferencia para cada análisis, a que la sobreposición de la recta de polarización resulta mucho más sencilla y a que son menos los cálculos. El uso de los ejes m y M se explica mejor mediante unos ejemplos que utilicen dichas escalas. Una vez que ha queda- do claro el procedimiento, es mucho más rápido el análisis y más preciso también. Calcular los valores del punto de operación estable tanto de ID como de VGS para la red de la fIgura 6.59. V; 0-0--...,)11----,----.. 0.05 ~F lMO Solución ... Calculando el valor de m, se obtiene 16V 3.9Hl 0.05 ¡ll' I o V, 1.6kO 40 ¡ll' Hgura 6.59 Ejemplo 6.19. IVpl 1-3VIm = - - = - - - - - - = 0.31 IDssRs (6 mA)(1.6 kQ) La recta de autopolarización definida por Rs se grafica al dibujar una línea recta desde el origen y a través del punto definido por m = 0.31, así como se muestra en la figura 6.60. El punto Q obtenido: 0.18 y -0.575 6.12 Curva universal de polarización para JFET EJEMPLO 6.19 295
- 322. EJEMPLO 6.20 296 0.2 ID I Dss t· H- -1 H--·,-- ~.. +--1 IV,I m=-- [DssRs 5 2 ..J __ _ _.~ ~ j, ,,-,-~ PuntOQ:_'J'~~I016~9):_T ~~t :1:-;: VGG M=m x - IVpl + -++ m O.3f~'~ _1.0 -0.8 , ' -0.6, -0.4 , VGS =-0.575 IV,I Figura 6.60 Curva universal para los ejemplos 6.19 y 6.20. : -0.2 VGS =-0.26 IV,I o Los valores del punto de operación estable de ID Y de VGS pueden calcularse después de la siguiente manera: y lDQ = 0.181DSS = 0.18(6 mAl = 1.08 mA VGsQ = -0.5751 Vp 1 =-0.575(3 V) =-1.73 V Calcule los valores en el punto de operación de ID YVGS para la red de la figura 6.61. ~--------~~--~18V 2.2kO 91OkO 1.uF ......---1:'(1------<0 V, Vi 0-0-_~:):~---+---11- 1.uF 1- 220kO : 1.2 kO FIgura 6.61 Ejemplo 6.20.
- 323. Solución El cálculo de m da 1Vp 1 1--6 V 1 m ~ - - ~ - - - - - ~ 0.625 (8 mA)(1.2 kQ) La determinación de VG ~ (220 kQ)(l8 V) 910 kQ + 220 kQ = 3.5 V Al encontrar M se tiene M ~ m x I VG ~ 0.625 (3.5 V) ~ 0.365 vpl 6V Ahora que se conocen m y M, puede dibujarse la recta de polarización sobre la figura 6.60. Entonces, se observa que aunque los valores de IDSS y Vp son diferentes para las dos redes, puede utilizarse la misma curva universal. Primero se encuentra M sobre el eje M como se indica en la figura 6.60. Después se dibuja una línea horizontal hacia el eje m, yen el punto de intersección con el eje se añade entonces la magnitud de m, como lo muestra la figura. Con el punto que se obtuvo sobre el eje m y la intersección sobre M, se dibuja una línea recta para intersecar la curva de transferencia y así definir el punto Q. Esto es, e con y IDQ ~ 0.531DSS ~ 0.53(8 mAl ~ 4.24 mA VGsQ ~ -0.261 Vp 1 ~ -0.26(6 V) ~ -1.56 V 6.13 ANÁLISIS POR COMPUTADORA En esta sección se desarrolla el análisis por computadora de una configuración a JFET mediante un divisor de voltaje usando los programas tanto BASIC como PSpice. El enfoque de PSpice es muy sinúlar cuando empleamos la configuración a BIT del capítulo 4. Si se elige BASIe se necesitaráde un métodomatemático que incluiráencontrar lasolución de una ecuación cuadrática. PSpice (versión DOS) En la figura 6.62 se redibuja la configuración mediante divisor de voltaje de la figura 6.61 usando los nodos y parámetros del dispositivo que se definieron de acuerdo al capítulo 5. Los W¡8V 9!OkQ 220kQ IIJ. 2.2kQ VTO_V p __6V BETA = IDSS =0.222 x 1O-3AN2 IVp l2 m 1.2kQ figura 6.62 Red de la figura 6.61 con nodos definidos para un análísis mediante PSpice. 297
- 324. 298 oc Bias of JFET confiquration in Fig. 6.61 •••• CIRCUlT DESCRIPTION ••********.************************.*******.***************************. VDD 2 O 18V Rl 2 1 910K R2 1 O 220K RD 2 3 2.2K RS 4 O 1.2" J1 3 143M .MODEL JK KJF(VTO--6V BETA-.222E-3) .oc VOD 18 18 1 .PRINT OC V(l,4} I(RO) .OPTIONS NOPAGE • EllO •••• Junction FET NOOEL PARAMETERS JK NJF 'TO -6 BETA 222.000000E-06 **** DC TRANSFER CURVES VDD V(l,4) i(RD) 1.800E+Ol -1.565E+OO '.225E-Ol TEMPERATURE. 27.000 DEG e Figura 6.63 Análisis mediante PSpice de la configuración de la figura 6.61. I?ar~metros son capturados, según aparecen en la figura 6.63, de igual fonna que en los capítulos previos con el JFET introducido, usando los formatos descritos también en el capítulo 5. El voltaje que se solicita como V(l,4) es VGS y la corriente I(RD) es ID . Se observa cómo son similares los resultados con los del ejempl66.20 con ID = 4.24 rnA (ej¿mplo 6.20) e ID = 4.23 mA (PSpice), y VGS = -1.56 V (ejemplo 6.20) y VGS Q = -1.57 V (PSpice). Q Q Q Análisis del centro de diseño de PSpice para Windows La red de la figura 6.62 aparecerá como se muestra en la figura 6.64 cuando se aplique la versión para Windows de PSpice. Excepto por el JFET, se ha descrito en capítulos anteriores el Figura 6.64 Representación esquemática de la red de la figura 6.62. procedimiento para inicializar la red con los enunciados VIEWPOINTS e IPROBE. El JFET J2N3819 aparece dentro de la biblioteca eval.slb de la caja de diálogo Gel Part, la cual se seleccionó mediante la secuencia Draw - Get New Part - Browse. Cuando se elige en la biblioteca, la Descripción (Descriplion) que aparece sobre la lista en la caja de diálogo, se Capítulo 6 Polarización del FET
- 325. indica como un JFET de. tipo decremental de canal-n (n-channel jfet-depletion). Si se selec- ciona OK, aparecerá el símbolo JFET para su ubicación en la pantalla. Se coloca el JFET sobre la localización deseada y se oprime el botón derecho del apuntador (mouse) para terminar el proceso. Para los valores iniciales de VTO y BETA, sólo se selecciona el símbolo JFET que está sobre el dibujo una vez (pero sólo una vez) y se opta por la selección Edit en la barra de menús. Siguiendo la secuencia Edit - Model - Edit Instance Model, el Editor de Modelo (Model Editor) aparecerá y se podrá inicializar VTO en -{iV y BETA en 0.222E-3. Una vez inicializados, se elige OK para asignar estos valores en la aplicación. En este ejemplo, VIEWPOINTS e IPROBE tendrán toda la información necesaria. Para acelerar la ejecución, se selecciona Analysis seguido por Probe Setup y se elige Do Not Auto-Run Probe. Una vez que se termina. la secuencia OK - Analysis - Simulation propor- cionará los resultados que aparecen en la figura 6.64. La corriente de drenaje igual a 4.23 mA es una réplica exacta de la solución con DOS así como el voltaje VGS =V(l,4) =3.5044 V -5.076 V =-1.57 V. BASIC Si se utiliza un lenguaje como BASIC, entonces es necesario encontrar una solución común mediante el empleo de técnicas matemáticas para las ecuaciones que se definieron por la red y el dispositivo. Para la red de la figura 6.65a, se observa que el dispositivo está descrito por la ecuación de Shockley (6.65b): (6.37) mientras que la red está definida por (figura 6.65b) VGS = VG - Irfis (6.38) VG R2 VDD (6.39)con = R¡ + R2 Si se inserta la ecuación para ID [ecuación (6.37)] en la ecuación (6.38), se obtiene R¡ V, --)1--+--'" R, Ipss v, (a) (b) VGG vGS Ftgura 6.65 Configuración mediante divisor de voltaje Que se analizará mediante el empleo de BASIC. 6,13 Análisis por computadora 299
- 326. la cual, cuando se expande, genera la siguiente ecuación cuadrática IDssRs + (1 - 2IDSsRs) + (lDSSRS - VG)---V2 VesV2 GS Vpp '-~ '--.-----" ~ a b e Las soluciones a la ecuación cuadrática están determinadas por -b ± -lb' - 4ac 2a = O siendo la solución real aquel valor de VGS que caiga dentro del rango entre Oy Vr El programa probará desde luego, el valor de b2 - 4ac, indicando que no existe solución en caso de tener un valor negativo. Luego, los voltajes del drenaje y la fuente son Vs = IvRs y VDS = VD - Vs (6.40) (6.41) (6.42) En las tablas 6.2 y 6.3 se proporciona un resumen de las variables y las ecuaciones que se utilizan en el módulo 11000. En la figura 6.66 aparece el listado del programa junto Con una ejecución con los mismos valores utilizados en el análisis PSpice. Una vez más es importante notar la correspondencia tan cercana entre los resultados. TABLA 6.2 Ecuaciones y enunciados para el módulo 11000 TABLA 6.3 Ecuaciones y variables del programa para el módulo 11000 Ecuación R2 vG=--VDDR¡ +Rz Vs= l"Rs vGs=vG-VS lD=IDS{v::] A = IDssRs Vi 2lDssRs 8=1---- Vp C=IDssRs-VG D = B2 -4AC -B + 'iD Vz= 2A -B-W 2A VD= VDD-1aRD 300 Enunciado para computadora GG = (R2/(Rl + R2)) , DD VS=ID'RS GS=VG-VS ID = SS' (1 - GSNP) ; 2 A=SS'RSNP;2 B= 1-2' SS' RSNP C=SS' RS-GG D=B ;2-4'A'C VI = (-B + SQR(D))/(2' A) V2 = (-B - SQR(D))/(2' A) VD=DD-ID' RD VS=ID'RS DS=VD-VS Capítulo 6 Polarización del FET Variable de la ecuación Variable del programa VG VS VD GG DD GS DS VP ID SS Rl R2 RS RD
- 327. 10 REM .**.***.*************.*********.************* 2. REM 30 REM Module tar FET de Bias Calculations 40 REM 50 REM ********************************************* 60 REM 100 PRINT 110 PRINT 120 PRINT 130 PRINT "This program provides tbe de bias "for a JFET or depletion MOSFET" "voltage-divider confiquratlon." 140 PRINT "Enter the fOllowing cireuit data:~ 150 PRINT 160 INPUT 170 INPUT 180 rHPUT 190 INPUT 200 PRINT "Rl (use "R2 "RS-"';RS "RO-" ¡RO lE30 if open)-";R1 ..... ;R2 210 INPUT "Supply voltage, VOD="¡DD 220 PRIIIT 230 PRINT "En~er the followin9 device data:" calculations" 240 INPUT "Oratn-aouree saturation current, IDSS~"¡SS 250 INPUT "Gate-aouree pinoho!f voltaqe, VP-"¡VP 260 PRINT :PRINT 270 REH Nov do bias caleulations 280 GOSUB 11000 290 PRINT "Bia~ current ls, IP-";ID*1000;"mA" 300 PRINT MBias voltages are=~ 310 PRINT "VGS-";GS¡"volts" 320 PRINT ·Vo--;VD;"volts" 310 PRINT ·VS·";VS¡"volts· 340 PRINT "VDS="¡DS¡"volts" 350 END 11000 REK Module for FET dc bias calculationd 11010 GG-(R2(Rl+R2))*DD 11020 A-SS*RS/VP~2 11030 B-l-Z*SS*RS/VP 11040 o-SS*RS-GG l1Q50 D-B~2-4*A*C 11060 IF 0<0 THEN PRINT -No solution!!!" :STOP 11070 Vl=(-S+SQR(D))(2*A) 11080 V2-(-S-SQR(D))(2'A) 11090 IV ABS(Vl»ABS(VP) THEN GS=V-2 11100 IF ABS(V2»ABS(VP) TREN GS=Vl 11110 ID-SS*(1-GS/VP)A2 11120 VS=XD*'RS 11130 VG-GG 11140 VD-OD-IO.RD 11150 OS=VD-vS 11160 RBTURN RUN This program provides the de bias calculations for a JFET or depletion MOSFET yoltage-divider eonfiquration. tnter tha following circuit data: Rl (use lEJO if open)=? 910E3 R2 =? 220E3 RS-? 1.2E3 RD-? 2.2El supply voltage, VDD=? 18 Entar the followinq de~ee data: Drain-souree saturation current, 10S8-? BE-J Gate-souree pinchoff voltage, VP=? -6 aias current i_, IO~ 4.26821 ~ aias voltaqes are: VGS--l.617427 volts VD- 8.~09939 volts vs- 5.121852 volts VDS= 3.488087 volts Figura 6.66 Programa en BASIC para el análisis de la red de la figura 6.65. 301
- 328. .-r; -------PROBLEMAS 302 § 6.2 Configuración de polarización fija 1. Para la configuración de polarización fija de la figura 6.67: a) Trazar las caractensticas de transferencia del dispositivo. b) Sobreponer la ecuación de la red en la misma gráfica. e) Calcular IDQ y VDSQ ' d) Con la ecuación de Shock.ley, resuelva IDQ y luego localice VDSQ ' Compárela con las solucio- nes del inciso c. 12 V IMn ... Figura6.67 Problemas 1,35,38,41. . 2. Para la configuración de polarización fija de la figura 6.68, determine: a) ID Y Ves utilizando un método puramente matemático. b) R¿pita el fnciso a con un método gráfico y compare los resultados. 16 V e) Encuentre VDS' VD' VG YVsutilizando los resultados del inciso a. IMíl 3V figura 6.68 Problema 2. 3. Dado el valor de VD medido en la figura 6.69, calcule: a) [D. b) VDS. e) VcC. 14 V 1.6 kíl VD =9 V + VDS IDSs=8mA Vp =-4 V + ... 2.2kíl lvss = 10 rnA Vp =-4.5 V Figura 6.69 Problema 3.
- 329. 4. Determine VD para la configuración de polarización fija de la figura 6.70. 5. Determine VD para la configuración de polarización fija de la figura 6.71. 20V 18 V 2.2kil 2kil 1 Mil 2 Mil 4V-¡ Figura 6.70 Problema 4. Figura 6.71 Problema 5. § 6.3 Configuración de autopolarización 6. Para la configuración de autopolarización de la figura 6.72: a) Trace la curva de transferencia para el dispositivo. b) Sobreponga la ecuación de la red en la misma gráfica. c) Calcule IOQ y V GSQ' d) Encuentre VDS' VD' Ve y Vs' 18 V 1.5 kil I Mil 750il Ipss = lOmA Vp =-4 V VD FIgura 6.72 Problemas 6. 7. 36. 39, 42. * 7. Determine IOQ para la red de la figura 6.72 utilizando un método puramente matemático. Esto es, establezca una ecuación cuadrática para ID Yseleccione la solución compatible con las caracterís- ticas de la red. Compárela con la solución que se obtuvo en el problema 6. 8. Para la red de la figura 6.73, calcule: a) VesQelo ' b) VDS' VD' VGy Vs' 9. Dada la medíción Vs = 1.7 V para la red de la figura 6.74, calcule: a) IDQ • b) VGsQ' c) IDss' d) VD' e) VDS' Problemas 303
- 330. I Mil 12V 2.2kil I[)SS = 6 mA Vp =-<:' v 1.6kil Figura 6.73 Problema 8. 304 * 10. Encuentre para la red de la figura 6.75: a) ID' b) VDS' C) VD" d) VS' I Mil 18 V 2kil v, = 1.7 V 0.51 kil 20V 0.68 kn IDSS =4.5 roA Vp =-5 V Figura 6.74 Problema 9. FIgura 6.75 Problema lO. *11. Encuentre Vs para la red de la figura 6.76. 14 V 2.2kil IDSS=6mA vp =-6 v 0.39 kil Figura 6.76 Problema 11. § 6.4 Polarización mediante divisor de voltaje 12. Determine para la red de la figura 6.77: a) VD' b) ID Y VDS'Q Q e) VD y Vs' 20 V d) VDS Q ' 910kil IDSS= lOmA Vp =-3.5 V LIHl FIgura 6.77 Problemas 12. 13. 43. 13. a) Repita el problema 12 con Rs = 0.51 ka (aproximadamente e150% del valor de 12). ¿Cuál es el efecto de un Rs menor sobre ID YVGS ? • . Q Q b) ¿Cual es el menor valor posible de Rs para la red de la figura 6.77? Capitulo 6 Polarización del FET
- 331. 14. Para la red de la figura 6.78, VD := 9 V. Calcular: a) ID' b) Vs, VDS' c) VG' VGs' d) VI" * 15. Especifique para la red de la figura 6.79: a) I DQ Y V GsQ ' b) VDSyVS' 18 V f 750 kQ + V o .t- VDS + 1- VOS -Vs 91 kQ 0.68 kQ Figura 6.78 Problema 14. *16. Dado VDS := 4 V para la red de la figura 6.80, encuentre: a) ID' b) VDY Vs. c) VGS' § 6.5 MOSFET de tipo decremental 17. Calcular para la configuración de autopolarización de la figura 6.81: a) I DQ y V GsQ ' b) VDS Y VD' * 18. Calcule para la configuración de la figura 6.82: a) ID y Ves'Q Q b) VDS Y Vs. 14 V 1.2 kQ 1 MQ 0.43 kQ ... Figura 6.81 Problema 17. 18 V 2.2 kQ 0.39 kQ -4V Figura 6.82 Problema 18. 16 V Figura 6.79 Problemas 15,37,40. 12V 3kQ 4V l + 2kQ -3V Figura 6.80 Problema 16. Problemas 305
- 332. 306 § 6.6 MOSFET de tipo incremental 19. Para la configuración de la figura 6.83 calcule: a) IDa b) VeSQyVDSQ' e) VD y Vs· d) VDS- 20. Calcular para la configuración mediante divisor de voltaje de la figura 6.84: a) [Da y VGSQ ' b) VDyVs. 24 V 22 V 1.2 kQ 2.2 kQ lOMQ *lDQ ~IDQ VGS(Th) = 3 V 1MQ + VaS(Th) =4 V ID(meendido)== 5 mA VDSQ VGS(=udid<l) == 7 V + VG5(cncendido) == 6 V + 1f)(cncendidQ) =5 mA VesQ VGSQ 6.8MQ 0.51 kQ 0.75kQ ... figura 6.83 Problema 19. figura 6.84 Problema 20. § 6.8 Redes combinadas *21. Calcular para la red de la figura 6.85: a) VG . b) VGS elD • e) lE' Q Q d) lB. e) VD. f) Ve r-------~--------~--~20V $J.J kQ >330kQ • > 91kQ r L:: .... ~= 160 lB FE flDQ VD .1- IDss=6mA + 1- Vp =-6V VasQ > ~18kQ >I.2kQ * ,.. Figura 6.85 Problema 21. Capítulo 6 Polarización del FET
- 333. *22. Detennine para la red combinada de la fígura 6.86: a) VB' Vc' b) VE' e) lE' le ID' d) lB' e) Ve> Vs• VD' f) VCE' g) VDS' § 6.9 Diseño : 40 kQ • ~ 10 kQ > • 2.2 kQ • v, Vc r + .... VCE ~ lE 1.2 kQ p= lOO Figura 6.86 Problema 22. *23. Diseñe una red de autopolarización empleando un transistor JFET con lvss = 8 rnA Y Vp = -6 V para obtener un punto Q en 1D = 4 mA utilizando una fuente de 14 V. Asuma que J..D = 3RS Yuse los valores estándar. Q *24. Diseñe una red mediante divisor de voltaje empleando un MOSFET de tipo decremental con 1DSS = 10 mA y Vp = -4 V para obtener un punto Q en 1DQ = 2.5 mA utilizando una fuente de 24 V. Además. fije Ve = 4 Vy utilice RD= 2.5Rs con R¡ = 22 MQ. Utilice los valores estándar. 25. Diseñe una red como la que aparece en la figura 6.39 empleando un MOSFET de tipo incremental con VGS(Th) = 4 V, k =0.5 x 10--3 AJV2 para obtener un punto Qen 1DQ =6 mA. Utilice una fuente de 16 V Yvalores estándar. § 6.10 Localización de fallas * 26. ¿Qué sugieren las lecturas de cada configuración de la figura 6.87 acerca de la operación de la red? 12 V 12 V 2kQ 2kQ 4V !--oOV + 1MQ 1 Mil 12 V 1 Mil 1kQ ... ... ... Col Flgura 6.87 Problema 26. Problemas 12V 2kQ 307
- 334. 308 '" 27. Aunque las lecturas de la figura 6.88 por principio sugieren que la red/éstá comportándose de forma adecuada. deterrnine una causa probable del estado indeseable déa red. '" 28. La red de la figura 6.89 no está operando de manera adecuada. ¿Cuál es la causa específica de su falla? 20V 2.2kQ 330kQ 3.7V-r---...... 6.25 V 75kQ l ill ... F"lgura 6.88 Problema 27. § 6.11 FET de canal-p 29. Para la red de la figura 6.90, calcule: a) IDQ y VGsQ ' b) VDS. e) VD. 30. Para la red de la figura 6.91, determine: IMn a) IDQ y VGsQ . b) VDS. e) VD. -IBV 2.2kQ 0.51 ill Figura 6.90 Problema 29. 20V 2kQ 330kQ 14.4 V 75 kQ 1ill F"lgura 6.89 Problema 28. -16V 2kQ IMn VGSml) =-3 V 1D(tllCeDdido) = 4 mA VGS(eocendido) =-7 V F"lgura 6.91 Problema 30. § 6.12 Curva universal de polarización para JFET 31. Repita el problema 1 utilizando la curva universal de polarización para JFET. 32. Repita el problema 6 usando la curva universal de polarización para JFET. 33. Vuelva a hacer el problema 12 utilizando la curva universal de polarización para JFET. 34. Repita el problema 15 ayudado con la curva universal de polarización para JFET. Capítulo 6 Polarización del FET
- 335. 35. 36. 37. 38. 39. 40. 41. 42. ~,. § 6.13 Análisis por computadora Desarrolle un análisis con PSpice (DOS) de la red del problema 1. Calcule ID YVGS . Q Q Desarrolle un análisis con PSpice (DOS) de la red del problema 6. Calcule ID YVGS . Q Q Desarrolle un análisis con PSpice (DOS) de la red del problema 15. Calcule I DQ , VesQ y VDS Q Desarrolle un análisis con PSpice (Windows) de la red del problema 1. Desarrolle un análisis con PSpice (Windows) de la red del problema 6. Desarrolle un análisis con PSpice (Windows) de la red del problema 15. Utilizando BASIC, calcule 1DQ YVesQ para la red del problema 1. Utilizando BASIC, calcule IDQ y VGsQ para la red del problema 6. Utilizando BASIC. calcu¡e ID •Ves y VDS p"'a ¡>red del problema 12. o Q Q *Los asteriscos indican problemas más difíciles. Problemas 309
- 337. 7.1 INTRODUCCIÓN Modelaje de transistores bipolares En el capítulo 3 se presentaron aspectos como la construcción básica, la apariencia y las características del transistor. En el capítulo 4 se examinó con detalle la polarización de de. En este apartado se examinará la respuesta de ac en pequeña señal del amplificador aBJT mediante la revisión de los modelos que se utilizan con más frecuencia para representar al transistor en el dominio senoidal en ac. Uno de los primeros intereses en el análisis senoidal en ac de las redes de transistores es la magnitud de la señal de entrada, porque ésta detenninará si deben aplicarse las técnicas de pequeña señalo de gran señal. No existe una línea divisoria entre ambas, pero la aplicación y la magnitud de las variables de interés relacionadas con las escalas de las características del dispositivo, por lo general, establecen con claridad cuál método es el adecuado, La técnica de pequeña señal se presenta en este capítulo y las aplicaciones de gran señal se examinan en el capítulo 16. Existen dos modelos que se utilizan con frecuencia en el análisis en ac de pequeña señal~ de redes de transistores: el modelo re y el equivalente hlbrido, Este capítulo presenta no sólo ambos modelos, sino que define el papel de cada uno y la relación que hay entre ambos. 7.2 AMPUFlCACIÓN EN EL DOMINIO DE AC En el capítulo 3 se demostró que se puede utilizar el transistor como un dispositivo amplificador. Esto es, la señal senoidal de salida es mayor que la señal de entrada o, dicho de otra manera, la potencia en ac de la salida es mayor que la potencia en ac de entrada. Luego surge la pregunta sobre la manera en que la potencia en ac de salida puede ser mayor que la potencia en ac de en- trada. La conservación de la energía establece que a través del tiempo la potencia total de salida, Po' de un sistema no puede ser mayor que su potencia de entrada, P;, y que la eficiencia definida como r¡ = PJP; no puede ser mayor que 1. El factor que falta en la presentación anterior que permite que la potencia en ac de salida sea mayor que la potencia en ac de entrada es la potencia aplicada de dc. Ésta es una contribución a la potencia total de salida, aunque parte de ella se disipe por medio del dispositivo y los elementos resistivos. En otraS palabras, existe un "intercambio" de potencia de dc al dominio de ac que permite el establecimiento de una mayor potencia de ac de salida. De hecho, se define una eficiencia de conversión por medio de 7J =P o(ac/Pi(dc)' donde po(ac) es la potencia en ac de la carga, y Pi(dc) es la potencia de de suministrada. Quizá el papel de la fuente de dc pueda describirse mejor si se considera primero la red de de simple de la figura 7.1. La dirección de flujo resultante está indicada en la figura junto con una gráfica de la corriente i en función del tiempo. Ahora se insertará un mecanismo de control como el que se muestra en la figura 7.2. El mecanismo de control es tal, que la aplicación de CAPÍTULO 1 L- 1.1 1 (constante) o Figura 7.1 Corriente estable fija.da mediante una fuente de. 311
- 338. ~ M"anismo Ir i v:" ~1de control t ., I~ i~JE o Figura 7.2 Efecto de un elemento de control sobre el flujo de estado estable del sistema eléctrico de la figura 7.1. 312 una señal relativamente pequeña al mecanismo de control puede ocasionar una oscilación mucho mayor en el circuito de salida. Para el sistema de la figura 7.2 el valor pico de la oscilación está controlado por el nivel de de establecido. Cualquier intento de exceder el límite establecido por el nivel de dc dará por resultado un "recorte" (aplanado) de la región pico de la señal de salida. Por tanto, y en general, el diseño adecuado delamplificador requiere que los componentes de y en ac sean sensitivos a los requerimientos y limitaciones del otro. Sin embargo, en realidad es una fortuna que los amplificadores de pequeña señal a transistores puedan considerarse lineales para la mayoría de las aplicaciones, permitiéndose el uso del teorema de la superposición para aislar el análisis dc del análisis ac. 7.3 MODELAJE DE TRANSISTORES BJT La clave para el análisis en pequeña señal de los transistores es el uso de circuitos equivalentes (modelos} que se presentarán en este capítulo. Un modelo es la combinación de elementos del circuito, seleccionados de forma adecuada, que mejor se aproximan al comportamiento real de un dispositivo semiconductor que está bajo condiciones especificas de operación. Una vez que se determina el circuito equivalente en ac, se puede reemplazar en el esquema el símbolo gráfico del dispositivo por este circuito y pueden, entonces, aplicarse los métodos básicos del análisis de circuitos ac (análisis de mallas, análisis por nodos y el teorema de Thévenin) para determinar la respuesta del circuito. Hoy en día, ~xisten dos importantes corrientes de pensamiento respecto al circuito equivalente que sustituirá al transistor. Durante muchos años tanto las instituciones industriales como las educativas se apoyaban mucho sobre los parámetros h¡'bridos (los cuales serán presentados en breve). El circuito equivalente de parámetros híbridos sigue siendo muy popular, aunque ahora debe compartir su utilización con un circuito equivalente que se derivó directamente a partir de las condiciones de operación del transistor: el modelo r,. Los fabricantes continúan especificando los parámetros luaridos para una región de operación en particular en sus hojas de especificaciones. Los parámetros (o componentes) del modelo r, pueden deri- varse de manera directa a partir de los parámetros híbridos. Sin embargo, el circuito luarido equivalente se condiciona por estar limitado a un conjunto en particular de condiciones de operación si se debe considerar como preciso. Los parámetros del otro circuito equivalente pueden determinarse para cualquier región de operación dentro de la región activa y no están limitados por el conjunto único de parámetros proporcionados en las hojas de especificaciones. En contraste, el modelo r, fracasa por no considerar el nivel de impedancia de salida del dispositivo, ni en el efecto de retroalimentación de la salida a la entrada. Debido a que ambos modelos se emplean en forma extensiva en la actualidad, los dos se examinan con detalle en este texto. En algunos análisis y ejemplos se requerirá el modelo híbrido, mientras que en otros se utilizará el modelo r, de manera exclusiva. Sin embargo, en el texto se harán todos los esfuerzos para mostrar cuán relacionados están los dos modelos, y cómo el aprovechamiento de uno conduce al aprovechamiento natural del otro. En un esfuerzo para demostrar el efecto que tendrá el circuito equivalente en ac sobre el siguiente análisis, se debe considerar el circuito de la figura 7.3. Es importante asumir por el mo- mento que ya está determinado el circuito equivalente de ac en pequeña señal. Debido a que sólo se está interesado en la respuesta en ac del circuito, todas las fuentes de de se pueden reemplazar por un potencial equivalente de cero (corto circuito) debido a que sólo aproximan el nivel de de (estable) del voltaje de salida y no la magnitud de la excursión de la salida en ac; esto está claramente expuesto en la figura 7.4. Los niveles de dc fueron importantes sólo para determinar el punto de operación Q adecuado. Una vez que éstos se fijaron, se pueden eliminar los niveles de de del análisis en ac de la red. Además, se seleccionaron el par de capacitores de acoplamiento el y e2 y el capacitar de desvío e3 para tener una pequeña reactancia a fa frecuencia de la aplicación. Por tanto, para cualquier propósito práctico, pueden sustituirse mediante una trayectoria de baja resistencia o por un corto circuito de polarización; pero es Capítulo 7 Modelaje de transistores bipolares
- 339. Vee Re R¡ I o e e, + B r Vo R, + E + Vi R, V, '¡ RE le3 Figura 7.3 Circuito de transistor -.L ¡ bajo examen en esta discusión ~ introductoria. Re R¡ e + , B + V, R, E + Vi R, V, '¡ Figura 7.4 La red de la figura 7.3 1 después de la eliminación de la fuente de -.,¡,. ¡ de y la inserción del corto circuito equivalente para los capadtores. evidente que esto ocasionará un "corto" del resistor de polarización RE" Recuerde que los capacitores asumen un equivalente de "circuito abierto" bajo condiciones de estado de de estable, lo que permite un aislamiento entre los estados de los niveles de de y las condicio- nes estables. Si se establece una tierra común y se reorganizan los elementos de la figura 7.4, RI YR2 estarán en paralelo, y Re aparecerá de colector a emisor como lo muestra la figura 7.5. Debido a que los componentes del circuito equivalente del transistor que aparecen en la figura 7.5 li Circuito equivalente de lo - ac en pequeña señal -+ -B para el tran~istor e + R, Zi Vi R¡II R, E Re VD + -V, '¡ Z, -.... .¡. .¡. Figura 7.5 Redibujo de la figura 7.4 para el análisis en ac y pequeña señal. 7.3 Modelaje de transistores B.IT 313
- 340. 314 utilizan componentes familiares como resistores y fuentes controladas independientes, se pueden aplicar las técnicas de análisis como la superposición, el teorema de Thévenin, y así sucesiva- mente, para determinar las cantidades deseadas. Si se examina con mayor detalle la figura 7.5, se pueden identificar las cantidades importantes que se elegirán para el sistema. Debido a que el transistor es un dispositivo amplificador, se podría esperar alguna indicación acerca de cómo se relaciona el voltaje de salida Vo con el voltaje de entrada Vi' la ganancia en voltaje, En la figura 7.5 se observa para esta configuración que Ji == lb Yque Jo;;:: le' las cuales definen la ganancia en corrienteA¡;;:: J/Ji" La impedancia de entrada 2¡, y la impedancia de salida 20 son particularmente importantes en el próximo análisis. En las siguientes secciones se hablará mucho más acerca de estos parámetros. En resumen, el equivalente de ac de una red se obtiene: 1. Haciendo todas las fuentes de dc cero y reemplazándolas por un corlo circuito equivalente 2. Reemplazando todos los capacitores por un corto circuito equivalente 3. Eliminando todos los elementos en paralelo con un elemento de desvío mediante los equivalentes de corlo oírcuito que fueron presentados en los pasos 1 y 2 4. Redibujando la red de manera más conveniente y más lógica En las siguientes secciones los circuitos re y el híbrido equivalente se presentarán para completar el análisis en ac de la red de la figura 7.5. 7.4 LOS PARÁMETROS IMPORTANTES: Z¡, Zo' Av' A¡ Antes de investigar los circuitos equivalentes para los amplificadores a BIT con mayor detalle, primero se estudiarán aquellos parámetros de un sistema de dos puertos que son de vital importancia desde los puntos de vista de análisis y de diseño. Para el sistema de dos puertos (dos pares de terminales) de la figura 7.6, el lado de la entrada (el lado en el cual se aplica normalmente la señal) está situado a la izquierda y el lado de la salida (donde está conectada la carga) se localiza a la derecha. De hecho, para la mayoría de los sistemas eléctricos y electrónicos el flujo general nonnalmente es de izquierda a derecha. Para ambos conjuntos de terminales, la impedancia entre cada par de terminales bajo condiciones normales de operación es muy importante. 1, 1, - -+ + V; - Sistema de dos -V,z¡ puertos Z, F'tgura 7.6 Sistema de dos puertos. Impedancia de entrada, Z¡ Para el lado de la entrada, la impedancia de entrada 2¡ está definida por la ley de Ohm de la siguiente forma: (7.1) Si la señal de entrada Vi es cambiada, se puede calcular la corriente Ií utilizando el mismo nivel de impedancia de entrada. En otras palabras: Capítulo 7 Modelaje de transistores bipolares
- 341. Para el análisis en pequeña señal, una vez que se ha determinado la impedancia de entrada, se puede emplear el mismo valor numérico para los niveles cambiantes de la señal aplicada. De hecho. Se encontrará en las próximas secciones que la impedancia de entrada de un transistor puede calcularse de forma aproximada mediante las condiciones de polarización de de, las cuales son condiciones que no cambian sólo porque varía la magnitud de la señal de ac aplicada. Es muy notable que para las frecuencias dentro del rango bajo a medio-bajo (normalmente $ 100 kHz): La impedancia de entrada para un amplificador a transistor a BiT es puramente resistiva en naturaleza, y dependiendo de la manera en que se utilice el transistor, puede variar desde unos cuantos ohms hasta los megaohms. Además: No se puede emplear un óhmetro para medir impedancia de entrada en pequeña señal debido a que éste opera en el modo de dc. La ecuación (7.1) es particularmente útil porque proporciona un método para medir la resistencia de entrada en el dominio de ac. Por ejemplo, en la figura 7.7 se añadió un resistor sensor en el lado de la entrada para permitir una determinación de Ji mediante el empleo de la ley de Ohm. Se puede utilizar un osciloscopio o un multímetro digital sensible (DMM) para medir tanto el voltaje V" como el Vi- Ambos voltajes pueden ser de pico a pico, ovalares nns, siempre y cuando ambos valores utilicen el mismo estándar. Luego se determina la impedancia de entrada de la siguiente manera: y --Zi v-v.S I + V¡ Sistema de dos puertos (7.2) (7.3) Figura 7.7 Determinación de Z," La importancia de la impedancia de entrada de un sistema se puede demostrar mejor por medio de la red de la figura 7.8. La fuente de la señal tiene una resistencia interna de 600 Q Yel sistema (posiblemente un amplificador a transistor) tiene una resistencia de entrada de 1.2 kQ. Si la fuente fuera ideal (R, = OQ).los 10 mV completos serían aplicados al sistema, pero por la Rfueotc r ..,...+ 600 Q Vs I lOmV -Zi = 1.2 ka + V, Amplificador figura 7.8 Demostración del impacto de Z¡ en la respuesta del amplificador_ 7.4 Los parámetros importantes: Zi' ZfI' Av' Ai 315
- 342. EJEMPLO 7.1 316 impedancia de la fuente, se debe calcular el voltaje de entrada utilizando la regla del divisor de voltaje de la siguiente malnera: 2V V. :;:: I S , -J. "ti + Rfuente (1.2 kQ)(lO mV) 1.2 kn + 0.6 kn ; 6.67 mV De este modo sólo el 66.70/0 de toda la señal de entrada está disponible en la entrada. Si 2i fuera sólo de 600 n, entonces 11'. ;-~(l0 rnV); 5 mV o el 50% de la señal disponible. Desde luego. si 2; 8.2 kn, v. será del '93.2% de la señal aplicada. Por tanto, el nivel de la impedancia de , " entrada puede tener un i~pacto significativo sobre el nivel de la señal que alcance el sistema (o amplificador). En las sigulentes secciones y capítulos se demostrará que la resistencia de entrada en ac es dependiente en eH caso de que el transistor esté en la configuración de base común, emisor común, o de cole4tor común y la colocación de los elementos resistivos. Para el sistema de la figu a 7.9, calcule el valor de la impedancia de entrada. R,cmor +1 IkU Zi t - I Sistema de dosV, ', 2mV vi = J.2m~ -1 puertos l' Figura 7.9 Ejemplo 7.1. Solución' y v - V 2 mV - 1.2 mV 0.8 mV, , ; ; ; 0.8 !lA V, Z¡= -= li 1.2 mV 0.8 !lA Ikn Ikn = 1.5 kQ Impedancia de salida, Zo La impedancia de salida;naturalmente se define en el conjunto de terminales de salida, pero esta definición es un pocp diferente cuando se trata de la impedancia de entrada. Esto es: La impedancia de s~lida se determina en las terminales de salida viendo hacia atrás al sistema con la seíial aplicada igual a cero. Por ejemplo, en la tlgura 7.10 la señal aplicada se hace cero volts. Para determinar 20 , se aplica una señal, Vs' a las:tenninales de salida y se mide el nivel de Vo con un osciloscopio o un DMM sensible. Luego s<t calcula la impedancia de salida de la siguiente manera: V-V1 0 = ___o Rsensor (7.4) y 8J=Vo o 1 o (7.5) Capítulo 7 Modelaje de transistores bipolares
- 343. R Rfucnlc 'C,":'-"AA + -- _1 Sistema de lo dos puertos VD --Z" I- + 'VV Figura 7.10 Determinación deZo. En particular, para las frecuencias en el rango bajo a medio (normalmente::; 100 kHz): La impedancia de salida de un amplificador a transistor BJT es resistiva por naturaleza y, dependiendo de la configuración y la colocación de los elementos resistivos, Zo puede variar desde unos cuantos ohms a un valor que puede exceder los 2MQ. Además: No se puede utilizar un óhmetro para medir la impedancia de salida en pequeña señal debido a que el óhmetro trabaja en el modo de de. Para las configuraciones de amplificador donde se desea una ganancia significativa en corriente, el nivel de 20 debe ser tan grande como sea posible. Como se demostró en la figura 7.1 L si 20 ~ RL' la mayor parte de la comente de salida pasará a la carga. En las siguientes secciones y capítulos se demostrará que con frecuencia 20 es tan grande respecto a RL que se puede reemplazar por un equivalente de circuito abierto. Calcular el nivel de impedancia de salida para el sistema de la figura 7.12. Sistema de dos puertos Solución 1o Y 20 = = + 20kil --z, Vo = 680 mV Figura 7.12 Ejemplo 7.2. v - Vo 1 V - 680 rnV 320 mV = = = 16 )lA Rsensor 20 kQ 20 kQ Vo 680 rnV 42.5 kQ= = 1 16 )lAo Ganancia en voltaje, Av Una de las características más importantes de un amplificador es la ganancia en voltaje en pequeña señal, como se detennina mediante I Av =:, I (7.6) 7.4 los parámetros importantes: Zj' Zo' A", A¡ R P:'r3 Ro» RL L IL»IRo Figura 7.11 EfectodeZn " Roen la corriente JL de carga o salida. EJEMPLO 7.2 317
- 344. EJEMPLO 7.3 318 Para el sistema de la figura 7.13, no se ha conectado una carga a las terminales de salida y el nivel de ganancia determinado por la ecuación (7.6) se refiere como la ganancia de voltaje de sin carga. Esto es: Vo ! ; - 1 (7.7) Vi RL '" 00 Q (circuito abierto) + + --Z¡ Vi Figura 7.13 Determinación del voltaje de no carga. En el capítulo 9 se demostrará que: Para los amplificadores a transistores, la ganancia de voltaje sin carga es mayor que la ganancia de voltaje con carga. Para el sistema de la figura 7.13 que tiene una resistencia de fuente Rs' el nivel de Vi debería determinarse primero utilizando la regla del divisor de voltaje antes de calcular la ganancia V/Vs. Esto es, ZV v. ; , , , Z Rs+, v. Z,, con V Z¡ + R., , V V V Al', o , o V V V y , , , V Z¡ A,. o A. (7.8); V Z¡ + R - :-"L , , de tal forma que De manera experimental. la ganancia de voltaje Al" o AV:>:L se puede calcular simplemente al medir los niveles de voltaje adecuados por medio de un osciloscopio o un DMM sensible, y sustituyendo en la ecuación correspondiente. Dependiendo de la configuración, la magnitud de la ganancia en voltaje para un amplificador a transistor de una etapa normalmente está en el rango de menos de 1 a unos cuantos cientos. Sin embargo, un sistema multietapas (multiunidades) puede tener una ganancia en voltaje de varios miles. Para el amplificador a BJT de la figura 7.14, detenninar: a) Vi' b) li' e) Z¡. d) A", Capítulo 7 Modelaje de transistores bipolares
- 345. R, r----4~ ~ I 1.2kU + + -Zi V, =40mV '" -IL--_--<>-~ Vi Figura 7.14 Ejemplo 7.3. Solución v V, 7.68 V, Y Vi = V A 320, } t"L V - Vi 40 rnV - 24 rnV, R, 1.2 kQ b) 1, V 24 rnV, = 1.8 kQ 1, 13.33 ¡LA e) Zi = d) A Zi A=" Z. + R, VNL , 1.8 kQ = (320) 1.8 kQ + 1.2 kQ = 192 Ganancia en corriente, A¡ Amplificador BIT AI>¡,;L = 320 24 rnV = 13.33 j1A ---o + V,=7.68V o La última característica numérica que será tratada es la ganancia en corriente definida mediante (7.9) Aunque por lo general ésta recibe menor atención que la ganancia en voltaje, es, sin embargo, una cantidad importante que puede tener un impacto significativo en la efIciencia total de un diseño. En general: Para los amplificadores a BJT, la ganancia en comente normalmente varía desde un nivel apenas inferior a 1 hasta un nivel que puede exceder los 100. Para la situación con carga de la figura 7.15, o + li -Vi ....... Z, e>------ l =, Amplificador BIT Vi Zi e lo = l, - V, + Figura 7.15 Determinación de la ganancia de corriente cargada. 7.4 Los parámetros importantes: Zi' Zo' Av' A; 319
- 346. re 320 A lo Vo/RL VoZ¡ ~ ~ ~ , li V¡/Z¡ V,RL con y Ai -A Zi (7.10)~ , RL La ecuación (7,10) permite determinar la ganancia en corriente a partir de la ganancia en voltaje de los niveles de impedancia. Relación de la fase La relación de la fase entre las señales senoidales de entrada y de salida es importante por una variedad de razones prácticas. Afortunadamente: Para el transistor amplificador tipico a frecuencias que permiten ignorar los efectos de los elementos reactivos, ÚlS señales de entrada y de salida están o bien lS(f'fuera de fase o en fase. La razón de la situación anterior se aclarará en los siguientes capítulos. Resumen Hasta aquí se han presentado los parámetros de importancia primaria de un amplificador: la impedancia de entrada 21' la impedancia de salida Zf)' la ganancia de voltaje Av> la ganancia de corriente Ai Yla relación de la fase resultante. Otros factores. tales como la frecuencia aplicada en los extremos bajo y alto del espectro de frecuencias. afectarán algunos de estos parámetros. pero esto se discutirá en el capítulo 11. En las siguientes secciones y capítulos. todos los parámetros se determinarán para una variedad de redes de transistores para pennitir una comparación de las ventajas y de las desventajas de cada configuración. 7.5 EL MODELO DE TRANSISTOR re~ El modelo r l • requiere un diodo y una fuente de corriente controlada para duplicar el comportamiento de un transistor en la región de interés. Recuerde que una fuente controlada de corriente es aquella donde los parámetros de la fuente de corriente están controlados por medio de una corriente situada en cualquier otro lugar de la red. De hecho: Los amplificadores a transistor BiT son conocidos como dispositivos de corriente controlada. Configuración de base común En la figura 7.16a se ha insertado un transistor pnp dentro de la estructura de dos puertos, y es necesario para la discusión de las últimas secciones. En la figura 7.16b el modelo re para el transistor se ha colocado entre las mismas cuatro tenninales. Como se observó en la sección 7.3. el modelo (circuito equivalente) se selecciona de tal forma que se aproxime al comportamiento del dispositivo que está reemplazando en la región de operación de interés. En otras palabras, los resultados obtenidos con el modelo en su lugar deben ser relativamente cercanos a aquellos que se consiguen con el transistor real. En el capítulo 3 se estudió que una unión de un transistor en operación está polarizada de manera directa, mientras que la otra está polarizada inversamente. La unión en polarización directa se comportará de fonna similar a un diodo (ignorando los efectos de los cambios de valores de VCE) como lo veritlcan las curvas de la figura 3.7. Para la unión de la base al emisor del transistor de la figura 7.16a, la equivalencia del diodo de la figura 7.16b entre las mismas dos terminales parece ser muy apropiada. Téngase presente que para el lado de la salida las curvas horizontales de la figura 3.8 revelaron que le == l, (como se calculó a partir de l,. = al) para el rango de valores de VCE" La fuente de corriente Capitulo 7 Modelaje de transistores bipolares
- 347. 1,1, Eo--~~----------~ e 0----":----, 1, --r - I-----=--..0 e t le = al,. B~------------~--------------~B b~------~----~------------~b (b) Figura 7.16 a) Transistor BJT en base común: b) modelo re para la c:onfiguración de la figura 7.16a. de la figura 7.16b establece el hecho de que le = ale' apareciendo la corriente de control!e del lado de la entrada del circuito equivalente como se detenninó en la figura 7.16a. Por tanto. se ha establecido una equivalencia en las tenninales de entrada y de salida con la fuente controlada de corriente, proporcionando así un vínculo entre las dos; una revisión inicial hubiera sugerido que el modelo de la figura 7.l6b es un modelo válido del dispositivo real. En el capítulo 1 se analizó cómo la resistencia en ac de un diodo puede detenninarse por medio de la ecuación r" = 26 mVI1D, donde ID es la corriente de dc a través del diodo en el punto Q (estable). Esta misma ecuación se puede utilizar para encontrar la resistencia en ac del diodo de la figura 7.16b si sólo se sustituye la corriente del emisor de la siguiente manera: 26 mV r,'= .----- 1E~ (7.11 ) El subíndice e de re se seleccionó para enfatizar que es el nivel dc de la coniente del emisor la que determina el nivel de la resistencia en ac del diodo de la figura 7.16b. Sustituyendo el valor obtenido de r, en la figura 7.16b dará por resultado el muy útil modelo de la figura 7.17. 1, --.-1------00e t le = al~ b~----~~____4-__________~b Figura 7.17 Circuito equivalente re de base común. Debido al aislamiento que existe entre los circuitos de entrada y de salida de la figura 7.17, es obvio que la impedancia de entrada Z¡ para la configuración de base común de un transistor es simplemente re' Esto es, z. = r IL--.-'-'_::....'-' CH (7.12) Para la configuración de base común, los valores típicos de Z¡ varían desde unos cuantos ohms hasta un máximo de aproximadamente 50 .0.. Para la impedancia de salida, si se hace cero la señal, entonces 1, =O A e 1, =al, =a (O Al = OA, obteniéndose una equivalencia de circuito abierto en las terminales de la salida. El resultado es que para el modelo de la figura 7.17, (7.13) 7.5 E( modelo de transistor r, 321
- 348. 322 En realidad: Para la configuración de base común, los valores típicos de Zo están en el rango de los megaohms. La resistencia de salida de la configuración de base común está detenninada por la pendiente de las líneas que fonnan las características de salida como se muestra en la figura 7.18. Supo- niendo que las líneas estén perfectamente horizontales (una aproximación excelente), daría por resultado la conclusión de la ecuación (7.13). Si se tuviera cuidado para medir 20 de forma gráfica o experimental, se obtendrían niveles ubicados normalmente en el rango de 1 a 2 MQ. Pendiente :: .!.... / r" I¿=4mA 4~__----------~--------~ /e (mA) lE = 3 mA3~________________~ IE= 2 mA 2b------------------ o VeB figura 7.18 Definición de 20' En general, para la configuración de base común, la impedancia de entrada es relativamente pequeña y la impedancia de salida es muy grande. Ahora se determina la ganancia en voltaje para la red de la figura 7.19. v =u V,y así que A, = y Para la ganancia en comente, y o + Vi o /, - -Z, Amplificador BIT de base común A, -loRL = - (-l,)RL = IZ = IeTe, , V aIeRLo V 1 r, , , A, aRL RL - r r,, 1 -1o , == li 1, A, = -a '" -1 + Capítulo 7 Modelaje de transistores bipolares al,RL ICB al • 1, ICB (7.14) (7.15) FIgUra 7.19 Definición deAv =VO IV, para la configuración de base común.
- 349. El hecho de que la polaridad del voltaje Vo como lo detenninó la corriente 1, sea el mismo que el definido por la figura 7.19 (~s decir. el lado negativo está en potencial de tierra) indica que tanto Vo como Vi están en fase para la configuración de base común. Para el transistor npn en la configuración de base común la equivalencia podría parecerse a la mostrada en la figura 7.20. 1, -E 0---'-----_ _-" le ,------="--0e 1, -e 0---_--, 1, Ir---------~~~DC f 1 = ale , 8°-------------~______________OB bo------~_____~____________~Db Figura 7.20 Modelo aproximado para la configuración de base común para un transistor npn. Para una configuración de base común de la figura 7.17 con lE = 4 roA. ex:= 0.98, y se aplica una señal en ac de 2 mV entre las tenninales de la base y el emisor: a) Calcular la impedancia de entrada. b) Determinar la ganancia en voltaje si se conecta una carga de 0.56 kQ a las terminales de salida. e) Encontrar la impedancia de salida y la ganancia en corriente. Solución a) y 26 mV 26 mV re ~ - - - ~ - - - ~ 6.5 Q lE 4 mA 2 mV - - ~ 307.69 !lA 6.5 Q Vo ~ I,RL ~ o:I,RL ~ (0.98)(307.69 !lA)(0.56 kQ) ~ 168.86 mV A ~,. vo ----~ 84.43 168.86 mV V; 2 mV O a partir de la ecuación (7.14). A, r, el 20 " 00 Q ~ (0.98)(0.56 kQ) 6.5 Q ~ 84.43 lo A; ~ - - ~ -o: ~ -0.98 como se definió por medio de la ecuación (7.15) 1, Configuración de emisor común Para la configuración de emisor común de la figura 7.21 a, las terminales de entrada son las terminales de la base y el emisor, pero en este caso la salida se establece entre las terminales del colector y del emisor. Además. la terminal del emisor ahora es común a los puertos de entrada y de salida del amplificador. Sustituyendo el circuito equivalente re para el transistor npn se obtiene la configuración de la figura 7.21b. Obsérvese que la fuente controlada de corriente aún está conectada entre las terminales del colector y de la base, y el diodo entre las 7.5 F.I. modelo de transistor r, EJEMPLO 7.4 323
- 350. 324 1, -,------oc Oc E E eo-----------~------------------_oe 1') lb) Figura 7.21 a) Transistor BJT en emisor común; b) modelo aproximado para la configuración de la figura 7.21a. terminales de la base y el emisor. En esta configuración, la corriente de la base es la corriente de entrada, mientras que la comente de salida aún es le' Según lo estudiado en el capítulo 3, las comentes de base y del colector están relacionadas por medio de la siguiente ecuación: ~or. tanto, la corriente a través del diodo está determinada por 1, = 1, + lh = f3lb + lb e 1, = (13 + l)lb (7.16) (7.17) Sin embargo, debido a que la beta en ac por lo general es mucho mayor que 1, se empleará la siguiente aproximación en el análisis: r---------, (7.18) La impedancia de entrada está determinada por el siguiente cociente: VI Vbe Z¡:;;; ;;: l¡ lb El voltaje Vbe está a través de la resistencia del diodo como se muestra en la figura 7.22. El nivel de r, aún está detenninado por la corriente dc lE. Al aplicar la ley de Ohm da Vi ;::: Vbe ;::: Iere == /3lbre I oc ~ le = f3Jb 1¡=l" b -+ + V V¡ V.. r. eo-------~~~----------------~e Capítulo 7 Modelaje de transistores bipolares Figura 7.22 Determinación de Zi utilizando el modelo aproximado.
- 351. La sustitución genera 2 1 ::: Vbe =: {3Ibre ,------, _v/ Z, '" (3r, ICE -' , lb lb y (7.19) :----_~o, En esencia, la ecuación (7.19) establece que la impedancia de entrada para una situación como la que se muestra en la figura 7.23 es beta veces el valor de re" En otras palabras, un elemento resistivo en la terminal de emisor se refleja en el circuito de entrada mediante b ~-----t un factor de multiplicación {3. Por ejemplo, si re = 6.5 Q como en el ejemplo 7.4 y {3 = 160 (muy normal), la impedancia de entrada se ha incrementado a un nivel de Z¡ '" {3r, = (160)(6.5 a) = 1,04 kQ Para la configuración de emisor común, los valores típicos de Z¡ definidos mediante j3reestán en el rango desde unos cuantos cientos de ohms al rango de los kilohms con valores máximos de aproximadamente 6 a 7 kilohms. Para la impedancía de salida, las caracteósticas de interés son el conjunto de salida de la figura 7.24. Se observa que la pendiente de las curvas se incrementa en la corriente del colector; mientras mayor es la pendiente, menores el nivel de impedancia de salida (Z). El modelo re de laflgura 7.21 no incluye una impedancia de salida, pero si ésta se encuentra disponible de un análisis gráfico o de las hojas de especificaciones, se puede incluir como lo muestra la figura 7.25. tle (mA) ~endiente = ...!-. 10 '01"-.... 8 6 4 20IJ.A ~____-IO~A 2 - _----::::::----- 1, = O~A - '-- 1 O !O Pendiente:::: - r'¡2 20 FI.gura 7.24 Definición de ro para la configuración de emisor común. Para la configuración de emisor común, los valores típicos de Za están en el rango de los 40 a los 50 kQ, Para el modelo de la figura 7.25, si la señal aplicada se hace cero, la corriente le es de OA Yla impedancia de salida es Z = r I'--_ _0 _ _0_--' CE (7.20) Desde luego, si se ignora la contribución debida a ro como en el modelo re' la impedancia de salida se define mediante Zo := 00 Q, Ahora se determinará la ganancia de voltaje para la configuración de emisor común de la figura 7.26 utilizando la suposición de Zo::: 00 Q. El efecto de incluir '0 se considerará en el capítulo 8. Para la dirección definida de lo y la polaridad de Vo' 7,5 El modelo de transistor re e o---------+---~e tlgura 7.23 Impacto de re sobre la impedancia de entrada. _ _---,,--_ _-0 e ___L-__--o e figura 7.25 Inclusión de ro en el circ.uito equivalente de transistor. 325
- 352. EJEMPLO 7.5 326 0....- - - + o~-- Amplificador BJT de emisor común + Figura 7.26 Determinación de la ganancia de voltaje y corriente para el amplificador de emisor común. El signo negativo simplemente refleja el hecho de que la dirección de Iu en la figura 7.26 establecería un voltaje Vo con la polaridad opuesta. Continuando se obtiene VD = -loRL = -1,RL = - [31,RL y de tal fonua que y (7.21 ) El signo negativo resultante para la ganancia de voltaje revela que los voltaje de salida y de entrada están fuera de fase por 1800 • La ganancia de corriente para la configuración de la figura 7.26: = y (7.22) Empleando los hechos de que la impedancia de entrada es [3r" la corriente del colector es [3lh' y la impedancia de salida es ro' el modelo equivalente de la figura 7.27 puede ser una herramienta útil en el siguiente análisis. Para los valores nonnales de los parámetros, la configuración de emisor común puede considerarse con un valor moderado de impedancia de entrada, una alta ganancia de voltaje y de corriente, y una impedancia de salida capaz de incluirse en el análisis de la red. b e - Ilb ~ P'. • 4 "f31, 4 4 Figura 7.27 Modelo re para la e e configuración de emisor común. Dados [3 =120 e lE = 3.2 mA, para una configuración de emisor común con ro = ~ Q, calcular: a) Z,. b) A, si se aplica una carga de 2 kQ. c) A, con la carga de 2 kQ. Capítulo 7 Modelaje de transistores bipolares
- 353. Solución al 26 mV 26 mV r, = = = 8.125 Q lE 3.2 mA Y Z, = f3r, = (120)(8.125 Q) = 975 Q b) La ecuación (7.21): A" RL 2 kQ = --- =- = -246.15 r" 8,125 Q c) ID A, = = f3 = 120 1, Configuración de colector común Para la configuración de colector común normalmente se aplica el modelo definido para la configuración de emisor común de la figura 7.21, en lugar de definir un modelo para la configuración de colector común. En los capítulos subsecuentes se investigarán una cantidad de conftguraciones de colector común y será muy claro el impacto del mismo modelo. 7.6 EL MODELO HÍBRIDO EQUIVALENTE En la sección 7.5 se señaló que el modelo r, es sensible al nivel de operación de dc del amplificador. Para que se describa el modelo híbrido equivalente en esta sección, se definieron los parámetros en un punto de operación que puede o no reflejar las condiciones de operación reales del amplificador. Esto se debe a que las hojas de las especificaciones no proporcionan parámetros para un circuito equivalente en cada punto de operación posible. Deberán seleccionarse aquellas condiciones de operación que reflejan las características generales del dispositivo. Como se muestran en la figura 7.28, los parámetros híbridos se redibujan a partir de lahoja de especificaciones parael transistor 2N4400 descrito en el capítulo 3. Se proporcionan los valores a una corriente de colector de dc de 1mA y con un voltaje colector-emisor de 10 V. Además, se da un rango óe valOTes paTa cada parámetro con el objeto de guiar el diseño o análisis inicial de un sistema. Una ventaja obvia de la hoja de especificaciones consiste en el conocimiento inmediato de los valores típicos de los parámetros del dispositivo comparado contra otros transistores. Las cantidades h¡e' h re• hfe y hoe de la figura 7.28 se conocen como los parámetros híbridos y consisten en los componentes de pequeña señal del circuito equivalente que se describirá en . breve. Durante años. el modelo híbrido junto con todos sus parámetros fue el modelo seleccionado por las comunidades educativas e industriales. Sin embargo, ho)' en día se aplica el modelo re con más frecuencia, pero a menudo el parámetro hoe del modelo híbrido equivalente M' . MáximomImo Impedancia de entrada (lc = 1 mA de, VCE = lOV de, f e:: 1 kHz) 2N4400 h" 0.5 75 kQ Relación de retroatimentaci6n de voltaje (lc = 1 mA de, Va = lOv de, fe:: 1 kHz) h" 0,1 8.0 xl()-' Ganancia de corriente en pequeña señal (le = 1 mA de, Va = IOV de, ¡ e:: 1 kHz) 2N4400 liJe 20 250 - Admitancia de salida {le = 1 mA de, Va - = 10 V de, f e:: 1 kHz) he, LO 30 1 ~S F"J.gUra 7.28 Parámetros híbridos para el transistor 2N4400. 7.6 El modelo híbrido equivalente re 327
- 354. 328 ---~--_.~ se emplea para proporcionar cierta medida de la impedancia de salida. Debido a que las hojas de especificaciones proporcionan los parámetros híbridos y que el modelo híbrido continúa recibiendo mayor atención, es muy importante que el modelo híbrido se cubra con cierto detalle en este libro. Una vez desarrollado, serán muy aparentes las similitudes entre los modelos re e híbrido. De hecho, una vez que se hayan definido los componentes de uno para un punto de operación en particular, estarán disponibles de forma inmediata los parámetros del otro. La descripción del modelo equivalente híbrido dará principio con el sistema general de dos puertos de la figura 7.29. El siguiente conjunto de ecuaciones (7.23) es sólo una de las muchas fannas en que se pueden relacionar las cuatro variables de la figura 7.29. Sin embargo, es el que más se utiliza en el análisis de circuitos de transistores, por lo que se tratará en fonna detallada en este capítulo. 1, -1 00---'-- - - Q + Q , 1, -<>-- --'----<>0 2 + t'oo---- -.------.-------------02' Figura 7.29 Sistema de dos puertos. (7.23a) [o = h2¡!i + h22Vo I (7.23b) Los parámetros que relacionan las cuatro variables son llamados parámetros h, por la palabra "híbrido". Se eligió este término debido a que la mezcla de variables (Ve l) en cada ecuación ocasionan un conjunto "híbrido" de unidades de medición para los parámetros h. Se puede entender mejor 10 que representan los diversos parámetros h y cómo puede determinarse su magnitud mediante el aislamiento de cada uno examinando la relación resultante. Si de forma arbitraria se hace V, = O(poniendo en corto circuito las terminales de salida), al resolver hll en la ecuación (7.23a), se obtendrá lo siguiente: ~i ohms (7.24) Ji ivo=O Esta relación indica que el parámetro hll es un parámetro de impedancia con las unidades de ohms. Debido a que se trata del cociente del voltaje de entrada entre la corriente de entrada estando en cono circuito las tenninales de salida, se llama parámetro de impedancia de entrada a corto circuito. El subíndice 11 en hII indica el hecho de que el parámetro se calculó mediante un cociente de cantidades medido en las terminales de entrada. Si se hace Ji igual a cero abriendo las terminales de entrada, se obtendrá 10 siguiente para h12 : sin unidad (7.25) Por tanto, el parámetro h12 es el cociente entre el voltaje de entrada y el voltaje de salida con la corriente de entrada igual a cero. No tiene unidades, ya que se trata de un cociente entre los valores de los voltajes, y se llama parámetro de la relación de voltaje de transferencia inversa a circuito abierto. El subíndice 12 de h12 revela que el parámetro es una cantidad de transferencia calculada mediante un cociente entre mediciones de entrada y de salida. El primer dígito del Capítulo 7 Modelaje de transistores bipolares
- 355. subíndice indica la cantidad medida que aparece en el numerador; el segundo dígito define la fuente de la cantidad que aparece en el denominador. Se incluye el término inverso porque el cociente es un voltaje de entrada sobre un voltaje de salida en vez del cociente inverso que por lo general es interesante. Si en la ecuación (7.23b). V() se hace cerO una vez más mediante el corto circuito de las tenninales de salida, se obtendrá lo siguiente para h21 : 1 sin unidad (7.26)"h21 = 1, 'ti" =0 Obsérvese que ahora se cuenta con el cocient~ de una cantidad de salida a una cantidad de entrada. Ahora se utilizará el término directo en lugar de inverso como se aplicó para hl '2: El parámetro h21 es la relación de la corriente de salida a la corriente de entrada con las terminales de salida en corto circuito. Este parámetro. así como h12• no tiene unidades debido a que se trata del cociente entre valores de comente. De manera formal se llama parámetro de la relación de transferencia directa de corriente a corto circuito. El subíndice 21 indica una vez más que se trata de un parámetro de transferencia estando la cantidad de salida en el numerador y la cantidad de entrada en el denominador. El último parámetro. h22 . se puede encontrar una vez más al abrir las terminales de entrada para hacer 11 = OY resolviendo h22 en la ecuación (7.23b): (7.27)h22 1" V J, '" o, siemens Debido a que se trata de la relación de la corriente de salida al voltaje de salida. el parámetro de conductancia de salida se mide en siemens (S). Se llama parámetro de admitanda de salida a circuito abierto. El subíndice 22 indica que se calculó mediante el cociente de cantidades de salida. Ya que cada término de la ecuación (7.23a) tiene la unidad volt. se aplicará la ley de voltaje de Kirchhoff"hacia atrás" para encontrar un circuito que se "acomode" en la ecuación. Llevando a cabo esta operación se obtiene en circuito de la figura 7.30. Debido a que el parámetro hll tiene la unidad ohm, éste se representa mediante un resistor en la figura 7.30. La cantidad h¡2 es adimensional y por tanto aparece simplemente como un factor de multiplicación del término de '"retroalimentación" en el circuito de entrada. Debido a que cada término de la ecuación (7.23b) tiene las unidades de corriente. se aplicará la iey de corriente de Kirchhoff "hacia atrás" para lograr el circuito de la figura 7.31. Debido a que h22 tiene las unidades de admitancia. las cuales representan la conductancia en el modelo del transistor, se representa mediante un símbolo del resistor. Sin embargo, se debe considerar que la resistencia en ohms de este resistor es igual al recíproco de la conductancia (l/h..,..,). El circuito equivalente en "ac" completo para el dispositivo lineal básico de tres tennin-aIes se indica en la figura 7.32junto con un nuevo conjunto de subíndices para los parámetros h. Lanotación de la figura 7.32 es de una naturaleza más práctica porque relaciona los parámetros h con el cociente resultante que se obtuvo en los últimos párrafos. La elección de las literales es obvia a partir del siguiente listado: hll ~ resistencia de entrada (input) ~ h¡ hl2 -t relación de voltaje de transferencia inversa (reverse) --7 hr Ii h, -o 'IV'>I +1+ v, h,Vo ', ~ h¡, h, o -1 1, -+ 7.6 El modelo híbrido equivalente '. 1t¡:Vo '., o 1 Figura 7.30 Circuito equivalente híbrido de entrada. 1, -+ v, Figura 7.31 Circuito equivalente híbrido de salida. Figura 7.32 Circuito equivalente híbrido completo. 329
- 356. 330 ---~~--_.~ h21 ..... relación de corriente de transferencia directa (forward) ..... h¡ h22 ..... conductancia de salida (output) ..... ho El circuito de la figura 7.32 se puede aplicar en cualquier dispositivo o sistema electrónico lineal de tres tenninales sin fuentes independientes internas. Por tanto, para el transistor, aun cuando tiene tres configuraciones básicas, todas son configuraciones de tres terminales, así que el circuito equivalente resultante tendrá el mismo formato que el que se muestra en la fIgura 7.32. En cada caso, la parte inferior de las secciones de entrada y de salida de la red de la figura 7.32 pueden conectarse como se indica en la figura 7.33, debido a que el nivel de potencial es el mismo. Por tanto, el modelo de transistor es un sistema de dos puertos y tres terminales; sin embargo, los parámetros h cambiarán en cada configuración. Para distinguir cuál parámetro se ha utilizado o cuál está disponible, se añadió un segundo subíndice a la notación de parámetros h. Se agregó la literal b para la configuración de base común, mientras que para las configuraciones de emisor común y de colector común se incorporaron las literales e y e, respectivamente. En la figura 7.33 aparece la red híbrida equivalente, con la notación estándar, para la configuración de emisor común. Obsérvese que li = lb' lo = le' y por medio de una aplicación de la ley de corriente de Kirchhoff, l,; lb + l,. El voltaje de entrada será ahora Vbe con el voltaje de salida Vee. Para la configuración de base común de la figura 7.34, li = le' lo ; l" con V,,; V; Y V,,; Vo' Se pueden aplicar las redes de las figuras 7.33 y 7.34 para los transistores pnp o npn. El hecho de que en la figura 7.32 aparezcan en el circuito tanto un circuito Thévenin como un Norton dio origen para llamar al circuito resultartte un circuito equivalente h[brido. Además, dos circuitos equivalentes de transistores, los cuales no serán tratados en este texto, llamados 1, lb hi~ 1, -- - -lb ~- e e 8 '¡ hf~ lb * h", VC~ h" + + V", + + l,~ V" V", ~, E 1, ~ e (a) (h) Figura 7.33 Configuración de emisor común: a) símbolo gráfico; b) circuito equivalente híbrido. 1, 1, - --E e + + V,b -lb~ V'b + V", 8 b e (a) (h) F'tgura 7.34 Configuración de base común: a) símbolo gráfico; b) circuito equivalente híbrido. Capítulo 7 Modelaje de transistores bipolares
- 357. circuitos equivalentes de parámetros-z y de parámetros-y, utilizan ya sea la fuente de voltaje o la fuente de corriente, pero nunca ambos en el mismo circuito equivalente. En la sección 7.7 se encontrarán las magnitudes de varios parámetros a partir de las características de los transistores dentro la región de operación que se obtenga en la red de pequeña señal equivalente deseada para el transistor. Para las configuraciones de emisor común y de base común, la magnitud de hr y de ho a menudo es tal que los resultados obtenidos para los parámetros importantes como Z¡, Zo,A~, y Al apenas se ven afectados si h,. y ho no se incluyen en el modelo. Debido a que hr por lo general es una cantidad relativamente pequeña, su eliminación se aproxima mediante hr =°y h,.V(}::;. 0, dando por resultado un equivalente de corto circuito para el elemento de retroalimentación como se muestra en la figura 7.35. La resistencia detenninada mediante 1Iho a menudo es lo suficientemente grande para ser ignorada en comparación con una carga paralela que pennita su reemplazo por medio un circuito abierto equivalente para los modelos de CE y CB, como se muestra en la figura 7.35. El equivalente que se obtiene en la figura 7.36 es muy similar a la estructura general de los circuitos equivalentes de base común yde emisor común obtenidos con el modelo r('. De hecho, los modelos híbrido equivalente y r(' para cada configuración se repitieron en la figura 7.37 con fines de comparación. La figura 7.37 esclarece que 1, 1, 1; -- -- -- 1, - ~ J j i ~; ~ .~ ¡---¡- h¡I, Figura 7.35 Efecto de la eliminación de hre y de hoe del circuitc equivalente híbrido. lb bO-':""---., 1, --r--I:~oc f hk1b e~________-4________~ ________~e 1, --e~__________, b>--_ _ _...J 1, --¡,.-------,-<>ce ... hfb lb 1 --- (a) ---- (b) ~ hfl, v, j o - Figura 7.36 Modelo equivalente híbrido aproximado. lb -bo-:'---., eO-----------4-________4-______~e 1, 1, e ,.=:::P=-------., I~C tal, bo----...J 11-..--_--001, ". .,/ '. :,3' .' "- ,",''':'' Figura 7,37 Modelo híbrido contra re: a) configuración de emisor común; b) configuración de base Común. , 7.6 El modelo híhrido equivalente 331
- 358. EJEMPLO 7.6 Figura 7.38 Circuito equivalente híbrido de emisor común para los parámetros del ejemplo 7.6. Figura 7.39 Modelo re de base común para los parámetros del ejemplo 7.6. 332 hie = [3r, I:::-'~ (7.28) y hj , = [3" I (7.29) A partir de la figura 7.37b. h =,h r, (7.30) Y hjb = -ex '" -1 (7.31 ) En particular, se observa que el signo negativo en la ecuación (7.31) se toma en cuenta por el hecho de que la fuente de corriente del circuito híbrido equivalente estándar apunta hacia abajo en lugar de la dirección real como se muestra en el modelo re de la figura 7.37b. Dados lE =2.5 mA, hj , =140, ho , =20 J.1.S (J.1.mho) y hah =0.5 J.1.S, calcular: a) El circuito híbrido equivalente para de emisor común. b) El modelo r, para base común. Solución a) r, = hie = r =o 26 mV 26 mV = = lOA Q lE 2.5 mA [3r, = (140)(1004 Q) = 1.456 kQ = = 50kQ 20J.1.S Obsérvese la figura 7.38. bo-----, - r----------r--------------~c I 140/, f ~=50kO /, • 't • h~ h,,' 1.456 ill • e < > - -____-------+--1- > 0 - - - - - - - - - 0 e b) r, = lOA Q ex ;: 1, r =o hob Obsérvese la figura 7.39. e --/, " ~ 10.40 b =--- = 2 MQ 0.5 J.1.S ¡/, " 'o=2MO 1 Capítulo 7 Modelaje de transistores bipolares e b
- 359. En el apéndice A se proporciona una serie de ecuaciones que relacionan los parámetros de cada configuración para el circuito híbrido equivalente. En la sección 7.8 se demuestra que el parámetro híbrido hfc (f3ac) es, de los parámetros híbridos, el menos sensible a un cambio en la corriente del colector. Por tanto. la suposición de que hfe = f3 es una constante para el rango de interés resulta ser una muy buena aproximación. Es h¡c = f3rc la que tendrá una variación significativa con 1c y se tiene que calcular a niveles de operación. porque puede tener un impacto real sobre los niveles de ganancia de un transistor amplificador. 7.7 DETERMINACIÓN GRÁFICA DE LOS PARÁMETROS h Mediante el uso de derjvadas parciales (cálculo), se puede mostrar que la magnitud de los parámetros h para el circuito equivalente de pequeña señal del transistor en la región de operación para la configuración de emisor común puede encontrarse mediante las siguientes ecuaciones: '" hie = h,e = hoe = av, di, dio di, dio (}v. t.v Ive _ be = oih = llib /u·=constante ; avb, _ t.vb, I avee = llvce ls=constante di; _ _,_O == ai/¡ (ohms) (7.32) (sin unidad) (7.33) (sin unidad) (7.34) (siemens) (7.35) En cada caso el símbolo II se refiere a un pequeño cambio en la cantidad alrededor del punto de operación estable. En otras palabras, los parámetros h están determinados en la región de operación para la señal aplicada, de tal forma que el circuito equivalente será el más exacto que esté disponible. Los valores constantes de /CE e lB se refieren en cada caso a la condición que se debe cumplir cuando se calculan varios parámetros a partir de las características del transistor. Para las configuraciones de base común y de colector común se pueden lograr las ecuaciones adecuadas mediante la simple sustitución de los valores adecuados de Vi' vo' i¡ e io' Los parámetros h¡e Yh,c están determinados a partir de las características de entrada o de base, mientras que los parámetros hfe y hae se obtienen desde la salida o de las características del colector. Debido a que h fe es por lo general el parámetro de mayor interés. se tratarán primero las operaciones acerca de este parámetro involucradas con las ecuaciones (7.32) a (7.35). El primer paso para calcular cualquiera de los cuatro primeros parámetros híbridos consiste en encontrar el punto de operación estable como 10 indica la figura 7.40. En la ecuación (7.34) la condición VCE; constante requiere que los cambios en la corriente de la base y en la comente del colector se hagan a lo largo de una línea recta vertical dibujada a través del punto Q que representa un voltaje colector-emisor fijo. Después la ecuación (7.34) necesita que se divida un cambio pequeño en la comente del colector entre el cambio correspondiente en la comente de la base. Para lograr la mayor exactitud posible, estos cambios deben hacerse lo más pequeños posibles. *La derivada parcial av/a;, proporciona una medida del cambio instantáneo en Vi debido a un cambio instantáneo en i,. 7.7 Determinación gráfica de los parámetros h 333
- 360. 334 ie (mA) H- _+60 ¡lA 6 +50 1'A 5 /"' Recta de carga +40 ¡lA " 1-----VCE 8.4 V (constante) 4 ~ +30 ¡lA 3 ~ 1 / Punto Q IJJ~ = +20 J..lA Aie '- IB-+15¡..¡.A 2 '- lBl = +10 ¡..tA 1 I ~ lB = OIlA .-l I L "'-... 1 O 5 (8.4 V) 10 15 20 U CE(V¡ Figura 7.40 Determinación de hfe" En la figura 7.40 se seleccionó el cambio en i/) para extenderse desde ISI hasta lB: a lo largo de la línea recta perpendicular en VCE. El cambio correspondiente en i{" se encuentra más adelante mediante el dibujo de líneas horizontales a partir de las intersecciones de IBI e IBl con VCE::; constante respecto al eje vertical. Todo lo que resta consiste en la sustitución de los cambios resultantes de i h e il " en la ecuación (7.34); esto es. tú . ,. I 111h vel:" =conMante 10-3 = = 100 10x 10-6 = (2.7 - L7) mA (20 - 10) J.1A En la figura 7.41 se traza una línea recta tangente a la curva de lB a través del punto Q para establecer una línea en JB::; constante. como lo requiere la ecuación (7 .35) para hoe. Se seleccionó un cambio en vCE y se calcula el cambio correspondiente en ic mediante el dibujo de unas líneas horizontales al eje vertical en las intersecciones sobre la línea en que lB =:: constante. Sustituyendo en la ecuación (7.35). se obtiene ie (mA) 7- +60 J..lA 6 +50 ¡lA 5 +40 ¡lA "4 ~ +30 IlA 3 ~ Punto Q +20 IJA ,-J lB - +15 ¡.¡.A (constante) 2 "1 +10 I'A 1 ¡ I~1 lB - , 1 "'-....1 1 O 5 7V 10 15 20 " Figura 7.41 Determinación de hQe • Capítulo 7 Modelaje de transistores bipolares
- 361. /li, IIh)=-. d vCl! 1/B =constante 0.1 X 10-3 = (2.2 - 2.1) mA I (ID - 7) V [,=+15 f'A = --- = 33 )1A/V = 33 X 10-6 S = 33 )1S 3 Para determinar los parámetros hie Yhre primero debe encontrarse el punto Q sobre la entrada o las características de base como se indica en la figura 7.42. Para hie , se dibuja una línea tangente a la curva en VCE = 8.4 V a través del punto Q, para establecer una línea en VCE = constante como lo requiere la ecuación (7.32). Luego se seleccionó un pequeño cambio en vbe' dando por resultado un cambio correspondiente en lb' Si se sustituye en la ecuación (7.32), se obtiene jB(~A) 30 20 15 - lO - L 0.6 Ih¡,1 = /lvb , I = !:J.ib vCE =constante = 15 X 10-3 10x 10-6 = 1.5 kQ VCE=OV VCE =lOY ¡CE=20V (733 - 718) mV (20 - 10) )lA :-- VCE == 8.4 V (constante) PuntoQ __ 1 Aib= 10 ~ / I I Figura 7.42 Determinación de hieo El último parámetro, h", se puede encontrar: primero al dibujar una línea horizontal a través del punto Qen lB = 15 )lA. Después, la selección natural consiste en elegir un cambio en vCE y encontrar el cambio que resulta en vBE como lo muestra la figura 7.43. Sustituyendo en la ecuación (7.33), se obtiene Ih 1= /lVb'l = " .ó.vce lB =constante (733 - 725) mV (20 - O) V = 8 X 10-3 20 = 4 X lo-' Para el transistor cuyas características aparecieron en las figuras 7.40 a la 7.43, el circuito híbrido equivalente en pequeña señal es el que se muestra en la figura 7.44. 7.7 Determinación gráfica de los parámetros h 335
- 362. re 336 30 20 VCE=ov VCE =lOV VCE =20V Punto Q ~ t.u,," == 20 V 15 f--------------'CIH-- 18 = 15 ~ (constante) lO 0.7 11 0.8 'lJBE(V) ....... ~ .6.u¡". == 0.008 V O 0.6 Figura 7.43 Determinación de hre , ~ 1.5 kQ(h"J b o-----.IVV.".---..,I 1, r-----~-----~·--oc ++ + VI>< 4 X 10-4 V,.,. ', ~ 33 pAN (h,,,J(.IlnYr) I e 0_ _ _-----'- IL______l______oe Figura 7.44 Circuito híbrido equivalente completo para un transistor que contiene las características que aparecen en las figuras 7.40 a 7.43. Como se mencionó con anterioridad. pueden hallarse los parámetros híbridos para las configuraciones de base común y de colector común empleando las mismas ecuaciones básicas con ias variables y características adecuadas. La tabla 7.1 lista los valores típicos de los parámetros para cada una de las configuraciones para el amplio rango de transistores disponibles hoy en día. El signo negativo indica que en la ecuación (7.34) cuando una cantidad creció en magnitud. dentro del cambio seleccionado, la otra disminuyó en magnitud. TABLA 7.1 Valores típicos de los parámetros para las configuraciones de emisor común, colector común y base común Parámetro Emisor común Colector común Base común h, 1 kn 1 kn 20 n h, 2.5 x IO~ =1 3.0 X 0-' hj 50 -50 -0.98 h 25 I1AN 25 ~AN 0.5 ~AJV IIh,. 40 kQ 40 kn 2 :vIQ Capítulo 7 Modelaje de transistores bipolares
- 363. Se observa en retrospectiva (sección 3.5: Acción amplificadora del transistor) que la resistencia de entrada de la configuración de base común es baja. mientras que la resistencia de salida es alta. También se debe tener en cuenta que la ganancia de corriente a corto circuito es muy cercana a 1. Para las configuraciones de emisor común y de colector común se nota que la resistencia de entrada es mucho mayor que la de la configuración de base común. y que la relación de la resistencia de salida a la de entrada es de aproximadamente 40: l. También hay que tomar en cuenta que para las configuraciones de emisor común y de base común hr es muy pequeña en magnitud. En la actualidad hay transistores disponibles con valores de h(1' que vanan desde 20 hasta 600. Para cualquier transistor, la región de operación y las condiciones bajo las cuales se esté empleando tendrán un efecto sobre varios de los parámetros h. En la sección 7.8 se tratan los efectos de la temperatura. la corriente y el voltaje del colector sobre los parámetros h. 7.8 VARIACIONES DE LOS PARÁMETROS DE TRANSISTORES Existe un gran número de curvas que pueden dibujarse para mostrar las variaciones de los parámetros h debido a la temperatura. la frecuencia, el voltaje y la corriente. Lo más interesante y útil en esta fase del desarrollo incluye las variaciones de los parámetros h con la temperatura de la unión y el voltaje y la corriente del colector. En la figura 7.45 se indicó el efecto de la corriente del colector sobre los parámetros h. Debe tenerse cuidado acerca de la escala logarítmica que se utiliza sobre los ejes vertical y horizontal. En el capítulo 11 se ex~mínarán las escalas logarítmicas. Todos los parámetros se han normalizado a la unidad de tal manera que un cambio relativo en magnitud respecto a la corriente del colector pueda detenninarse con facilidad. En cada conjunto de curvas, como las de la figura 7.46, siempre se ha indicado el punto de operación en el cual se encuentran los parámetros. Por esta situación en particular. el punto estable está en la intersección de VCE = S.OV e lc= 1.0 mA. Debido a que la frecuencia y la temperatura de operación también afectarán los parámetros h, es importante indicar estas cantidades sobre las curvas. En 0.1 mA, h¡e es aproximadamente 0.5 o el50% de su valor a 1.0 mA, mientras que a 3 mA, es de 1.5 del 150% de dicho valor. En otras palabras, si hft.: = 50 cuando lc= LO mA. hfl: ha cambiado de un valor lc = 1 mA VCE == 5 V T=25°C f=tkHz 20 OOO~ ~ h~ 0.02 0.01 I O.t 0.2 ! 0.5 ! 2 ! 5 ! 10 ~---hit' ! 20 ! 50 •Ic(mAl Figura 7.45 Variaciones de los parámetros híbridos respecto a la corriente del colector. 7.8 Variaciones de los parámetros de transistores 337
- 364. 338 3000 2000 000 700 500 300 lE = 1 mA 200 (% de Va = 5 V valor de cada cantidad) h h" " h" V cE =5V t-------------¡~~==~~~~~~~;;~~~T=250( --00 hl, t= 1 kHz 70 hit! 50 30L-~~--~--L-~----L-~~~--~--~--__ 0.2 0.5 2 5 10 20 50 JOO VCE (V) figura 7.46 Variaciones de los parámetros híbridos respecto al potencial colector-emisor. de 0.5(50) = 25 hasta 1.5(50) = 75 con un cambio de le desde 0.1 mA hasta 3 mA. Sin embar- go, debe considerarse el punto de operación cuando le = 50 mA. Ahora la magnitud de hre es aproximadamente 11 veces, igual a cuando se definió en el punto Q, una magnitud que no pennite eliminar'este parámetro del circuito equivalente. El parámetro hoe es aproximadamente 35 veces su valor nonnalizado. Este incremento en hoe disminuirá la magnitud de la resistencia de salida del transistor a un punto donde puede acercarse a la magnitud del resistor de carga. Por tanto, no existiría una justificación para eliminar hoe del circuito equivalente sobre una base aproximada. En la figura 7.46 se)ndica la variación en magnitud de los parámetros h sobre una base normalizada ron los cambios en el voltaje del colector. Este conjunto de curvas se normalizó en el mismo punto de operación del transistor estudiado en la figura 7.45, de tal fcnna que / puede establecerse uná comparación entre los dos conjuntos de curvas. Se nota que h ie y hfe son relativamente estables en magnitud, mientras que hoe y hre son mucho mayores a la izquierda ya la derecha del punto de operación seleccionado. En otras palabras, hoe y hre son mucho más sensibles a los cambios en el voltaje del colector, de lo que son hie y hfe' Es interesante observar a partir de las figuras 7.45 Y7.46 que el valor de h¡e es el que tiene cambios mínimos. Por tanto, el valor específico de la ganancia de corriente, sea hfe o [3, puede, sobre una base aproximada y relativa, considerarse constante para el rango de la comente y el voltaje del colector. El valor de h" =f3r, varía de manera importante con la corriente del colector, como era de esperarse, debido a la sensibilidad de r, hacia la corriente del emisor (lE '" le)' Es por esto una cantidad que debe determinarse 10 más cercana posible a las condiciones de operación. Para los valores abajo del VCE especificado, hre es casi constante, pero aumenta de manera considerable para valores más altos. Por fortuna, para la mayoria de las aplicaciones tanto la magnitud de hre como la de hoe pueden a menudo ignorarse, porque so::J. muy sensibles a la corriente del colector y al voltaje del colector al emisor. En la figura 7.47 se graficó la variación en los parámetros h debido a los cambios en la temperatura de la unión. El valor de normalización se tomó a temperatura ambiente: T = 25 nc. La escala horizontal es lineal y no una escala logarítmica como la que se utilizó en las figuras 7.45 y 7.46. En general, todos los parámetros aumentan en magnitud con la temperatura; sin embargo, el parámetro menos afectado es hoe' mientras que la impedancia de entrada hie cambia con mayor rapidez. El hecho de que h¡, cambiará desde el 50% de su valor normalizado a -50 oC hasta 150% de su valor normalizado a +150 oC, indica que la temperatura de operación debe considerarse con cuidado en el diseño de circuitos de transistores. Capítulo 7 Modelaje de transistores bipolares
- 365. :1agniwd relativa de los parámetros 3.0 (HP congelada) (HP en ebullición) h" 2.0 le = l mA 1.5 L~::::::'--- h¡, ~'á = 5 V T= 25' C "·-1.0 f=lkHz 0.7 0.5 t0.4 O.3."-__h~"~I____~I__+--L____~I______LI____~I______~. -100 -50 O 25' 50 100 150 200 T ('C) Temperatura ambiente 7.9 ANÁLISI5g0R COMPUTADORA Al aparecer de una fuente de comente controlada por comente (CCCS, por sus siglas en inglés, Current-Controlled Curr.ent Source) en el modelo equivalente de un transistor, requiere que se introduzca el fonnato de PSpice para tal fuente. El fonnato se inicializa mediante la literal F, como se muestra a continuación: FBJT.~-' nombre 3 2 (+N) (-N) "---'--.~ fuente controlada por corriente controladora v~~ no'mbre de la fuente de voltaje controlada "º'~magnitud del multiplicador para la fuente controlada El nombre (hasta siete caracteres) asignado a la fuente controlada está seguido por los nodos positivo y negativo para la fuente. La literal V debe aparecer antes del nombre de la fuente de voltaje de dc estableciendo la dirección de la corriente de control. La fuente de voltaje debe estar en el mismo circuito en serie que la corriente de control y polarizada, de tal fonna que se establezca una corriente en la dirección opuesta de la corriente de controL Se requiere la dirección opuesta porque en PSpice la corriente de una fuente independiente de voltaje está definida para tener una dirección opuesta a la "presión" aplicada de la fuente. Su magnitud es de OV, en caso de que su único propósito sea el de establecer la dirección de la corriente de control. El último factor del formato es el factor de multiplicación para la fuente de corriente controlada. Debido a que la definición de la fuente de volUUe debe ser parte de la red que aparece en el archivo de entrada, una línea por separado debe definir el nombre, la polaridad y la magnirud de la fuente de de. Se utilizará el modelo de la figura 7.48 para la configuración del transistor de base común. Para la configuración del transistor de emisor común se empleará el modelo de la figura 7.49. Vsensor --------~------oc Figura 7.47 Variaciones de los parámetros híbridos respecto a la temperatura. r-------~----~c 1~lb Ir 0::=- (' h".. ~----------~------~------~~----~.h Ieo-------------__--------~~--------__------~e Figura 7.48 Modelo de base común para PSpice. Figura 7.49 Modelo de emisor común para PSpice.
- 366. EJEMPLO 7.7 340 Escriba el archivo de entrada para el amplificador de emisor común de la figura 7.50. solicitando la magnitud y el ángulo de la fase del voltaje de salida Vo' flgura 7.50 Ejemplo 7.7. Solución ~/h 120lh Re 4.7 ka En la figura 7.51 aparece el archivo de entrada de la figura 7.50. Las primeras dos líneas describen las dos fuentes de lared con un ángulo de 0° que no está incluido en la descripción de la fuente de ac, debido a que se trata del valor implícito cuando nO se especifica. Se define la impedancia de entrada f3reen la tercera línea y la fuente de comente controlada en la siguiente línea. Compárese la descripción de la fuente de comente controlada con la hecha anteriormente de las fuentes CCCS. La impedancia de salida es de 40 kQ entre las terminales 3 y O. el resistor Re es la resistencia de colector del diseño. La frecuencia seleccionada para el análisis en ac (se debe especificar una frecuencia) es de 1 kHz y la siguiente línea solicita la magnitud y el ángulo de fase del voltaje de salida Vo ' Recuérdese que el comando .OPTIONS NOPAGE elimina parte del material superfluo en el archivo de salida. Com=on-emitter amplifier of Fig. 7.50 **** CIRCUIT DESCRIPTION ••*•••••••**.***•••••*****•••••••••••**•••**•••••••*.***••••*.***.*.*** VI 1 o AC 2MV VSENSE 1 2 o RBRE 2 o 1.6K FBETA 3 o VSENSE 120 RO J o 40K Re 3 o 4.7:K .AC LIN 1 11< lI<: .PRINT AC VM(3,O) VP(3,O) .OPTIONS NOPAGE .ENO **** SMALL SIGNAL.BIAS NODE VOLTAGE IfODE ( 1) 0.0000 ( 2) SOLUTION VOLTAGE 0.0000 VOLTAGE NAIIE VI SOURCE CURRENTS CURRENT O.OOOE+OO O.OOOE+OO TEllPERATUR8 - NODE VOLTAGE ( 3) 0.0000 VSENSE TOTAL POWER DISSIPATION O.OOE+OO WATTS *.** AC ANALYSIS FREQ VM(3,O) VP(3,O) 1.OOOE+03 6.309E-Ol 1.800E~02 TEMPERATURE =: 27.000 DEG e NODE VOLTAGE 27.000 DEe e Figura 7.51 Análisis por medio de PSpice para la red de emisor común de la figura 7.50. Capítulo 7 Modelaje de transistores bipolares
- 367. Los resultados indican que la magnitud del voltaje de salida es de 630.9 mV, lo que da por resultado una ganancia sin carga de I VI 630.9 mV A,.. = _0 = = 315.45 " ,Vi 1 2 rnV un nivel que caerá cuando se conecte una carga. Los resultados también indican un cambio de fase de 1800 entre Vv y Vi tal como se esperaba para la configuración de emisor común. § 7.2 Amplificación en el dominio de ac L a) ¿Cuál es la amplificación esperada de un amplificador a BJT si la fuente de se hace cero volts? b) ¿Qué sucederá a la señal de salida de ae si el nivel es insuficiente? Trace el efecto sobre la fonna de onda. c) ¿Cuál es el coeficiente de eficiencia de un amplificador en el cual el valor efectivo de la corriente a través de una carga de 2.2 kn es de 5 mA y el consumo de una fuente de de de 18V es de 3.8 mA? 2. ¿Puede desarrollarse alguna analogía para explicar la importancia del nivel de dc sobre la ganancia en ac resultante? § 7.3 Modelaje de transistores BJT 3. ¿Cuál es la reactancia de un capacitor de 1O-,UF a una frecuencia de 1kHz? Para aquellas redes en las cuales los niveles de resistencia están por lo general en el rango de los kilohms, ¿es una buena suposición el empleo del corto circuito equivalente para las condiciones recién descritas? ¿Qué tal a 100 kHz' 4. Dada la configuración de base común de la figura 7.52, dibuje el equivalente de ac utilizando la notación para el modelo de transistor que aparece en la fIgura 7.5. c" ( Re Figura 7.52 Problema 4. 5. a) Describa la diferencia entre los modelos re e híbrido para un transistor BIT. b) Liste, para cada modelo, las condiciones bajo las cuales debe aplicarse. § 7.4 Los parámetros importantes: Z,. Zo' A,. A, + 6. a) Calcular 2¡ si Vs =40 mV, Rsensor = 0.5 kQ e 1i =20 /lA, para la configuración de la figura 7.7. b) Utilizando los resultados del inciso a, calcular Vi si se cambia la fuente aplicada a 12 mV con una resistencia interna de 0.4 kQ. 7. a) Calcular 20 si V = 600 mV, Rsen,or = 10 ka: e 10 = 10 ¡.lA. para la configuración de la figura 7.10. b) Utilizando la 20 obtenida en del inciso a, calcular ILpara la configuración de la figura 7.7 si RL = 2.2 kQ, e Jamplificador = 6 pA. Problemas PROBLEMAS 341
- 368. 342 + v, 8. Dada la configuración BJT de la figura 7.53, calcular: I a) Vi' b) Z¡ e) A,,,, d) A", li=IO~A - 18mV A O,6kQ -Zi + V, Amplificador a transistor BJT + ~= 3.6 V -, Figura 7.53 Problema 8. 9. Para el amplificador a BJT de la figura 7.54, calcular: a) J¡. b) Z¡ c) Vo' d) lo' e) A¡ usando los resultados de los incisos a y d. f) A¡ utilizando la ecuación (7.10). 1 + , o -l IkQ -+ + Zi 1 ~ 12rnV V¡ = 4 rnV Amplificador a transistor BJT V, RL 0.51 kQ I - - Figura 7.54 Problema 9. § 7.5 El modelo de transistor r, 10. Se aplica una señal de 10 mV a la configuración de base común de la figura 7.17, dando por resultado una corriente del emisor de 0.5 mA. Si a = 0.980. calcular: a) Z¡- b) V, si RL = 1.2 kQ. c) Av= VJVi" d) Zoconro=ooQ. e) A¡ = IJI¡. f) lb' 11. La corriente del emisor es de 3.2 mA y a = 0.99 en la configuración de base común de la figura 7.17. Calcular lo siguiente si el voltaje aplicado es de 48 mV y la carga es de 2.2 k,Q. a) re' b) Zi' c) le' d) V" e) Av' f) lb' 12. Usando el modelo de la figura 7.27, calcular 10 siguiente para un amplificador de emisor común si f3 =80. lidc) =2 mA y r, =40 kn, a) Z¡. b) lb' e) A¡ =IJI¡ =l/lb si RL = 1.2 k,Q. d) A, si RL = 1.2 kn, Capítulo 7 Modelaje de transistores bipolares
- 369. 13. La impedancia de un amplificador de emisor común es de 1.2 ill con f3 = 140, ro:;;;; 50 kQ YRL = 2.7 kD.. Calcular: a) re. b) Ib siV¡=30rnY. e) lc' d) A¡ = l/li = ILllb' e) Av= V/Vi' '-- § 7.6 El modelo híbrido equivalente 14. Dados [E (de) = 1.2 mA, (3= 120 Yr, =40 kQ. dibujar los: a) Modelo híbrido equivalente de emisor común. b) Modelo re equivalente de emísor común. e) Modelo híbrido equivalente de base común. d) Modelo re equivalente de base común. 15. Dados h¡e = 2.4 kQ, h¡e ~ 100. h" = 4 x l<r' y h" = 25 pS. dibujar los: a) Modelo híbrido equivalente de emisor común. b) Modelo re equivalente de emisor común. c) Modelo híbrido equivalente de base común. d) Modelo re equivalente de base común. 16. Redibujar la red de emisor común de la figura 7.3 para la respuesta en ac con el modelo híbrido equivalente aproximado sustituido entre las terminales adecuadas. 17. Redibujar la red de la figura 7.55 para la respuesta en ac insertando el modelo re entre las terminales adecuadas. Incluir ro. 18. Redibujar.la red de lafigura 7.56 para la respuesta en ac insertando el modelo re entre las tenninales adecuadas. Incluir ro' Re VEE R8 C RE + ~e Ce B E Ce v, ', + r.V, ', ~1Figura 7.55 Problema 17. FIgura 7.56 Problema 18. 19. Dados los valores típicos de h¡C = 1 kQ, hrc = 2 x 1()-4 y Av = -160 para la configuración de entrada de la figura 7.57: a) Determinar Vo en términos de V¡" b) Calcular lb en términos de Vi' c) Calcular lb si se ignora hreVo. d) Precisar el porcentaje de diferencia en lb con la ayuda de la siguiente ecuacíón: lb(sin h ) - ¡b(con hre) re x 100% lb(sin hre) % en diferencia en lb = e) ¿Es válido el método de ignorar los efectos de h,eVo para los valores típicos utilizados en este ejemplo? Problemas -vcc Re R, ... + Figura 7.57 Problemas 19,21. 343
- 370. 344 20. Dados los valores típicos de RL == 2.2 ka y ho~' = 20 pS, ¿resulta una buena aproximación ignorar los efectos de 1/hoe sobre la impedancia total de carga'? ¿Cuál es el porcentaje de diferencia en la carga total sobre el transistor utilizando la siguiente ecuación? o/e de diferencia en la carga total 21. Repetir el problema 19 empleando los valores promedio de los parámetros de la figura 7.28 con A,.~-180. 22. Realizar otra vez el problema 20 para RL = 3.3 ka y el valor promedio de hoe en la figura 7.28. § 7.7 Determinación gráfica de los parámetros h 23. a) Determinar hj " cuando fe = 6 mA y leE = 5 V. utilizando las características de la figura 7.40. b) Repetir el inciso a cuandofc = 1 mAy lCE= 15 V. 24. a) Calcular hoe cuando Ic = 6 mA y VCE =: 5 V. utilizando las caracteósticas de la figura 7.41. b) Realizar de nuevo el inciso a cuando le::: 1 mA y VCE::: 15 V 25. a) Determinar hic cuando lB::: 20 ¡.tA YVCE = 20 V. utilizando las características de la figura 7.42. b) Repetir el inciso a cuando lB::: 5 ¡.tAy V CE ::: 10 V. 26. a) Determinar hre cuando lB = 20 J.lA utilizando las características de la figura 7.43. b) Repetir el inciso a cuando lB = 30 J1.A. 827. Utilizando las características de las figuras 7.40 y 7.42, calcular el modelo híbrido equivalente de emisor común aproximado cuando lB = 25 J1Ay VCE =- 12.5 V. '" 28. Calcular el modelo re de emisor común cuando lB:: 25 J1A Y leE::: 12.5 V utilizando las caractensticas de las figuras 7.40 Y7.42. 29. Con el uso de los resultados de la figura 7.44, dibuje el modelo re equivalente para el transistor que tiene las características que aparecen en las figuras 7.40 a 7.43. Incluir ro' § 7.8 Variaciones de los parámetros de transistores Para los problemas 30 a 34, se utilizan las figuras 7.45 a 7.47. 30. a) Empleando la figura 7.45. calcular la magnitud del porcentaje de cambio en h¡e cuando existe un cambio en le de 0.2 mA almA utilizando la ecuación % de cambio h¡,(O.2 mAl - hf,(l mAl x 100% h¡,(O.2 mAl b) Repita el inciso a para un cambio en le de 1 mA a 5 mA. 31. Vuelva a hacer el problema 30 calculando hie (con los mismos cambios en le)' 32. a) b) 33. a) b) 34. a) b) * 35. a) bl e) d) Si hoe = 20 f.1S cuando le = 1 mA en la figura 7.45, ¿cuál es el valor aproximado de hoe cuando le = 0.2 rnA? Calcular su valor resistivo a 0.2 mA y compararlo con una carga resistiva de 6.8 H2. ¿Es un buen sistema el ignorar en este caso los efectos de l/hoe? Si hoe = 20 J1.S cuando le = 1 mA en la figura 7.45. ¿cuál es el valor aproximado de hoc cuando Ic=lOrnA? Calcular su va.or resistivo a 10 mA Ycompararlo con una carga resistiva de 6.8 c.Q. ¿Es un buen sistema el ignorar en este caso los efectos de 1lhoe? Si hre =2 X lQ-4 cuando le =1 roA en la figura 7.45. ¿cuál es el valor aproximado de hre cuandole =O.1 mA? Utilizando el valor determinado de h en el inciso a, ¿puede ignorarse h como una buena aproximación si Av = 21 O? re re Al revisar las características de la figura 7.45, ¿cuál parámetro cambió lo menos posible para el rango completo de corriente del colector? ¿Cuál fue el parámetro que observó más cambios? ¿Cuáles son los valores máximo y mínimo para lfhoe? ¿Es una buena aproximación llhoJ RL == RL más adecuada con los valores altos o bajos de la corriente del colector? ¿En qué región del espectro de corriente es más adecuada la aproximación hreVce == O? Capítulo 7 Modelaje de transistores bipolares
- 371. * 36 a) Al repasar las características de la figura 7.47, ¿cuál fue el parámetro que tuvo más cambio debido al incremento en la temperatura? b) ¿Cuál tuvo menos cambio? c) ¿Cuáles son los valores máximo y mínimo de h¡) ¿Es significativo el cambio en magnitud? d) ¿Cómo varía re con respeclO al incremento en la temperatura? Simplemente calcule el valor en tres o cuatro puntoS y compare sus magnitudes. e) ¿Dentro de qué rango de temperaturas cambian menos los parámetros? § 7.9 Análisis por computadora PSpice 37. Escriba el archivo de entrada para la red de base común de la figura 7.58 y solicite: a) La magnitud y la fase de Vi} b) La magnitud de la corriente de salida lo' e) La magnitud de la corriente Ir. (y compárela contra 1). d) La magnitud de la comente 1(:. J, --+ ~ =4 mV llL '., '. 20n t O.98fc Figura 7.58 Problemas 37,39. Jo ~ 1 '. : • 50kQ RL + 2.2kQ Vo 38. Escriba el archivo de entrada para la red de emisor común de la figura 7.59 Ysolicite: a) La magnitud y la fase de Vo' b) La magnitud de lo' e) La magnitud de la comente Ir (y compárela contra 1). d) La magnitud de la comente de entrada lb' lb -- t+ I :I 2kQ h" f lOOfb •lOrnY '., h¡l. I II Figura 7.59 Problemas 38, 40. BASIC 39. Repita el problema 37 utilizando BASIC. 40. Repita el problema 38 utilizando BASIC. * Los asteriscos indican problemas más difíciles. 1 '. ti" + 1 RL 3.3 kn V"h~ 1 20 ¡¡S Problemas 345
- 372. CAPÍTULO Análisis a pequeña señal del transistor bipolar -] r-.........................................L 346 8.1 INTRODUCCIÓN Los modelos de transistores que se presentaron en el capítulo 7 se utilizan ahora para llevar a cabo un análisis en ac a pequeñaseñal de las configuraciones estándar de redes de transistores. Las redes analizadas representan la mayoría de aquellas actualmente utilizadas en la práctica. Las modificaciones a las configuraciones estándar se examinarán con relativa facilidad una vez que se revise y entienda el contenido de este capítulo. Debido a que el modelo r, es sensible al punto real de operación, será el modelo primario para el análisis que se desarrollará. Sin embargo, para cada configuración, se examina el efecto de la impedancia de salida como es proporcionado por el parámetro hoe del modelo equivalente híbrido. Para demostrar las similitudes que existen entre los modelos, se dedica una sección al análisis a pequeña señal de las redes BJT que únicamente utilizan el modelo híbrido equivalente. El análisis de este capítulo no incluye una resistencia de carga RL o la resistencia de la fuente R,. Se reserva el efecto de ambos parámetros para un método para sistemas en el capítulo 10. El análisis por computadora incluye una breve descripción del modelo de transistor empleado en el paquete de programas PSpice. Este programa demuestra el rango y profundidad de los sistemas de análisis por computadora, los cuales están disponibles en la actualidad y lo relativamente fácil que resulta capturar una red compleja e imprimir los resultados deseados. Se incluye un programa en BASIC para permitir una comparación entre el uso de un paquete de programas y un lenguaje de computación. 8.2 CONFIGURACIÓN DE EMISOR COMÚN CON POLARIZACIÓN FIJA La primera configuración que se analizará con detenimiento es la red de polarización fija de emisor común de la figura 8. L Se observa que la señal de entrada Vi se aplica a la base del transistor mientras que la salida VD está en el colector. Además, la corriente de entrada Ii no es la corriente de la base sino la corriente de la fuente. mientras que la corriente de salida lo proviene del colector. El análisis a pequeña señal comienza por eliminar los efectos de de de Vce y reemplazar los capacitares de acoplamiento Cl y C, mediante cortos circuitos equivalentes, lo cual origina la red de la figura 8.2. En la figura 8.2 se observa que la tierra común de la fuente de y la terminal del emisor del transistor permite la reubicación tanto de Rs como de Re en paralelo con las secciones de entrada y de salida del transistor, respectivamente. Nótese además, la colocación de los parámetros importantes de la red Zi' Zo' Ii e lo en la red que se redibujó. La sustitución del modelo Te para la configuración de emisor común de la figura 8.2 dará por resultado la red de la figura 8.3.
- 373. RB J, - Bv, o-----}t---+-<>---! e, -z, ... Figura 8.1 Configuración de polarización fija de emisor común. Figura 8.2 Red de la figura 8.1 después de eliminar los efectos de Vco el y e2- figura 8.3 Sustitución del modelo re en la red de la figura 8.2. 1, -+ Z, -V, ... b l /3r; ~ fllb .¡, 1, --e h + " V, Re --... z, 1-... El siguiente paso consiste en calcular /3, re y ro' La magnitud de f3 por lo general se obtiene mediante una hoja de especificaciones o por medición directa utilizando un trazador de curvas o mediante un instrumento para probar transistores. Debe determinarse el valor de re a partir de un análisis en de del sisterna~ por su parte, la magnitud de rose obtiene por lo general mediante la hoja de especificaciones o de las características. Suponiendo que se hayan determinado f3, r, y ro_ se obtendrán las siguientes ecuaciones para las características importantes de dos puertos del sistema. Z¡: La figura 8.3 revela que ohms (8.1 ) Para la mayor parte de las situaciones, RB es mayor que f3r, más de 10 veces (se debe recordar a partir del análisis de los elementos en paralelo que la resistencia total de dos resistores en paralelo siempre es menor y muy cercana a la más pequeña en caso de que una sea mucho mayor que la otra), lo cual pennite la siguiente aproximación: Zi ;: f3r, I ohms '------'RB 2= lO/3r, (8.2) Zo: Recuérdese que la impedancia de salida Zo se calculó cuando Vi ~ O. Para la figura 8.3, cuando Vi ~ O, li ~ lb ~ O, dando por resultado una equivalencia de circuito abierto para la fuente de corriente. El resultado es la config~ración de la figura 8.4. I Zo ~ Rc11ro ohms (8.3) Si ro ;?: lORD' con frecuencia se aplica la aproximación Re ro';:: Re y I Z "Rc Io r,,~ !ORe (8.4) 8.2 Configuración de emisor común con polarización fija 1 ... Figura 8.4 Determinación. de Zo para la red de la figura 8.3. JL 347
- 374. , JL- 348 Av: Los resistores ro y Re están en paralelo, y V, = -¡3Ih(RcII rol V lb;;;:: - ' - ¡3r,. pero de manera que y (8.5) (8.6) Se observa la ausencia explícita de ¡3 en las ecuaciones (8.5 y 8.6), aunque se reconoce que ¡3 debe utilizarse para determinar re' Ai : La ganancia de corriente se calcula de la siguiente manera: Al aplicar la regla del divisor de corriente a los circuitos de entrada y de salida, 1, (r)(¡3lb) e lo r,¡3 = ro + Re lb ro + Re con lb (RB)(l) o lb = RB = RB+ ¡3r, li RB + ¡3r, El resultado es A, lo eO~cb~ ~ ro¡3 ~ ~ R B )= = 4 ¡;- = ro + Re RB + ¡3r,1, Y Ai lo ¡3RB ro (8.7)= = li (ro + Re)(RB+ ¡3r,) la cual ciertamente es una expresión compleja y difícil de manejar. Sin embargo, si ro ~ 1ORe y RB ;;::: lOj3re. lo cual sucede a menudo, ¡3RBro • A, lo = - li (r)(RB) y Ai - ¡3 1" > IORe R, > IOP'. (8.8) La complejidad de la ecuación (8.7) sugiere que puede desearse el retorno a una ecuación como la ecuación (7.10) la cual emplea Ao y Z,. Esto es, (8.9) Relación de la fase: El signo negativo para Av en la ecuación obtenida indica que ocurre un cambio de fase de 1800 entre las señales de entrada y de salida, como se muestra en la figura 8.5. Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 375. Vee Re Re P-tr.O t V, I Para la red de la figura 8.6: a) Detenninar r('> b) Encontrar Z; (cuando re = 00 Q). e) Calcular Z" (cuando ro = 00 Q). d) Determinar A, (cuando ro = 00 Q). e) Encontrar A; (cuando ro = 00 Q). tYo I ~, figura 8.5 Demostración del cambio de fase de 1800 entre las formas de onda de entrada y salida. f) Repetir los incisos e a e incluyendo ro =50 kQ en todos los cálculos y comparar los resultados. r----r--o 12 V 3kQ 470 Iill 1; - ~ 1, ( o ~, V; o-----}1--+-----1 10 ~F -10 ~F -z, ... Solución a) Análisis en DC: Vee - VBE ¡B = ---""---""- l2V - 0.7V --c~-- = 24.04}lA 470kQ lE = (/3+ l)lB = (101)(24.04 ¡.LA) = 2.428 mA 26 mV 26mV r =- - = = 10.71 Q , lE 2.428 mA b) {3r, = (100)(10.71 Q) = 1.071 kQ Z; = RB 11 {3r, = 470 kQ 111.071 kQ = 1.069 kQ e) Zo = Re '" 3 kQ 3kQ 10.71 Q = -280.11 e) Dado que RB ~ 10{3r,(470 kQ> 10.71 kQ) A; ;: f3 = 100 Figura 8.6 Ejemplo 8.1 . 8.2 Configuración de emisor común con polarización fija J[ EJEMPLO 8.1 349
- 376. ][ 350 f) Zo = rJlRe = 50kQII3kQ = 2.83kQ vs. 3kQ ro 11 Re 2.83 kQ A~ = - ~-'---''- =- - - = -264.24 vs. -280.11 10.71 Qr, f3RB ro (100)(470 kQ)(50 kQ) _----.:~-"---- = --.:...-.:...-_-'-.:.-.:...-_- (ro + Rc)(R8 + f3r,) (50 kQ + 3 kQ)(470 kQ + 1.071 kQ) = 94.13 vs. lOO Como verificación: Z, -(-264.24)( 1.069 kQ) A. = -A - = = 94.16 , ~ Rc 3 kQ la cual difiere ligeramente debido sólo a la precisión que se lleva a través de los cálculos. 8.3 POlARIZACIÓN MEDIANTE DIVISOR DE VOLTAJE La siguiente configuracíón que se analizará es la red de polarización mediante divisor de voltaje de la figura 8.7. Considérese que el nombre de la configuración es un resultado de la polarización mediante divisor de voltaje en el lado de la entrada para calcular el nivel en de de VE' Vee R, li - B V, o-----} e, -Zi R, V, Re e E RE {----<o v, e, ---Z, CE Figura 8.7 Configuración de polarización mediante divisor de voltaje. Al sustituir el circuito equivalente r, se obtendrá la red de la figura 8.8. Se observa la ausencia de RE debido al efecto de reducción de baja impedancia del capacitar de desvío, CE' Esto es, a la frecuencía (o frecuencias) de operación, la reactancia del capacitares tan pequeña en comparación con RE que se maneja como un corto circuito para la señal a través de RE' Cuando Vcc se + Vi - li --Zi ..... R, ~ R' b b 11 1 R, ~ Pr, e e ~ h + •/JI, 'o Re V, I ~ -Z, -e '*' Figura 8.8 Sustitución del circuito equivalente re en la red equivalente de ac de la figura 8.7. Capítulo 8 Análisis a pequeña señal del transistor bipolar .
- 377. iguala a cero coloca una terminal de Rl y Re a potencial de tierra, como se muestra en la figura 8.8. Además, se observa que R¡ y R2 permanecen como parte del circuito de entrada mientras que Re forma parte del circuito de salida. La combinación de R¡ y R2 está defini- da por medio de (8.10) Zi: De la fIgura 8.8, Zi = R'II f3r, (8.11 ) Zo: De la figura 8.8, cuando se hace V, a OV se obtiene lb = O ilAy f3lb = OmA, Zo = RJ ro I (8.12) (8.13) A,: Ya que Re y ro están en paralelo, Va = - (f31b)(Re 11 r.l V lb = , f3r, e V = - f3(;: j(Re 11 r.l" de manera que A, Va Rellro (8.14)=- = Vi r, y la cual se nota que es una réplica exacta de la ecuación que se obtuvo para la configuración de polarización fija, Para ro;" lORe (8.15) Ai : Debido a que la red de la figura 8.8 es tan similar a la de la figura 8.3, excepto por el hecho que R'= R, 11 Rz= RB , la ecuación para la ganancia de corriente tendrá el mismo formato que la ecuación (8.7). Esto es, (8.16) Ai lo f3R'ro = - 1 ro(R' + f3r,), y Ai lo f3R' (8.17)=- - li R' + f3re ro ~ lORc 8,3 Polarización mediante divisor de voltaje .J L 351
- 378. J[ EJEMPLO 8.2 352 y (8.18) Como una opción, (8.19) Relación de la fase: El signo negativo de la ecuación (8.14) revela un cambio de fase de 1800 entre V(J y Vi· Para la red de la figura 8.9, encuéntrese: a) rlO. b) Z,. e) Zo (cuando ro = = O). d) A, (cuando ro = =O). e) A¡ (cuando ro = = O). f) Los parámetros de los incisos b a e si ro;;;; 11h01' ;:: 50 kQ Ycompare los resultados. Solnción 22 v 56Hl 10 ~F V; o---}l~-+-----1 -/, -z, 8.2 kQ a) De: La prueba de ,6RE > lOR2 (90)(1.5 kQ) > 10(8.2 kO) 135 kO > 82 kO satisfecha Utilizando el método aproximado, Figura 8.9 Ejemplo 8.2. (8.2 kO)(22 V) Vcc = =2.81 V 56 kO+ 8.2 kO VE = VB - VBE = 2.81 V - 0.7 V = 2.11 V Capítulo 8 Análisis a peqneña señal del transistor bipolar
- 379. V 2.11 V lE = ~ RE 1.5 ka = IAlmA 26roV 26roV r, = - - = - - - = 18.44Q -lE 1.41 roA b) R' = R, 11 R, = (56 ka) 11 (8.2 ka) = 7.15 ka Z¡ = R' 11 [3r, = 7.15 ka 11 (90)(18.44 a) = 7.15 ka 111.66 kQ = 1.35 ka e) Z" = Re = 6.8kQ Re 6.8 kQ d) A, = - - = - - - = -368.76 r,. 18.44 Q e) La condición R' 2 10[3r,. (7.1 S kQ 2 1O( 1.66 kQ) = 16.6 kQ no está satisfecha. Por tanto, [3R' (90)(7.15 kQ) A¡ := - - - = - - - - - - = 73.04 R' +[3r, 7.15 kQ + 1.66 kQ f) Z, = 1.35 ka Zo = Re 11 r" = 6.8 kQ 1150 kQ = 5.98 ka vs. 6.8 kQ Re 11 ro 5.98 kQ A = - = - = -324.3 VS. -368.76, 18.44 Q La condición: r" 2 lORe (50 kQ;o, 10(6.8 kQ) = 68 kQ) No está satisfecha. Por tanto, A, = __...:[3_R_'r..c.,,__ = ___(9_0)_O_._15_k_Q_)(_5_0_kQ_)_ _ (r" + Re)(R' + [3r) (50 kQ + 6.8 kQ)(7.15 kQ + 1.66 kQ) 64.3 VS. 73.04 Existió una diferencia considerable en los resultados de Z(). A, y A¡ debido a que no se satisfizo la condición ro;;::: 1ORe- 8.4 CONFIGURACIÓN DE E-C CON POLARIZACIÓN EN EMISOR Las redes que se examinaron en esta sección incluyen un resistor en emisor que puede tener o no un desvío en el dominio de ac. Primero se considerará la situación sin derivación y luego se modificarán las ecuaciones obtenidas para la configuración con desvío. Sin desvío En la figura 8.10 aparece la configuración más básica de las que no poseen desvío. El modelo re equivalente se sustituyó en la figura 8.11, pero se observa la ausencia de la resistencia ro' Si se considera el efecto de ro' el análisis será mucho más complicado; sin embargo, en la mayoría de las situaciones se puede ignorar su efecto; por tanto. no se incluirá en el siguiente análisis. y su efecto se discutirá más adelante en esta sección. La aplicación de la ley de voltaje de Kirchhoff alIado de la entrada de la figura 8.11 dará por resultado o 8.4 Configuración de E-C con polarización en emisor J[ 353
- 380. figura 8.10 Configuración polarizac}ón de emisor común. -Z. Fagura 8.12 Definición de la impedancia de entrada de un transistor con un resistor de emisor sin desvío. 354 li - b e + ~r I + : pr, t /5l, Z, • h - -- .-Zb Z. Vi R. Re e V. R/ ~ 1,= (fl+ ¡)lb Figura 8.11 Sustitución del circuito equivalente re en la red equivalente de de la figura 8.10. y la impedancia de entrada viendo hacia la red a la derecha de RB es v. Zb = -:- = f3r, + (f3 + I)RE b El resultado como se aprecia en la figura 8.12 indica que la impedancia de entrada de un transistor con un resistor RE sin desvío está determinada por Zb = f3re + (f3 + I )RE (8.20) Ya que f3 por lo regular es mucho mayor que 1, la ecuación aproximada es la siguiente Zb ;: f3re + f3RE y (8.21) Debido a que RE a menudo es mucho mayor que re' la ecuación (8.21) puede reducirse aún más a (8.22) Zi: Regresando a la figura 8.11, se tiene (8.23) Zo: Al hacer Vi cero, lb =OYf3lbpuede reemplazarse mediante un equivalente de circuito abierto. El resultado es y con V, lb ~ Zb Vo = -loRe = -f3lbRe = -f3( ;.) Re A, =-'i... = f3 Re Vi Zb Capítulo 8 Análisis a pequeña señal del transistor bipolar (8.24) (8.25)
- 381. La sustitución de Zb = f3(r, + RE) da , - - - - - - - - - - , (8.26) y para la aproximación Zb;: f3RE' (8.27) Obsérvese una vez más la ausencia de f3 en la ecuación para Av' A¡: La magnitud de RB a menudo es muy' cercana a Zb para permitir la aproximación lb = l¡. Al aplicar la regla mediante la división de corriente al circuito de entrada se obtiene e lb RB - = ---"--- li RB + Zb además, lo = f3lb e de tal forma que y (8.28) o ElJ"A = -A-' , 'R e (8.29) Relación de la fase: El signo negativo de la ecuación (8.25) revela una vez más un cambio de fase de 1800 entre Vo y Vi' Efecto de ro: Las ecuaciones que aparecen abajo revelarán con mayor detalle la complejidad adicional que resulta al incluir ro en el análisis. Sin embargo, en cada caso se observa que cuando se cumplen ciertas condiciones, las ecuaciones regresan a la fonna recién derivada. La derivación de cada ecuación está más allá de las necesidades de este texto y se deja como un ejercicio para el lector. Cada ecuación puede derivarse mediante la aplicación cuidadosa de las leyes básicas del análisis de circuitos como las leyes de voltaje y de corriente de Kirchhoff, las conversiones de las fuentes, el teorema de Thévenin y otros. Se incluyeron las ecuaciones para eliminar la molesta pregunta del efecto de ro sobre los parámetros importantes de una configuración de transistores. Z¡: (8.30) 8.4 Configuración de E-C con polarización en emisor JL 355
- 382. ][ 356 Debido a que el cociente Relro es siempre mucho menor que ({3 + 1), (f3 + l)RE Zb :. f3re + ---"---'---=-- l + (Re + RE)/ro Zb:' f3r, + (f3 + I)RE la cual puede compararse de manera directa con la ecuación (8.20). En otras palabras, si ro ;? 1O(Rc + RE)' se podrán obtener todas las ecuaciones derivadas con anterioridad. Debido a que f3 + 1 == {3, la siguiente ecuación resulta excelente para la mayoría de las aplicaciones: Z, o' Sin embargo, ro» re y la cual puede escribirse como Zo:' Rcl1ro[' + f3 r ] I + f3 e RE l reZO:'Rcl1ro['+ ' ]-+- f3 RE (8.31 ) (8.32) Normalmente tanto 1/f3 como r/RE son menores que uno y suman un total que por lo general es menor que uno. El resultado es un factor de multiplicación para ro mayor que uno. Para {3 = lOO, r" = lO Q YRE = l kQ: 1 1 -1--"-- = ---'---1O-:-,...~ = - = 50 re 1 H 0,02 -+- -+ f3 RE 100 1000 n y la cual, por supuesto es Re Por tanto, la cual se obtuvo con anterioridad. A'v' A = ~=v Vi Zo = Re IL-...:.__"'----' Cualquier nivel de r" ~ r ] Re 1+-:- +-r- o o Capítulo 8 Análisis a pequeña señal del trausistor bipolar (8.33) (8,34)
- 383. La relación 1'/1'0 « 1 y Para ro '" IORe (3Re Re ---+- Av = Vo 2;; _ _Z"h__-,ro,-- V, Re +- ro '-___V'-,___Z,-h--1r" 2: JURe así como se obtuvo con antes. A¡: El cálculo de Ai será a la ecuación A, utilizando las ecuaciones anteriores. Con desvío (8.35) (8.36) Si RE de la figura 8.10 está en desvío mediante un capacitor CE de emisor, el modelo re equivalente completo puede sustituirse. dando por resultado la misma red equivalente que la figura 8.3. Por tanto. pueden aplicarse las ecuaciones (8.) a (8.9). Para la red de la figura 8.13, sin CE (sin desvío). calcular: a) re' b) Z¡. e) Zo' d) A,. e) Aj' Solución a) De: y _ 20 V 470kQ 10 ¡.¡.F Vi e __ )1-4----1 1, el 10.56kQ ICE10 ~F ... F'lgura 8.13 Ejemplo 8.3. Vee-VBE 20Y-O.7Y lB = = = 35.89 ¡;.,A RE + ({3 + I)RE 470kfi + (12)0.56 kU h = (f3 + l)I. = (121)(46.5 ¡;.,A) = 4.34 mA r =, 26mY = = 5.99.0 4.34 mA 8.4 Configuración de E-C con polarización en emisor J[ EJEMPLO 8.3 357
- 384. J[ EJEMPLO 8.4 EJEMPLO 8.5 358 - - - - - - - _ . b) La prueba de la condición ro;" IO(Re + RE)' Por tanto, y 40 k!l 2: 10(2.2 k!l + 0.56 ill) 40 k!l 2: 10(2.76 k!l) = 27.6 k!l satisfecha Zb == f3(r, + RE) = l20(5.99!l + 560 O) =67.92k!l Z; = RBllzb = 470 k!l1167.92 k!l =59.34kíl e) Zo = Rc = 2.2kíl d) ro;" IORe está satisfecha. Portanto, A, = _Vo == __f3R_c = _-,-O_20,..:),;",(2_.2_k:-!l...:..) V; Zb 67.92 k!l = -3.89 comparado con -3.93 cuando se utilizó la ecuación (8.27): Av '" -R¿RE . Z; (59.34 k!l)e) A = -A - =-(-389) , 'Rc . 2.2k!l = 104.92 comparado con 104.85 cuando se utilizó la ecuación (8.28): A; '" f3RB /(RB + Zb)' Repítase el análisis del ejemplo 8.3 cuando CE está en su lugar. Solucióu a) El análisis del dominio de es el mismo y r, = 5.99 Q. b) RE está "en corto" debido a CE para el análisis ac. Por tanto, Z; =RBllzb =RBIIf3r, = 470 kOII(120)(5.99!l) = 470 k!lIl718.8!l == 717.70 íl e) Zo = Rc = 2.2kíl d) A, = _ Re r, 2.2k!l = - 5.99!l = -367.28 (un incremento significativo) e) A = {3RB (120)(470 ill) , RB + Zb 470 k!l + 7l8.8!l = 119.82 Para la red de la figura 8.14, encontrar (mediante las aproximaciones adecuadas): a) re. b) Z,. e) Zo' d) A". e) A; Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 385. V, e • I 1, e, -z, Solución 16V tI, 2.2 kO 90kíl o e, + p =210J,,= 50 kQ -I z, IOkíl 1..0.68 kQ T eE ...-J '=' Figura 8.14 Ejemplo 8.5. (210)(0.68 kil) > 10(10 kfi) 142.8 k!l > 100 k!l satisfecha V8 = R2 V - IOk!l (16 V) = 1.6 V R, + R2 ce - 90k!l + 10k!l VE = V8 - V8E = 1.6 V - 0.7 V = 0.9 V VE 0.9 V le = - = = 1.324 mA RE 0.68k!l r =, 26mV 26 mV = 19.64 O 1.324 mA b) En la figura 8.15 se proporciona el circuito equivalente. Ahora, la configuración que se obtiene es diferente a la de la figura 8.11 sólo por el hecho que + -z. '~ " - 10kQ 90kíl RB = R' = RdlR2 = 9k!l 0.68k!l + 2.2 kil ~ • FIgUra 8.15 El circuito ac equivalente de la figura 8.14. Las condiciones de prueba tanto de ro ;:;: IO(Re + RE) como de ro ;:;: IORe se satisfacen. El empleo de las aproximaciones adecuadas dan Zb"" {3RE = 142.8 k!l Z; = RBIIZb = 9 k!l11142.8 k!l = 8.47kO 8.4 Configuración de E-C con polarización en emisor ][ 359
- 386. ][ EjEMPLO 8.6 360 e) Zo = Re = 2.2kil Re 2.2kO d) A~ = - RE = - 0.68 kO = -3.24 Z¡ (8.47kO) e) A¡ = -A~ Re = -( -3.24) 2.2 kO = 12.47 Repetir el ejemplo 8.5 con eE en su lugar. Solución a) El análisis en de es el mismo y r, = 19.64 n. b) Zb = f3r, = (210)(19.64 O) == 4.12 kO Z¡ = RBllzb = 9 kOIl4.12 kO = 2.83kil e) Zo = Re = 2.2 kil Re 2.2kO d) A" = - - = -,--,---=- = -112.02 (un crecimiento significativo) 19.64 kOr, e) A= -A~= _(_112.02)(2.83kO) '~RL 2.2 kO =144.1 En la figura 8.16 aparece otra variación de una configuración de polarización en emisor. Para el análisis en de la resistencia del emisor es RE + REo' mientras que para el análisis en ac el resistor RE en las ecuaciones anteriores es simplehIente-RE J con RE" en desvío por CE' el V, o-}I---"----I --li --Zi ... -Z, figura 8.16 Una configuración polarización en emisor con una porción de la resistencia de emisor en desvío en el dominio de ac. 8.5 CONFIGURACIÓN EMISOR-SEGUIDOR Cuando se toma la salida a partir de la tenninal del emisor del transistor como se muestra en la figura 8.17, se conoce a la red como emisor~seguidor. El voltaje de salida siempre es ligeramej'j,te menor que la señal de entrada, debido a la caída de la base al emisor, pero la aproximación Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 387. 1,_ B V, 0--)1----+-<>--1 el' e, E?--;---!!----o 'é, ~ t1, RE f-Z, -:;. Figura 8.17 Configuración emisor~seguidor, Ar =1 por lo general es buena. A diferencia del voltaje del colector, el voltaje está en fase con la señal VI' Esto es, tanto Vo corno VI mantendrán sus valores pico positivos y negativos al mismo tiempo. El hecho de que Vo "siga" la magnitud de Vi con una relación dentro de fase acredita la terminología emisor-seguidor. En la figura 8.17 aparece la configuración emisor-seguidor más común. De hecho. debido a que el colector está conectado a tierra para el análisis en ac. en realidad es una configuración de colector-común. En la parte final de esta sección aparecerán otras variaciones de la figura 8.17 que tienen la salida en emisor con Vo ;::: V¡- La configuración de emisor-seguidor se utiliza con frecuencia para propósitos de aco- plamiento de impedancia. Presenta una alta impedancia en la entrada y una impedancia baja en la salida, la cual es directamente opuesta a la configuración de polarización fija estándar. El efecto que se obtiene es muy similar al que se logra con un transformador, donde se acopla una carga con la impedancia de la fuente para obtener una máxima transferencia de potencia a través del sistema. Al sustituir el circuito equivalente rl! en la red de la figura 8.17 se obtiene la red de la figura 8.18. El efecto de ro se examinará más adelante en la sección. 1, --+ --z, v, 1 e + 1Figura 8.18. Sustitución del circuito equivalente re en la red ac equivalente de ac de la figura 8.17. Z¡: La impedancia de entrada se encuentra determinada de la misma manera que se describió en la sección anterior: (8.37) COn Zb = f3r, + (f3 + l)RE (838) 8.5 Configuración emisor-seguidor J[ 361
- 388. ] [. " +1. Vo + v, 'V RE .- -1 z" ... ... Figura 8.19 Definición de la impedancia de salida para la configuración emisor-seguidor. 362 o (8.39) y (8.40) Zo: La impedancia de salida se describe mejor al escribir la ecuación para la comente lb: Vi lb =- Zb y luego multiplicando por (/3 + 1) para establecer 1". Esto es, Sustituyendo por Z/) se obtiene o pero y de manera que Vi le = (f3 + I)h = (f3 + 1)- Zb le = ~-,,(f3_+,--l,-)V-,-i_ f3r, + (f3 + l )RE Vi1 = -:-:--:-::--~_____~ , [f3r,/(f3 + 1)] + RE (f3+l)~f3 f3re f3re ---~--=r f3+1 f3 < V le == ----'-'-- re + RE (8.4l) Si ahora se construye la red definida por la ecuación (8.41). se obtiene la configuración de la figura 8.19. Para detenninar Zo' se hace cero V:. y (8.42) Por lo general RE es mucho mayor que Te' y a menudo se aplica la siguiente aproximación: Z ~ ro - , (8.43) A~,: Se puede utilizar la figura 8.19 para detenninar la ganancia de voltaje mediante la aplicación de la regla del divisor de voltaje: v = REVi " RE + re V RE Y A,. o (8.44): - : V RE. + re, Con frecuencia, RE es mucho mayor que re' RE + r¡;::;: RE Y (8.45) Capitulo 8 Análisis a pequeña señal del transistor bipolar .
- 389. A,: De la figura 8.18, o e o de tal forma que y debido a que o 1, RB + Zh lo = -í, = -({3 + l)h lo - = -({3 + 1) lh R =-({3+1) B RB + Zb ({3 + 1) "" {3, (8.46) (8.47) Relación de la fase: Como se indicó por medio de la ecuación (8.44) y algunas discu- siones anteriores de esta sección, tanto Vo como VI se encuentran en fase para la configuración emisor-seguidor. Efecto de ro: Z¡: Z" ({3+ I)RE {3r, + -'----"- Si se satisface la condición ro;;::: 1ORE' Z" = {3r,. + ([3 + I)RE la cual es similar a las conclusiones anteriores con Z·o' Utilizando í3 + I =' [3. z,,=,REllr, I Cualquier r" (8.48) (8.49) (8.50) (8.51 ) 8.5 Configuración emisor-seguidor J[ 363
- 390. ][ EJEMPLO 8.7 364 ({3 + I)RElZb A, ; -'--RnE~~ 1+- r" Si se satisface la condición ro ~ 1ORE Yse utiliza la aproximación {3 + 1 ={J, {3RE Av=-- Zb Pero Zb == {3(r, + RE) de tal fonna que RE IA, =---"--- re + RE '--_ _ _ _ _--' ' •. ~IOR, y Para la red emisor-seguidor de la figura 8.20, detenninar: a) re' b) Z¡. e) Zo' d) A". e) A,. 1) Repetir los incisos b a e cuando ro; 25 kQ Ycomparar los resultados. 12 V f 220 ill 10 ~F v,~I-~--I --li --Z, {3 = 100. ro =00 Q 3.3 kQ (8.52) (8.53) Figura 8.20 Ejemplo 8.7. Solución a) lB = RB + ({3 + I)R E l2V-O.7V = 220 k!1 + (101)3.3 k!1 = 20.42pA h=({3+ 1)/. = (101)(20.42 ¡.tA) = 2.062 mA r =, 26mV = 2.062 roA = 12.61 n capítulo 8 Análisis a pequeña señal del transistor bipolar
- 391. b) Zh = {3r, + ({3 + I)RE = (100)(12.61 fl) + (101)(3.3 kfl) = 1.261 kfl + 333.3 kfl = 334.56 kfl == (3RE Z, = RBI!Zb = 220 kfili334.56 kfl = 132.72 ka e) Z" = REllr, = 3.3 kfi1112.61 fl = 12.56 a == r, Vo RE 3.3 kfl d) A, =V, = RE + r, = 3.3 kfl + 12.61 fl = 0.996 ==1 e) A, == = (100)(220 kfi) = _ 9.67 220 kfi + 334.56 kfl 3 contra Z, ( 132.72 kfl) A = -A ,- = -(0.996) = -40.06 , , RE 3.3 kfl f) Al verificar la condición ro 2 lORE , se tiene 25 kfl ;", 10(3.3 kfl) = 33 kfl la cual no se satisface. Por tanto, ({3 + I)RE = (100)(12.61 fl) + (100 + 1)3.3 kfi RE -=:-3.-=-3,:.::kfl:=- +- 1 +--c ro 25 kfl = 1.261 kfi + 294.43 kfl = 295.7 kfl con Z, = RBllzh = 220 kfl11295.7 kfl = 126.15 ka VS. 132.72 kfl a la cual se llegó de la manera anterior Zo = REllre = 12.56 O como se obtuvo anteriormente ({3 + I)RE/Zb (lOO + 1)(3.3 kfi)/295.7 kfl A= =-'-----;-'-'-----'-::-::--- , [1 + RE] [1 + 3.3 kfl lJ r" 25 kfl = 0.996 == 1 lo cual es igual al resultado anterior. Portanto, aunque no se satisface la condición ro ;::: 10RE, los resultados para Zo y Av son los mismos y únicamente Z¡ es un poco menor. Los resultados sugieren que para la mayoría de las aplicaciones se puede obtener una buena aproximación de los resultados reales sólo con el hecho de ignorar los efectos de ro para esta configuración. La red de la figura 8.21 es una variación de la red de la figura 8.17, la cual utiliza una sección de entrada divisor de voltaje para establecer las condiciones de polarización. Las ecuaciones (8.37) a (8.47) se pueden cambiar con sólo reemplazar RB por R'; R¡ 1 R2• La red de la figura 8.22 también proporciona las características de entrada/salida de un emisor-seguidor. pero incluye un resistor colector Re En este caso RE se reemplaza una vez más por la combinación en paralelo de R1 YR2. La impedancia de entrada Z¡ y la impe- dancia de salida Z() no se afectan entre sí, porque Re no se refleja en las redes equivalentes 8,5 Configuración emisor-seguidor J[ 365
- 392. J[ 1, 1" -- --~.------~--~~. + l' E.~ RE V, Z, vi..f. B Va 9 ro ) v, 1-+~---1 Figura 8.21 Configuración emisor- seguidor con un arreglo polarización mediante divisor de voltaje. --z Figura 8.22 Config'.lfación emisor-seguidor con un resis!or colector Rc' de la base o el emisor. De hecho, el único efecto de Re será al determinar el punto de operación Q. 8.6 CONFlGURACIÓN DE BASE COMÚN .La configuración de base común se caracteriza por tener uria impedancía de entrada relativamente baja y una impedancia de salida alta y además una ganancia de corriente menor a uno. Sin embargo, la ganancia de voltaje puede ser considerable. La configuración estándar aparece en la figura '8.23 con el modelo equivalente r", de base común sustituido en la figura 8.24. La impedancia de salida ro del transistor no está incluida para la configuración de base común debido a que por lo general se encuentra en el rango de los megaohms y puede ignorarse puesto que se encuentra en paralelo con el resistor Re 1, , =Jl" --I e • e + -- ~tI. +1, ~RL " t -lé al" R, ~:, Z " --z, I i Figura 8.23 Configuración de base común. Figura 8.24 Sustitución del circuito equivalente r~ en la red equivalente de ae de la figura 8.23. (8.54) (8.55) 366 Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 393. con de tal forma que y V I ~-', A~.: Al suponer que RE :::p- re se obtiene le = I¡ y lo = -ale = -al¡ con 1" A¡ = = - a", -1 1, (8.56) (8.57) Relación de la fase: El hecho de que Aves un número positivo indica que tanto V(J como Vi se encuentran en fase para la configuración de base común. Efecto de ro: Para la configuración de base común, ro = l/hoh está por lo general en el rango de los megaohms y es más grande que la resistencia en paralelo Re como para permitir la aproximación ro 11 Re == Re Para la red de la figura 8.25, calcular: a) re' b) Z¡. e) Zo' d) Ar , 1,. e) A. lO ~F 10 ~F , ¡--) -+- ~h1, Ika a= 0.98 5Hl 0;, -- ro = 1 MQ - 0;, Z, 2v Z" 1 T 8V o o Figura 8.25 Ejemplo 8.8, Solución VEE - VBE 2 V - 0.7 V 1.3 V a) lE ~ ~ ~ - - ~ 1.3 mA RE 1kO 1kO r ~ 26mV ~ 26mV ~ 200 e lE l.3 mA b) Z¡ ~ REllr, ~ 1 kOl120 O =19.61 fi == re e) Zo=Re =5kfi Re 5kO d) A '" - = - - = 250 , re 20 O e) A¡ = -0.98"" -1 8,6 Configuración de base común J[ EjEMPLO 8.8 367
- 394. J[ 368 8.7 CONFlGURACIÓN CON RETROALIMENTACIÓN EN COLECTOR La red con retroalimentación en colector de la figura 8.26 utiliza una trayectoria de retroalimentación desde el colector a la base para aumentar la estabilidad del sistema como se discutió en la sección 4.l2. Sin embargo, la simple maniobra de conectar un resistor de la base al colector en .lugar de la base a la fuente de dc tiene un impacto significativo sobre el nivel de dificultad que se encuentra al momento de analizar la red. J, Re r-'VRFIr-t--,-t_J"-;~ V o e el - 8 Vi o-----Jf--~-<>--I -z, e, -Zo figura 8.26 Configuración de retroalimentación en colector. Algunos pasos que serán realizados a continuación son el resultado de la experiencia al trabajar con tales configuraciones. No se espera que un nuevo estudiante del tema seleccione la secuencia de los pasos descritos a continuación sin hacer uno o dos pasos de manera errónea. La sustitucíón del circuito equivalente y el redibujo de la red dará por resultado laconfiguración de la figura 8.27. Los efectos de una resistencia de salida roen el transistor se analizarán más adelante en esta sección. 8 + -J, Vi -Z, ':' con e - RF + h -l' .Br,. + ¡Jlb tc~v" ':' J' = Vo - Vi RF Vv = -loRe lo = f3lb + l' Debido a que /3Ib es mucho mayor que r, lo '" f3l& y Vv = -(f3lblRc = - f3I¡}1c pero y Figura 8.27 Sustitución del circuito equivalente Te en la red equivalente de ac de la figura 8.26. Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 395. Por tanto, t= Vo Vi =---= RF RF El resultado es I [ Re]V = If3r - - I + - f3r V 1 1 e RF 'e e 1 o [ f3r, [ Re]Vi I + - I + - = lif3r, RF 'e y z = Vi = ___-'-f3::-r-'-,__-,,- 'li 1+f3r'[I+Rel RF r, J Re = Re pero Re es por 10 general mucho mayor que re y 1 + z= f3r, , I + f3Re RF de tal fOnTIa que r o Zi = " -+ Re 13 RF (8,58) Zo: Si se hace Vi cero como se requiere para definir Zo' la red aparecerá como se muestra en la figura 8.28. El efecto de f3rl' se elimina y RF aparece en paralelo con Re y v, =O ¡ A,: En el nodo e de la figura 8.27, Iv = f3Ib + r Para los valores nOnTIales, f3Ib » r e Iv" f3Ib' VD = -IoRe = -(f3Ib)Re Sustituyendo lb = V/f3r, se obtiene V, V = -f3-Re o 13r, y V Re A, o = - = V r, , (8.59) Figura 8.28 Definición de Zo para la configuración de retroalimentación en colector. (8.60) 8.7 Configuración con retroalimentación en colector J[ 369
- 396. JL 370 Ai : La aplicación de la ley de voltaje de Kirchhoffalrededordel lazo exterior de la red genera e Utilizando lo '" f3lh' se tiene e Vi + VRF ~ Vo = O Ihf3r, + (lh - l¡)RF + (,Re = O Ih{3r, + IbRF - liRF + (3lbRc = O Ib(f3r, + RF + (3Rc) = liRF Sustituyendo lb = 1)f3 a partir de lo '" f31" da lo 13({3r, + RF + f3Rc) = IiRF e I" = -=--~{3"-R-,,F,--I,--,--c--- {3r, + R, + f3Rc Ignorando f3r, y comparar con RF y f3Re y A, = ~ = f3RF li RF + f3Re lo A.=- , I, (8.61 ) (8.62) Relación de la fase: El signo negativo de la ecuación (8.60) indica un cambio de fase de 180Q entre Vo y Vi' Efecto de ro: Z¡: Un análisis completo sin la aplicación de aproximaciones dará por resultado 1 + Rell ro Zi RF = 1 Rell ro -+-+ f3r, RF RFre Al reconocer que l/RF ", OYal aplicar la condición ro '" !ORe pero por lo general RelRF « 1 y Zi=--:---- 1 Re -+-- f3r, RFr, Capítulo 8 Análisis a pequeña señal del transistor bipolar (8.63)
- 397. r, z, ~ Re - + o {3 RF así. como se obtuvo anteriormente. Zo: Al incluir ro en paralelo con Re er. la figura 8.28 se obtiene Para r" ;::: lORe igual como se consiguió antes. Para la condición común de RF» Re A:,. Debido a que RF» re' Re 1+- RF '-_ _ _ _ _ _- ' r,o?: ¡ORe y dado que RelRF es por lo general, mucho menor que uno, corno se obtuvo con anterioridad. Para la red de 1a figura 8.29. detenninar: a) re' b) Z¡. e) Zo' d) A,. e) A¡. f) Repetir los incisos b a e cuando ro = 20 k,Q Ycomparar los resultados. (8.64) (8.651 (8.66) (8.67) (8.68) (8.69) (8.70) 8.7 Configuración con retroalimentación en colector JL EJEMPLO 8.9 371
- 398. ][ 372 9V ? 1.7 kQ 180 ill ~/" ~VII""---<f-'--lf-----o V" /; 10 ~F --V, ~ f3 =200. r,/=ooQ IO~F ...... __ Z" Z, Figura 8.29 Ejemplo 8.9. Solución Vce - VBE 9V - 0.7 V a) lB = =RF + (3Re 180 kU + (200)2.7 kU = 11.53 ¡LA IE = «(3 + 1)IB = (201)(11.53 ¡LA) = 2.32 mA r =, 26mV 26mV 32 = 11.21 n 2. mA re 11.21 U 11.21 U b) Z, =---'-- ---'---'--- =--'-'-'':''::''''=-- I Re I 2.7 kU 0.005 + 0.015 -+- -+ (3 RF 200 180 kU = 11.21 U = 50(11.21 U) = 560.5 n 0.02 e) Zo = RcllRF = 2.7 kUII180 kU = 2.66 kn Re d) Al' = - - = r, 27kU 11.21 U -240.86 (200)(180 kU) 180 kU + (200)(2.7 kU) e) A = (3RF , RF + (3Rc = 50 f) 2¡: La condición ro;;:: IORc no está satisfecha. Por tanto, 2.7 kUI120 kU 1+ 180kU 1 + 1 + 2.7 kUI120 kU (200)(11.21) 180kU (l80kU)(I1.21 U) 2.38 kU 1 + 180kU = = 0.45 X 10-3 + 0.006 X 10-3 + 1.18 X 10 3 = 617.7 U vs. 560.5 U anterionnente 2:o 20 = rollRcllRF= 20 kU112.7 kUII180 kU = 2.35 kQ VS. 2.66 kQ anterionnente Capitulo 8 Análisis a pequeña señal del transistor bipolar 1 + 0.013 1.64 X 10 3
- 399. A:I -[~I + ~] (ro¡¡R~) [ 1 1 ]- + 2.38 k!1 180k!1 11.21!1 ( )RF re A" = --'---r--'¡c- 1R- - 2.38 k!1 1 + ~ 1 + '::"":-'-...,- R, 180 k!1 - [5.56 X 10-6 - 8.92 X 10-2 )(2.38 kí1) 1 + 0.013 = -209.56 VS. -240.86 anteriores A:, Z, A, = -A" Re 617.7 !1 = -(-209.56)-Z-.7-k-:!1- = 47.94 vs. 50 anteriores Para la configuración de la figura 8.30. las ecuaciones (8.71) a (8.74) determinarán las variables de interés. Las derivaciones se dejan como un ejercicio al final del capítulo. z· " A' " Re ~_'VRVF'V-+t!..l_,-If----<> v, C,1, -v, o---::-¡f---"-----I -z, C, -z, Figura 8.30 Configuración de retroalimentación en colector con un resistor de emisor RE: RE Z¡ '" ------=---- [-i+ _(_R=.E_;_F_R-,C':"')j (8.71) (8.72) (8.73) 1 A¡"'----- (8.74) -+ f3 8.7 Configuración con retroalimentación en colector J lr- I • L... 373
- 400. J[ 1, -+ -Z, v, 374 8.8 CONRGURACIÓN CON RETROALIMENTACIÓN DE DC EN COLECTOR La red de la figura 8.31 tiene un resistor para retroalimentación de de con objeto de una mayor estabilidad. no obstante que el capacitor C~ cambiará porciones de la resistencia de retroalimentación a las secciones de entrada y d~ salida de la red en el dominio ac. Lu porción de RF que se cambió al lado de entrada o de salida se caiculará mediante los niveles de resistencia de ac deseados de entrada o salida. c, v, o-:---ll -1, -z, Figura 8.31 Configuración de retroalimentación de de en colector. A la frecuencia o frecuencias de operación. el capacitor asumirá un equivalente de corto circuito a tierra debido a su bajo nivel de impedancia respecto a los otrOS elementos de la red. El circuito equivalente de pequeña señal aparecerá entonces como se muestra en la figura 8.32. :::lV' I ~', RF, te,~ fJJ, '" 1 ... ... v R' z·o' A' " y t" + Re 'é, I --I z" "F R' ~ r"ll RF,I Re V" = -f3I"R' Figura 8.32 Sustitución del circuito equivalente Te en la red equivalente de ac de la figura 8.3!. (8.75) (8.76) (8.77) Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 401. pero y de tal forma que Vi R'V = -{3~ o {3rl" V "A,. = - =- rJRF,IIRc Vi r, V RF,IIRcA, o = - ; V r, , Ir" ~ JOR( Ai: Para el lado de entrada Rf/i In = o RF , + {3r,. lh = RF, li RF , + {3r, y para el lado de salida utilizando R' = ro 11 RF , La ganancia de corriente y R'{3lh lo = R1 + Re o R'{3 = -::-:'-'-.:::..,- R' + Re A. = lo = lo Jh I Ji Ih Ji R' {3 RF , R/ + Re RFr + f3r(' R' I'RL-_ _ _ _ _ _ _ _ _ _ _ _--' == r" I F 2 A = ~ = f3RF ,R' , li (RF , + f3r,)(R' + Re) Debido a que RF,es por lo general mucho mayor que f3re• RF, + f3re == RF I y lo i3Rt:(r"IIR,.)A,--= . ,- li - l4';(r"IIRF, + Re) de tal fonua que o (8.78) (8.79) (8.80) (8.81) (8.82) Relación de la fase: El signo negativo en la ecuación revela un cambio claro de fase de 180' entre los voltajes de entrada y de salida. 8.8 Configuración con retroalimentación de dc en colector ][ 375
- 402. J[ ----------------------------------------------------EJEMPLO 8.10 376 Para la red de la figura 8.33, determinar: a) re' b) Zi' e) Zu' d) A,. e) A,. 11 v Ha 68 kQ , lo r-"NV---r-'VVr---+'-'-l(---<> V" 120 kO lOmF 1, r O.OlmF -- ...Vi o----}f-<--,------l /3= 140. r,,=30kQ --z, IOmF Figura 8.33 Ejemplo 8.10. Solución a) oC: lB = Vcc - VBE RF + {3Rc 12 V - 0.7 V =~~~~~~--~ (120 kf1 + 68 kf1) + (140)3 kf1 11.3 V = 608 kf1 = 18.6 ¡.tA lE = ({3 + I)IB = (141)(18.6 ¡.tA) = 2.62mA r =e 26mV 26mV = 9.920 2.62 mA b) {3re = (140)(9.92 f1) = 1.39 kf1 La red equivalente aparece en la figura 8.34. + V, Z¡ = RF,IIf3re = 120 kf1II1.39 kf1 '" 1.37kO -- =nI,1, 120kU f3r, ~ /JI, 1.395 k.Q 140 lb -- 1z, ... ... r" 30kíl 1, + 68 kU lkU V, -z, ... Figura 8.34 Sustitución del circuito equivalente re en la red equivalente de ac de la figura 8.33. e) Probando la condición ro ~ !ORe' se encuentra 30 kQ ~ 10(3 kQ) = 30 kQ la cual, se satisface mediante el signo de igual en la condición. Por tanto, Zo '" RclIRF, = 3 kf1¡¡68 kf1 = 2.87kO Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 403. d) ro ~ lORc por tanto, A.=- RF,!Rc = 68 k!1113 W r, 9,920 2.87 kO =:::;- 9.920 '" -289.3 e) Debido a que la condición RF » [3r" se satisface., 140 140A¡ '" _---'--f3__ Re 3 kO --::----=1 + 0.14 140 1.14 1 +--- r"IIRF, 1 + -----:c-c--::- 30kOl168W '" 122.8 8.9 CIRCUITO EQUIVALENTE HÍBRIDO APROXIMADO El análisis de la configuración de emisor común de la figura 8.35 y de la base común de la figura 8.36 mediante el empleo del circuito equivalente híbrido aproximado es muy parecido al realizado en el modelo re. Aunque el tiempo y las prioridades no permiten realizar un análisis detallado de todas las configuraciones tratadas hasta ahora, en esta sección se incluirá un breve repaso de algunas de las más importantes para demostrar las similitudes en los métodos y en las ecuaciones que se obtienen. h -- t l, •>h¡~ h"lb • h~ • e I, , r------r----~c ~--4----4---~-~h Figura 8.35 Circuito equivalente híbrido de emisor común aproximado. Figura 8.36 Circuito equivalente híbrido de base común aproximado. Varios de los parámetros del modelo híbrido están especificados en una hoja de datos o mediante el análisis experimental. El análisis en de asociado con el uso del modelo re 00 es una parte integral del empleo de los parámetros híbridos. En otras palabras, cuando se presenta el problema. los parámetros tales como hie , hfe • hib , y así sucesivamente, se especifican. Sin embargo, debe tenerse en cuenta que los parámetros híbridos y los componentes del modelo re están relacionados mediante las siguientes ecuaciones tal como se discutió a detalle en el capítulo 7: h =f3r , h =13, h =llr , hfb =-a y h·b =r (obsérvese el apéndice A).le eje oe o ¡ e Configuración de polarización fija Para la configuración de polarización fija de la figura 8.37 aparecerá la red equivalente en pequeña señal en la figura 8.38, utilizando el modelo equivalente híbrido aproximado para 8.9 Circuito equivalente híbrido aproximado J[ 377
- 404. , J~ 378 Re 1, 0-)1---+----1 + e, v, ~ 1" h" hje ( o C, + -Z" V" Figura 8.37 Configuración de polarización fija. + V, - 1, --z, Ro: • T.l 1h" I h¡J,> hOl? 1, - : h + Re V -z, - Figura 8.38 Sustitución del circuito equivalente híbrido aproximado en la red equivalente de ac de la figura 8.37. emisor común. Compárense las similitudes aparentes con la figura 8.3 y el análisis del modelo 1;:. Las semejanzas sugieren que el análisis será muy similar y los resultados de uno pueden relacionarse directamente con el otro. y con Z,: A partir de la figura 8.38, Zo: A partir de la figura 8.38, Z" A,: Utilizando R' = l/h)1 Re Vo = -loR' = -lcR' = -h¡e1bR' Ib=~ hie vV = -h,-'R'o ,eh. " de tal forma que A,. = ~ = _ h¡,(Rc Illlho,l Vi hie Capítulo 8 Análisis a pequeña señal del transistor bipolar (8,83) (8,84) (8.85) (8.86)
- 405. JL ----------------------------------------------------Para la red de la figura 8.39. calcule: a) Z¡- b) Z". e) Al'. d) A¡. ,----r-;---o 8 v ~ /" ~ :l.7kQ ~ 330 k!2 +---11---0 V" ( -¿_)f-I_+---_---1 h¡;. = 120 Z" h". = 1.175k!2 1, ' ha,'=: 20 !lA/V -z, -:F. Solución a) Z¡ = RBllh¡, = 330 WII1.175 kl1 '" h¡e = 1.171 k!l b) ! 1 r = - = = 50kí} " hae 20 JLAN 1 2a = -IIRe = 50 kl1112.7 W = 2.56 k!l '" Re hae figura 8.39 Ejemplo 8.11. e) A, = h¡e(Rclll1hae) hie ",(I:.::2""0)-,,(2:.:...7:.:..k.::.l1,,,ii:=-SO:.:..k:::l1::.:..) = _ 262.34 1.171 kl1 d) A¡ '" h¡e = 120 Configuración de divisor de voltaje Para la configuración de polarización mediante divisor de voltaje de la figura 8.40. la red equivalente en pequeña señal obtenida tendrá la misma apariencia que la figura 8.38 reemplazando a RB por R'= R ]11 R2 , ~R /, i v, o • ll--+----i -z, el Z¡: A partir de la figura 8.38 con RB = K'. Z¡ = R'II h¡e 2Q: De la figura 8.38. -z" figura 8.40 Configuración de polarización mediante divisor de voltaje. (8.87) (8.88) 8.9 Circuito equivalente híbrido aproximado EJEMPLO 8.11 379
- 406. J[ 380 A' " (8.89) hie (8.90) Configuración de polarización en emisor sin derivación Para la configuración de emisor común con polarización en emisor sin derivación de la figura 8.41. el modelo de pequeña señal será el mismo que para la figura 8.11. reemplazando /3r,. mediante hit' y {3If¡ por ht//;· El análisis será entonces, de la misma manera Con y Z,: y V; o • )1-------1 1, --z, ~ ~ figura 8.41 Configuración de polarización en emisor sin desvío. (8.91) (8.92) (8.93) (8.94) (8.95) Capitulo 8 Análisis a pequeña señal del transistor bipolar
- 407. o -A, (8.96) Configuración emisor-seguidor Para el emisor-seguidor de la figura 8.42 el modelo de pequeña señal igualará la figura 8.18 con f3r" ;; hie y f3;; hf {'· Las ecuaciones obtenidas serán, por tanto. similares. l¡: 1, v, e ---.- ) -z, Figura 8.42 Configuración de emisor-seguidor. (8.97) (8.98) lQ: Para Z() la red de salida definida por las ecuaciones obtenidas aparecerá como se muestra en la fígura 8.43. Al revisar el desarrollo de las ecuaciones en la sección 8.5 y Z" R II~- E h 1<' (8.99) h" 1.... h¡e I VV¡ ¡'e o + + -v, ', lt;¡ Z" I l Figura 8.43 Definición de Zo para la o configuración de emisor-seguidor. A~: Para la ganancia de voltaje se puede aplicar la regla del divisor de voltaje a la figura 8.43 de la siguiente manera: 8.9 Circuito equivalente híbrido aproximado ][ 381
- 408. J[ 382 pero ya que I + "fe'"h1,. V RE A u = -, V RE + h¡/hft, (8. I 00) A = hfcR8 , RB + Zb (8.101 ) o A, = Z, -A - r RE (8. I02) Configuración de base común La última configuración que se examinará con el circuito equivalente híbrido aproximado será el amplificador de base común de la figura 8.44. Al sustituir el modelo equivalente híbrido aproximado de base común se obtiene la red de la figura 8.45. la cual es muy similar a la figura 8.24. A partir de la figura 8.45, J, hi/¡· hfl, f, -- --+ -- RE V, z, -;; ;;- VEE Figura 8.44 Configuración de base común. --z, + --J, L + Re -Vo Zo TV cc ' - - 1---"-'-h-:;' - t v" z,. Figura 8.45 Sustitución del circuito equivalente híbrido aproximado en la red equivalente de ac de la figura 8.44. Z, (8.103) ;8.104) Capitulo 8 Auálisis a pequeña señal del transistor bipolar
- 409. con de tal forma que Vi 1 =- e h ib y lo A =, 1, Para la red de la figura 8.46. determine: a) Zi' b) Zo' e) A,. d) Ai' 1, o I lr--~--~. + --z, Figura 8.46 Ejemplo 8.12. Solución h", = - 0.99 hin =: 14.3.Q h"b= 0.5 ~N . 3.3 kQ IOV a) Zi = REllhib = 2.2 kiliI14.3 il = 14.21 il == hib 1 b) ro = - = = 2 Mil hob 0.5 ¡.LA/V l. Zo = -IIRe == Re = 3.3 kO hob ) A = - hjbRe = (-0.99)(3.3 k!l) 22991 e , h ib 14.21 =. d) Ai == hfb = -1 -Z" (8.105) (8.106) Las configuraciones restantes de las secciones 8.1 a 8.8 que no se analizaron en esta sección se dejan como un ejercicio para la sección de problemas de este capítulo. Se supone que el análisis anterior revela las similitudes en el método utilizando los modelos re O el híbrido equivalente aproximado y eliminando, por tanto, cualquier dificultad real cuando se analicen !as redes restantes de las secciones previas. 8.10 MODELO EQUIVALENTE HÍBRIDO COMPLETO El análisis de la sección 8.9 se limitó al circuito equivalente híbrido aproximado además de alguna discusión acerca de la impedancia de salida. En esta sección se utiliza el circuito equi- valente completo para mostrar el impacto de hr y para definir en términos más específicos el 8.10 Modelo equivalente híbrido completo J[ EJEMPLO 8.12 383
- 410. J[ 384 impacto de h{J' Es importante entender que debido a que el modelo híbrido equivalente tiene la misma apariencia para las configuraciones de base común, de emisor común y de colector común, se pueden aplicar a cada configuración las ecuaciones desarrolladas en esta sección. Sólo es necesario insertar los parámetros defmidos para cada configuración. Esto es, para tu configuración de base común, se utilizan hth' h¡h Yasí sucesivamente, se emplean para una con- figuración de emisor común h(('. hi ('. Yas(sucesivamente. Se debe recordar que el apéndice A permite hacer una conversión de un conjunto de parámetros al otro si se proporciona alguno y se requiere algún otro. Considérese la configuración general de la figura 8.47 con los parámetros de dos puertos de interés particular. El modelo equivalente híbrido completo se sustituye más adelante en la figura 8.48 empleando parámetros que no especifican el tipo de configuración de que se trata. En otras palabras. las soluciones estarán en ténninos de h¡, hr• h¡Yho' A diferencia del análisis de las secciones previas de este capítulo. la ganancia de corriente Al se determinará en primer lugar porque las ecuaciones que se desarrollaron para precisar los otros parámetros. 1" --+ --- +1, R, v" Z" RL+ - v, Transistor I¡ Z, V, -¡ C>-- Figura 8.47 Sistema de dos puertos. 1, - =¡tI" =;-¡1" + h, ~I + +R, + - V, h,.V" "v t h,l" l/f¡ " ~;, - RLZ Z" V, I¡ I-1 Figura 8.48 Sustitución del circuito equivalente híbrido completo en el sistema de dos puertos de la figura 8.47. Ganancia de corriente, Aí = la/lí Al aplicar la ley de corriente de Kirchhoff al circuito de salida 'e obtiene Sustituyendo V(J = -loRL se obtiene Al escribir la ecuación anterior, se tiene lo + hoRLl, =h¡l; e Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 411. de manera que A 1, = =, l¡ (8.107) Se observa que la ganancia de corriente reducirá el resultado deAi ::: hfen caso de que el factor hoRL sea suficientemente pequeño comparado con uno. . Ganancia de voltaje, A, = Vo/V¡ Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada se consigue Sustituyendo l¡ = (l + h"RJI)h¡de la ecuación (8.107) e lo = -V,/RL de arriba, se obtiene Al resolver la relación ~/Vi se obtiene (8.108) En este caso se obtendrá la forma familiar de Al'::: -hrRL/h¡ en caso de que el factor (h/l()- h¡hr)RL sea 10 suficientemente pequeño comparado con hi. Impedancia de entrada, Z¡ = V;Il¡ Para el circuito de entrada Sustituyendo se tiene Dado que Vi = h¡l¡ + hrVo V, = -I"RL VI = h¡l¡ - hrRLlo lo A=- I li lo = A¡l¡ de manera que la ecuación anterior se convierte en Vi = hJi - hrRLA¡l¡ Al resolver la relación Vi/.. se obtiene, , y sustituyendo se obtiene Z¡ h¡ A¡ = -:I-+-h"-,-,R=-L- V, 1, (8.109) La forma familiar de Z¡ = h¡ se obtendrá cuando el segundo factor sea lo suficientemente menor que el primero. 8.10 Modelo equivalente hibrido completo J[ 385
- 412. J[ EJEMPLO 8.13 386 Impedancia de salida, Zo = Vo/lo La impedancia de salida de un amplificador está definida como el cociente del voltaje de salida a la comente de salida cuando la señal Vs se iguala a cero. Para el circuito de entrada, cuando V., = O, 1= -h,Vo I Rs + h¡ Sustituyendo esta relación en la siguiente ecuación que se obtuvo a partir del circuito de salida se tiene y (8.110) En este caso la impedancia de salida se reducirá a la fonna familiar de Zo = 1/hopara el transistor cuando el segundo factor del denominador es suficientemente más pequeño que el primero. Para lared de la figura 8.49, calcule los siguientes parámetros empleando el modelo equivalente híbrido completo y compare los resultados obtenidos por medio del modelo aproximado. a) Z¡ y Z;. b) A, e) A =1// yA'=nrI o I I () I d) Zo (dentro de Re) y Z;, (incluido Re)' 18v Figura 8.49 Ejemplo 8.13. Solución R'~: +f 1Hl _ z'v, '¡ , + v, >470Hl • J, -- -Z¡ 4.7 kQ Q...... -1L-______~--------~~~------~------< pA 1.6kQ.h" "" 2x 1O-4./1,}(. = 20v Ahora que están derivadas las ecuaciones básicas para cada cantidad, el orden en que se calculan es arbitrario. Sin embargo, a menudo es una cantidad útil la impedancia de entrada y por tanto se celculará de manera inicial. El circuito equivalente híbrido de emisor común completo se sustituyó y se volvió a dibujar la red como se muestra en la figura 8.50. Se obtendrá un circuito Thévenin equivalente para la sección de entrada de la figura 8.50 en el equivalente de entrada de la figura 8.51 debido a que ETh" V, YRTh" R, = I kQ (un resultado debido a que RB = 470 kQ es mucho mayor que R, = 1 kQ). En este ejemplo RL = Re e 1, está definida como la Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 413. ¡¡ .!. - =i)l" - + - L6kn Z,: . Z R, Iko. V, ~470'k12 + + "v 2xIQ-lV" V, "v :l -1-1 - Théwnin ~l ~ 110lb 50kQ 4,7ko.~ I t:i.gun. S.S(} Sus.ttudón del drc.ui.t0 e<:'¡ivalente híbúdo c.offi?letQ en la red e<.'¡u'lalente de ac de la figura 8.49. ( 1, h - - " ~ -- + Z,; 1 -.::..., :: 9RJlkQ - + -Z/ z, -- I~z,; z" I v, "v hr~ v" ~ hIló 2x 1()-4 v" llorb v, "v hQi' =50kO: h"" =20pS -1 -1 Figura 8.51 Reemplazo de la seccióñ de entrada de la figura 8.50 mediante un circuito equivalente Thévenin, corriente Re igual que en los ejemplos anteriores de este capítulo, La impedancia de salida 20 que está definida mediante la ecuación (8.110) es sólo para las terminales de salida del transistor. No incluye los efectos de Re Z~ simplemente es la combinación en paralelo de Zo y Re La configuración que se obtiene en la figura 8.51 es una réplica exacta de la red definida en la figura 8.48 y pueden aplicarse las ecuaciones derivadas anteriormente. a) b) V La ecuación (8,109): Z, = t = h" , hfehreRL 1 + ho,RL 1.6 kí1 _ (110)(2 X 10- 4 )(4,7 kD.) 1 + (20 ¡.LS)(4,7 k!1) = 1.6 k!1 - 94.52 !1 = 1.51 k!l contra 1.6 kQ utilizando sólo hic ' z; = 470 k!1IIZ, '" z, = 1.51 k!l V -h¡,RL La ecuación (8. 108): Ac = ---"- = ---.,--.,--""==,.---- V, h" + (h"h", - h¡,h,,)RL = -(lIO)(4.h!1) 1.6 kD. + [(1.6 k!1)(20 ¡.LS) - (110)(2 X 10 4»)4.7 kD. -517 X 103 !1 1.6 k!1 + (0.032 - 0.022)4.7 k!1 -517 )( 103 !1 1.6k!1 + 47!1 = -313.9 contra -323.125 al utilizar A,." -h{,RJh". 8.1 ~l<> "'luiv"",ut,, hibrld<> <:<>Ulpleto 4.7 kn J[ 387
- 414. ] L, EJEMPLO 8.14 Figura 8.52 Ejemplo 8.14. 388 c) La ecuación (8.107): 110 1 + (20 ",S)(4.7 kü) 110 =_.:..:..::- = 100.55 J + 0.094 contra 110 mediante el simple empleo de IzV Ya que 470 kQ »Z,.I;= J" yA;= 100.55 también. d) La ecuación (8.110): Vo Z = ~ = -~--~~-- o lo ho, - [h¡,h"J(h" + R,)] 1 =~--------~~--------- 20 ¡J-S - [(110)(2 X 10 4)/( 1.6 ka + 1 k!1)J = ------'---- J1.54 ¡J-S = 86.66 kfi el cual es mayor que el valor detenninado mediante l/ho,' = 50 kQ. Z~ = RcllZo = 4.7 k!11186.66 ka = 4.46 kfi contra 4.7 kQ utilizando sólo Re A partir de los resultados anteriores se observa que las soluciones aproximadas para Al y Z¡ son muy cercanas a las calculadas con el modelo equivalente completo. De hecho, aún A¡ se diferenció por menos del 10%. El valor alto de Zu sólo contribuyó a la conclusión an- terior que Z() a menudo es tan alto que puede ignorarse comparado con la ca.rga aplicada. Sin embargo, se debe considerar que cuando existe la necesidad de determinar el impacto de hrl' y de huI" debe utilizarse el modelo equivalente como se describió arriba. La hoja de especifIcaciones de un transistor en particular proporciona los parámetros de emisor común, tal como se observó en la figura 7.28. El siguiente ejemplo utílizará los mismos parámetros de transistor que aparecen en la figura 8.49 con una configuración pnp de base común para presentar e1 procedimiento de conversión de parámetros y enfatizar el hecho de que el modelo equivalente híbrido mantiene la misma distribución. Para el amplificador de base común de la figura 8.52, calcúlese los siguientes parámetros empleando el modelo híbrido equivalente completo y compárese con los resultados obtenidos utilizando el modelo aproximado. a) Z, y Z;. b) A,yA;' el A,. d) Zo y Z~. J~V, I¡ -1 + --1; V, --z; e h".= 1.6kQ h/r == J10 hrl'=2x 10-:' h,,,,=20).l.S --1, 3kíl -- -z, Zo T 6V Capítulo 8 Análisis a pequeña señal del transistor bipolar lo t"~~z; r l2V Vo
- 415. Solución Los parámetros híbridos de base común están derivados de los parámetros de emisor común empleando las ecuaciones aproximadas del apéndice A. h'b '" _h:c..ú, _ = 1.6 kn = 14.41 n 1 + h". 1 + 110 Se observa lo cercano que están las magnitudes con los valo::-es detenninados por medio de -hr, hfb == = 1 + hf , ho, hob == = 1 + h(, 1.6kn -'------ = 14.55 n 110 (1.6 kn)(20 ¡,tS) 1 + 110 -110 1 + 110 = -0.991 20 ¡,tS = 0.18 p5 1 + 110 - 2 X 10-4 Sustituyendo el circuito híbrido equivalente de base común de la figura 8.52, se tendrá la red equivalente de pequeña señal de la figura 8.53. La red Thévenin para el circuito de entrada dará RTh =3 kQ 111 kQ =0.75 kQ para R, en la ecuación para Zo' ¡; 1, h;b - - , 1 o ~- - +-z; z, 1, R, ~ 1kll + ! .-:- + ]kQ V, 0.883 x 104 VI) "v t -0.991 le hob =O.18IlS hrb Ve hfb 1,. V, I¡ i - Thévenin b Figura 8.53 Equivalente a pequeña señal para la red de la figura 8.52. a) La ecuación (8.109): Z, ~ Vi = h ib _ hfbh'bRL Ii 1 + hobRL (-0.991)(0.883 x 10-4 )(2.2 kn) = 14.41 n - -'--'-'-'-'-'-------'-'----'- 1 + (0.18 I'-S)(2.2 kn) = 14.41 n .;- 0.19 n = 14.60 n contra 14.41 Q al utilizar Z,;: h'b' Z; = 3 Wllzi ~ Zi ~ 14.60 n b) La ecuación (8.107): A = lo =__h..L:/b,--_ , Ii 1 + hobRL -0.991 =----,,-,-=.:..:......_- 1 + (0.18 ¡,tS)(2.2 W) = -0.991 = hfb Debido a que 3 ka »Zi' 1(= f¡ y A;;;:: lo / 1;= -1 también. 8.10 Modelo equivalente híbrido completo J[ ~ =7)/0 o -1 - +Z Z·o o ~ 2.2 kQ Vo b 389
- 416. J[ 390 e) La ecuación (S. lOS): -(-0.991 )(2.2 kO) ~ ""1-:-4.-:-4-1-=0-+--""-[(:-:-14c-.4c-I- 0:::--)(0c-.-=-'¡S:-¡.t-"S=-)----'-'-(--0::-.9:-9=-'1-:-)(::CO.::C8:-83=--X--=¡::C0::-4<:-)]:-:2--:.2--:k~0 ~ 149.25 d) La ecuación (8.110): Zo = h -[h h /(h R )] ob fbrb ¡b+ s 0.18 ¡J.S - [(-0.991)(0.883 x 10 4)/(14.410 + 0.75 kO)] 0.295 ¡.tS = 3.39 Mil contra 5.56 MQ utilizando Z(/ == l/hobo Para Z:como se definió mediante la figura 8.53: Z~ = Rcllzo ~ 2.2 kn113.39 MO = 2.199 kil contra 2.2 kQ utilizando Z; == Re 8.11 TABLA RESUMEN Una vez expuestas las configuraciones más comunes de los amplificadores de pequeña señal a transistor, se pueden resumir sus características generales en la tabla 8.1. Debe quedar absolutamente claro que los valores que se listan son sólo valores típicos con objeto de establecer una base de comparación. Por lo general. los niveles que se adquieren en un análisis real son diferentes y seguramente no son iguales entre una configuración y otra. Poder repetir la mayoría de la información en la tabla constituye un importante primer paso para familiarizarse con la materia tratada. Por ejemplo, el lector debe ser capaz de establecer con cierta seguridad que la configuración emisor-seguidor casi siempre tiene una impedancia de entrada alta, baja impedancia de salida y una ganancia de voltaje ligeramente menor a uno. No debe existir una gran variedad de cálculos para recordar los hechos sobresalientes como los anteriores. Para el futuro, esto permitirá realizar el estudio de una red o sistema sin involucrarse en la parte matemática. La función de cada componente de un diseño se hará cada vez más familiar cuando los hechos generales tales como los anteriores se conviertan en parte de la experiencia personal. Una ventaja obvia de recordar las propiedades generales como las anteriores consiste en la capacidad de verificar los resultados de un análisis matemático. Si la impedancia de entrada de una configuración de base común se encuentra en el rango de Jos kilohms, existe un buen motivo para volver a verificar el análisis. Por otro lado. un resultado de 22 Q sugiere que el análisis puede estar correcto. 8.12 SOLUCIÓN DE PROBLEMAS Aunque la tenninología de solución de problemas sugiere que los procedimientos que se describirán están diseñados sólo para aislar una función mal realizada. es importante observar que pueden aplicarse las mismas técnicas para asegurar que un sistema está operando de manera apropiada. En cualquier caso, los procedimientos para probar. verificar o aislar requieren de un entendimiento de 10 que debe esperarse en varios lugares de la red tanto en los dominios de Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 417. J[ --------------------------------------------------------------TABLA 8.1 Niveles relativos para los parámetros importantes de los amplificadores de emisor común, base común y colector común. Configuración Z, Zo A,. A Polarización fJja: Medio (1 kQ) Medio (2kQ) Alto (-200) Alto (lOO) lcc hll~" I ~ IRell ,,, I ~ 1_ R; 11 ',-1 IRe ~ ¡3RBr" RB ~ f-o [E] ~~ " (r" + Rc1(R¡¡ + f3r,.l ,.... - ~[}] ~0(R¡¡"2lO,Br,l (r,,2: 10 Re) (r" 2: 1ORe V,,;::: O Re) RH"2 IO/3r) Polarización m!- /cc Medio (1 kQ) Medio (2 kQ) Ato (-200) Alto (50) diante divisor Re ~I R,IIR,II~". I =IRell " I , {J(R, 11 R,)'"de voltaje· R, = ~ 1_ Re ll , 1f-o t'" ~~ " (', + Re)(R, 11 R, + /3,,) ... R, nCE (ro "2 lORe) ~[}] (J(R, 11 R,) - R, 11 R, + /3".RE , (r,,;::: 10 Re) ,¡.. I (r,,"210Re ) PolarizaCIón de RBr-Evee Alto (100 kQ) Medio (2 kQ) Bajo (-5) Alto (50) emisor Sin ~ 1- ,,:eRc-1 derivación: ~ IRBllzb I ~ ~ I ~ )" Z¡, =. /3(r,.+REl (cualquier RlJ + ZI, =IRe ll /3RE I nivel de rol rn- R¡.: + (RE» r) (RE» 10 r,. 'J Emisor-seguidor /ec Alto (lOO kQ) Bajo (20 Q) Bajo (=.1) Alto (-50) ) ~~Re ~I RBllzb I G@ [iB~ RE ..¡- r,. - .... Z¡) == f3(r,. + RE) =3] Ro + Zb f-o =[0 RE = IRB II/3RE I (Rlc » r) I + (RE » r) Base común Bajo (20 Q) Medio (2 k.Q) Alto (200) Bajo (-1) °1 U i~ee ~ ~ ~ ~ =[iJ =8] =GJ "RE 1 o ¡ Vu • Io (RE » r,) I Retroalimentación Medio (1 kQ) Medio (2kQ) Alto (-200) Alto (50) en colector Vec =hIIRFRe , =t=J /3RF RF " = ~ RF + f3Re1 Re "- + - - (ro;::: ¡ORe) =[E/3 RE (r" ~ ¡ORe (r" ~ tORe) RF »Re) I 8.12 Solución de problemas 391
- 418. J[ 392 dc como ac. En la mayoría de los casos, una red que se encuentra operando correctamente en el modo dc también se comportará adecuadamente en el dominio ac. Además, una red que pro- porciona la respuesta de ac esperada está polarizada como se planeó. En una instalación de laboratorio se aplican tanto las fuentes de como ac y se verifica la respuesta de ac en varios puntos de la red mediante un osciloscopio como se muestra en la figura 8.54. Se observa que la punta negra (tierra) del osciloscopio está conectada directamente a tierra y la punta roja se mueve de un punto a otro dentro de la red. con lo cual se obtienen los patrones que aparecen en la figura 8.54. Los canales verticales están en el modo ac para eliminar cualquier componente de dc asociado con el voltaje en un punto en particular. La pequeña señal de ac aplicada a la base se amplifica al nivel que aparece del colector a la tierra. Se observa la diferencia en las escalas verticales para los dos voltajes. No existe una respuesta en ac en la terminal del emisor debido a las características de corto circuito del capacitar en la frecuencia establecida. El hecho que 'l/o se mida en volts y vi en milivolts sugiere una ganancia grande del amplificador. En general, aparece que la red se encuentra operando de forma adecuada. Si se desea. puede utilizarse el multímetro en el modo dc para verificar VBE y los niveles de Va- VCE YVE con objeto de revisar si caen en el rango esperado. Desde luego, ei osciloscopio también puede utilizarse para comparar los niveles de de tan sólo con cambiar al modo de dc para cada canal. vcc C, ~(mv~ O~t ... C, v, !---U(-~' ' Conexión a tierra o (Selector AC-GND-DC en AC) ... Figura 8.54 Utilización del osciloscopio para medir y observar varios voltajes de un amplificador BJT. No es necesario decir que una respuesta pobre en ac puede deberse a una variedad de motivos. De hecho, puede haber más de un área con problema en el mismo sistema. Sin embargo, afortunadamente con el tiempo y la experiencia puede predecirse la probabilidad de problemas en algunas áreas, de modo que una persona experimentada puede aislar las áreas problemáticas con cierta rapidez. Por lo general, no hay nada misterioso acerca del proceso general de solución de problemas. Si se decide seguir la respuesta en ac, resulta ser un buen procedimiento el comenzar con la señal aplicada y avanzar a través del sistema hacia la verificación de cargas en los puntos críticos a lo largo de la trayectoria. Una respuesta inesperada en algún punto supone que la red se encuentra bien hasta dicha área, definiendo entonces la región que debe investigarse más a detalle. La forma de la onda que se obtiene en el osciloscopio ayudará con toda seguridad 1" definición de los posibles problemas con el sistema. Si la respuesta para la red de la figura 8.54 es como aparece en la figure 8.55. la red tiene un problema y probablemente se trata del área del emisor. No se espera respuesta a través del Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 419. c, I( + i 0:-0 V! V, '., •Figura 8.55 Formas de onda obten!das a partir de un problema en el área del emisor. emisor y la ganancia del sistema que está definida mediante vI) es mucho menor. Se recuerda que para esta configuración la ganancia es mucho mayor en caso de que RE se desvíe. La respuesta que se obtiene sugiere que REno está en desvío por el capacitor y las conexiones tennínales del capacitor y el mismo capacitor deben ser verificados. En este caso una verificación de los niveles de de probablemente no aislarán el área del problema debido a que el capacitor tiene un equivalente de "circuito abierto" para de. En general. un conocimiento previo sobre qué esperar. una familiaridad con la instrumentación y. lo más importante. la experiencia. son los factores que contribuyen al desarrollo de un método efectivo en el arte de la solución de problemas. 8.13 ANÁLISIS POR COMPUTADORA El análisis a una pequeña señal de un amplificador a BJT puede llevarse a cabo utilizando un paquete de programas tal como PSpice o mediante un lenguaje como el BASIC. Ambos serán necesarios en el análisis de la misma configuración de polarización mediante un divisor de voltaje para permitir una comparación de los métodos. PSpice (versión para DOS y Windows) está bien equipado para analizar las redes de transistores y utiliza un modelo Gummel-Poon mejorado. mismo que se describe con detalle en los manuales de PSpice. La utilización de un lenguaje como el BASIC requiere que las diversas ecuaciones que se desarrollaron en el libro se apliquen en un orden específico para obtener las incógnitas deseadas. En realidad la dirección general de un programa en BASIC utilizaría la misma secuencia de pasos que se necesitan para analizar la red de manera manual (con la ayuda de una calculadora). Desde luego, el empleo de BASIC ofrece al usuario la oportunidad de definir el objetivo y el tipo de salida para un análisis. mientras que PSpice está limitado a una lista específica de cantidades de salida. Sin embargo, en general. la lista de PSpice es lo suficientemente extensa para la mayoría de las investigaciones. El análisis primero se describirá utilizando PSpice seguido después por el lenguaje BASre. PSpice (versión para DOS) La lista de los parámetros que pueden especificarse para el modelo PSpice es tan extensa (40 en total) que se limitará la atención a aquellos parámetros requeridos para llevar a cabo el tipo 8.13 Análisis por computadora J[ 393
- 420. J[ 394 de análisis cubierto en este capítulo. Según se necesiten ciertos parámetros adicionales en los capítulos subsecuentes, éstos se definirán con el mismo grado de detalle. No es necesario especificar todos los parámetros. Si se requiere un parámetro en particular para desarrollar un análisis PSpice y no está detallado, el paquete de programas utilizará un valor implícito que es típico para el dispositivo que se está investigando. Algunos de los parámetros necesitan especificarse sólo en caso de requerir la profundidad del análisis o del diseño. El intento básico de esta sección es ofrecer una introducción lo más clara y sencilla posible para el uso de los modelos. Según aumente la experiencia, están disponibles los manuales de PSpice y una larga lista de publicaciones para mayor detalle para una instrucción adicional. En general, una vez que los nodos de la red se han definido y se ha capturado la estructura básica, (resistcres, capacitares, fuentes, etc.) en el archivo de entrada. se requiere de un mínimo_ de dos líneas para describir un transistor. La primera es la línea del elemento, la cual tiene el siguiente formato: QXISTOR 9 -~ 7 QMODEL 1'------' ~--' ~--' '-=--'-"/ requerido nombre nodo nodo nodo nombre del de la del del modelo colector base emisor de que estará transistor definido • mediante la siguiente línea Existen otros parámetros en esta línea, cuya explicación rebasa las necesidades de este libro. aunque a veces se hace referencia a ellos en el manual PSpice. La siguiente línea que se necesita para definir el transistor es la línea del modelo. la cual tiene el siguiente fonnato básico: ,.MODEL) requerido QMODEI., nombre del modelo especificado en la línea de elementos anterior Ji~ tipo de transistor (requerido) (BF =90. IS =SE - 15) ~--------~ ~ parámetros que especifican el modelo El último agrupamiento de la línea anterior permite la especificación de los parámetros particulares del modelo (una lista que puede incluir hasta 40 parámetros). BF representa la beta directa máxima ideal (en este caso f3 = 90). Su valor implícito es de 100, lo cual indica que si el parámetro no se especifica por arriba, el paquete de programas utilizará un valor de 100. En el modelo la corriente de saturación inversa tiene un impacto importante sobre las características generales del modelo. Su valor implícito es de 1E-16 o 0.0001 pA. Cambiar el nivel de l, cambiará el nivel de importantes voltajes y corrientes de diseño como VBE para el análisis de de e le para el análisis en ac. De hecho, debido a que VBE se fija en 0.7 V para el análisis en de de este libro, se seleccionó un nivel de 5 x 10-15 A para 105 , ya que el nivel resultante de VBE por lo general es muy cercano a 0.7 V para el rango de nive!es de corriente esperado para el análisis a pequeña señal de BJT. En otras palabras. PSpice no permite especificar el nivel de VSE para el análisis en dc sino que simplemente necesita la corriente de saturación y una serie de ecuaciones importantes para calcular el nivel resultante de VBE. Por esta razón VBE rara vez será exactamente igual a 0.7 V, pero estará apenas arriba o abajo de este valor. Debe considerarse que 0.7 V sea un promedio de los niveles esperados al emplear PSpice si se especifica 1s como S x JO-15 A. Ahora se está preparado para aplicar PSpice a la red con divisor de voltaje de la figura 8.9 (ejemplo 8,2). La red se ha redibujado en la figura 8.56 con los nodos definidos para el análisis. Debido a que las características específicas tales como Av YA¡ no fonnan parte de la lista de opciones de salida en PSpice, se aplicará una señal de 1mV y se calculará la ganancia utilizando el nivel de salida. Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 421. Vcc ==22V Re 6.8 kll R, 56 k!l C 0 v" o C 0B r~F ~=90 1 0 + R, f8.2 ka E V,:= mVLOa ' , -1 RE l.5 ka CE = 20 ~F [OJ Figura 8.56 Definición de los nodos para un análisis por medio de PSpice de la configuración mediante divisor de voltaje. Hasta ahora. las primeras ocho líneas del archivo de entrada de la figura 8.57 deben resultar bastante familiares y legibles. Luego se define el transistor en las dos líneas siguientes y QMODEL es el nombre del modelo del tninsistor. Se observa en el renglón del modelo que beta se especificó como de 90. Pero, no se especificó un valor de IS para demostrar el impacto sobre los resultados obtenidos. La segunda corrida incluirá el nivel sugerido de IS para propósitos de comparación. El comando .PRINT solicita tanto la magnitud como el ángulo de la fase para el voltaje de salida del colector a la tierra. Como se requirió para la fuente de ac. se seleccionó una frecuencia de 10kHz para la corrida. El único impacto real de la frecuencia aplicada será sobre los elementos capacitivos y su efectividad como corto circuitos equivalentes para el análisis en ac. Una vez que se ha capturado el archivo de entrada, se ejecuta PSpice y se enumera una lista de parámetros del modelo BJI. Se puede ver que f3 (BF) es 90 e l, (IS) tiene el valor implícito de 1 x lO"" pA. NF (el coeficiente de emisión de corriente directa), BR (la beta inversa máxima ideal) y NR (el coeficiente de emisión de corriente inversa) toman el valor implícito de uno. Las últimas tres cantidades definen el comportamiento del modelo de una manera que escapa a las necesidades de este libro y que tendrá un impacto despreciable sobre el análisis actual en pequeña señal. Por tanto, PSpice está diseñado para llevar a cabo un análisis de automático de la red. Los resultados son v, = VE = 1.9285 V V1 = Ve = 2.7089 V V3 = Ve = 13.354 V V, = V aterrizado tpara o.c) = OV V, = Vee = 22 V Luego el archivo de salida ofrece la corriente de la fuente para Vce con el nivel de dc de la fuente de ae. V" de 0.0 A. La potencia total disipada por los resistores y el transistor es de 35.6 mW. Después se proporcionan otros niveles de de para las redes tales como lB = 14.1 p.A. le = 1.27 mA(eomparado contra 1A1 mAen el ejemplo 8.2). y VBE =0.78 V (el cual excede el nivel de 0.7 V utilizado en el ejemplo 8.2). Debe tenerse en mente el nivel de VBE cuando se repasen los resultados al fijar (. en 5 x 10-15 A en la siguiente corrida. Los valores de de VBC y VCE 8.13 Análisis por computadora J[ 395
- 422. J[ 396 voltage-Divider Bias - Confiquration of Fig. 8.56{IS •••• CIRCUIT OESCRIPTION VCC 5 O OC 22V RBl 5 2 56K RB2 2 08.21< llE 1 O 1.5K Re 5 3 6.8K el 4 2 lOUY CE 1 O 20UF VS 4 o AC 1MV o 01 3 2 1 QMOOEL .MODEL QHODEL NPN(BF=90) .OP .AC LIN 1 lOKH lOKH ,PRINT AC '1'1(3,0) VPC3,O) .OPTIONS NOPAGE .END •••• BJT MOOEL PARAMETERS .*** QMODEL NPN 15 lOO.aooaOOE-la BF 90 NF 1 BR 1 NR 1 SNALL SIGNAL BIAS SOLUTION NODE VOLTAGE 1.9285 22.00C>O NaDE VOLTAGE 2.7089( 1) ( $) VOLTAGE NNIE vcc VS ( 2) SOURC! CI1RRENTS CJRRE1IT -1. 616E-03 O.OOOE+OO TIlMPERATURE = HODE ( » VOLTAGE 13.3540 TOTAL POWER DISSIPATIOH 3.56E-02 HATI'S default value) 27.000 CEG e NODE ( 4 ) VOLTAGE 0.0000 *••• OPERATING POINT INFORMATION .*.* BIPOLAR JOHCTIOH TRANSISTORS '!'EMPERATURE "" 27.000 DEe e RAllE IIODEL lB IC VBE VlIC ve! IlETADC /GM RPI RX RO eBE cBe CBX CJS BBTAAC P'1' ••*. Ql QlIODEL 1.4lE-OS 1 .. 27E-03 7.S0E-Ol -1.068:+01 1.14E+01 9.00E+01 '.92E-02 1 .. 83E+03 O.OOB....OO 1.002....12 O.OOE+OO O.OOE.....OO O.OOE+OO O.. OOE+ao 9.00E+01 7 .. 82E+17 AC AHALYSI S FREO VM(3,O) VP(3,O) 1.000E+04 3.340E-01 -1.7771+02 TE>!PERATtlRE 27.000 DEG e Figura 8.57 Análisis por medio de PSpice de la configuración mediante divisor de voltaje de la figura 8.56 con IS '" valor implícito. Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 423. entonces se especifican como -10.6 V Y 11.4 V, respectivamente, y la beta de de es igual a la beta en ac de 90. La transconductancia glll = llre y re;;;: 20.3 Q. Entonces, la impedancia de entrada es f3r, = (90)(20.3 a) = 1.827 ka o 1.83 ka como está especificado mediante RPI. La resistencia de salida está listada como de 1 x 1011 a y la beta en ac es de 90 siendo FT (el tiempo ideal de tránsito directo) (por las iniciales en inglés. Forward Transit) igual a 7.82 x 10-17 s. De nuevo, algunos de los parámetros probablemente no tengan algún significado por el momento, pero algunos Son muy reconocibles y pueden resultar útiles durante la verificación de un diseño o análisis. El siguiente análisis en ac revela que la magnitud de Vo es de 334 mV para una ganancia de voltaje de 334 comparado con una ganancia de 368.76 calculada en el ejemplo 8.2. El cambio de fase es de 177.7º en lugar de 180º debido a los elementos de capacitancia de la red. La seleccÍón de una frecuencia mayor o el Íncremento del nivel de capacitancia acercaría al cambio de fase a 180°. El efecto de cambiar ( a 5 x 10-15 A se demostrará con claridad mediante la corrida de la figura 8.58. El nivel de VE ahora eS de 1.0235 V comparado con 2.11 V para el ejemplo 8.2. El nivel de le es de 1.33 mA comparado con 1.41 mA. y la ganancia de voltaje de ac ahora es de 350.4 en comparación con 368.76 del ejemplo 8.2. Por lo general. se obtiene una mejora definitiva cuando se comparan los resultados manuales y mediante el PSpice. Sin embargo, es considerablemente mejor si se obtiene la solución exacta en vez de la aproximada en el ejemplo Voltage-Divider Bias - Configuration of Fiq. 8.56(specified 15) ••** CIRCUIT DESCR1PT10N VCC 5 O OC 22V RBl 5 2 56K RB2 2 O 8.2K RE 1 O L5K Re 5 3 6.8K el 4 2 lOUF CE 1 o 20UF VS 4 o AC lMV o Ql 3 2 1 QMODEL .MODEL QMODEL NPN(BF=90 15=5E-15) .OP .AC LIN 1 lOxa lOKH .PRI~ AC VM(l,O) VP(l,Q) .OPTIONS NOPAGE .ElID **** BJT MODEL PARAMETBRS QMODEL NPN IS S.OOOOOOE-15 BF 90 NF 1 SR 1 NR 1 SMALL SIGNAL BIAS SOLUTION NODE ( 1) ( S) VOLTAGE 2.0235 22 .. 0000 NaDE ( 2) VOLTAGE 2.7039 VOLTAGE NAME VCC VS SOUllCE CURRENTS CtlRRENT -1. 679E-03 O.OOOE+OO TEMPERATURE- NaDE ( 3) VOLTAGE 12.9280 21.000 DEG e NaDE ( 4) VOLTAGE 0.0000 TOTAL POWER OISSIPATION 3.69E-02 WA'l"TS figura 8.58 Análisis por medio de PSpice de la confíguración mediante divisor de voltaje de la figura 8.56 con 15", 5 x lD-1S A. 8.13 Análisis por computadora J[ 397
- 424. J[ Figura 8.59 Red de la figura 8.56 después de la aplicación de PSpice para Windows. 398 ..... OPERATING POINT INFORMATION *••* BIPOLAR JUNCTION TRANSISTORS HAllE MOOEL lB le VBE VBC veE BETAOC GM RPl RX RO CSE CSC CBX CJS BETAAC n •••* Q1 QMODEL 1. 48E-OS 1.)3E-OJ 6.80'f:-Ol -1.02E"Ol 1. 09E+Ol 9.00E+Ol 5.16E-02 1. 74E+03 O.OOE+OO l.OOE+12 O.OOE+OO O.OOE+OO O.OOE+OO O.OOE+OO 9.00E+Ol 8.21E+17 AC ANALYSIS FREQ 111<(3,0) VP(3,O) 1.000E+04 3.504E-Ol -1.776E+02 Figura 8.58 Continuación. TEMPERATURE 27.000 OEG e TEMPERATURE 'C 27.000 DEG e 8.2. En especial se observa que VBE ahora es de 0.68 Y, el cual se compara de manera muy favorable con el valor fijo aproximado de 0.7 V. Por tanto, para el análisis de pequeña señal que se desarrolló en este libro mediante el uso de PSpice, IS se especificará como 5 x 10-15 A. Análisis del centro de diseño de PSpice para Windows Ahora que se presentaron los movimientos básicos para el desarrollo de la red sobre la malla esquemática, la descripción actual se concentrará en las variaciones presentadas mediante el análisis de ac. En la figura 8.56 se desarrolla la red empleando los esquemas, como se muestra en la figura 8.59. Se observan la fuente de ac de 1 mY y el símbolo de la impresora en la terminal de salida de la red. + ---l-VCC I 22V Rl 56k 2.6 79' e VS~~.'mvy ~r 8.~~ ~ •+ Re 6.8< '3.1090 01 02N2222 .9911 RE t""-~i-c-,~p 15k t j'20uF AC=ok MAG=ok PHASf=ok La fuente senoidal es una parte (New Part) que aparece en la librería source.slb como VSIN. Al oprimir dos veces la fuente sobre el esquema aparece una lista de atributos que deben seleccionarse. Para el ejemplo, Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 425. VAMPL = l mV (el valor pico de la señal senoidal) FREQ = 10kHz (la frecuencia de interés) PHASE = O(sin ángulo inicial de fase para V) VOFF = O(sin desfase o desfasamiento de voltaje de para V) AC = 1 mV Después de cada entrada debe asegurarse de guardar los atributos (Save the Attribute) antes de dejar la caja de diálogo. El símbolo de la impresora se obtiene de la librería specíal.slb de la caja de diálogo de Get Part como VPRINTl. Cuando se coloca sobre el esquema, especifica el voltaje en el punto que será impreso en el archivo de salida (.out). Al oprimir dos veces el símbolo sobre el esquema. se produce una caja de diálogo PRINTl en la cual deben hacerse las siguientes selecciones con objeto de obtener la magnitud y el ángulo de la fase del voltaje de salida: AC=ok MAG=ok PHASE=ok Las selecciones anteriores pueden listarse jumo al símbolo de la impresora sobre el esquema con sólo oprimir la opción cambiar despliegue (Change Display) y seleccionando el nombre del despliegue (Display Value) y el nombre (Name) para cada una. Se insertan los tres puntos de vista (VIEWPOINTS) mediante la siguiente secuencia: Draw - Get New Part - Browse - special.slb - VIEWPOINT. Cada uno se coloca en su lugar y luego se oprime para rntroducirlos al sistema. Cuando se han colocado los tres. el proceso se completa al oprimir el botón derecho del mouse. Antes de ejecutar el programa deben definirse los nodos que sean iguales a los representados en la figura 8.56 de forma que puedan compararse los resultados. En general, cuando se construye una red, se colocan todos los elementos similares tales como el resistor antes de cambiarse a otro elemento como el capacitar. El resultado es que puede no haber un orden lógico para los nodos en la lista neta. Para ajustar los nodos asociados con cada elemento. simplemente se selecciona análisis (Analysis) y luego examinar lista neta (Examine Netlist). El resultado que se obtiene consiste de una lista de los elementos y los nodos asignados a cada uno. Los nodos asignados para cada elemento pueden cambiarse después por medio de una sencilla secuencia de insertarlborrar hasta que concuerden con aquellos de la figura 8.56. Cuando se ha completado, se sale del listado. Surgirá un texto que; pregunta si se desean guardar los cambios, lo cual es áhora el caso. Ahora se está listo para desarrollar el análisis mediante la selección de Analysis seguido por la inicialización (Setup). Dentro de la caja de diálogo de Setup se elige (barrido de ac) (Ae Sweep) aunque la intención sea la de trabajar con una única frecuencia. Después de oprimir dos veces la caja AC Sweep, deben tomarse algunas decisiones acerca de la frecuencia aplicada. Se seleccionatipo de barrido ac lineal (LinearAC Sweep Type) junto con lo siguiente: Total Pts. = 1 Start Freq. = 10 kHz End Freq. = 10 kHz Después de seleccionar OK en las entradas, se elige Probe Setup, seguido de Do not Auto-Run Probe, lo cual ahorrará tiempo en la obtención de los datos deseados al evitar una cantidad de cajas de diálogo de pruebas. Ahora se está listo para simular bajo el encabezado Analysis para obtener los resultados deseados. Si todo se capturó de forma adecuada. aparecerá una caja de diálogo, la cual indicará eventualmente que se ha concluido el análisis ac. Para revisar los resu1tados simplemente se abandona la caja de diálogo, se regresa a Analysis y se selecciona Examine output (examinar salida). El listado es algo extenso y la figura 8.60 incluye solamente aquellas partes que por el momento son de interés. 8.13 Análisis por computadora 399
- 426. 400 •••• CIRCV1T DESCRIPTION .................................................................................... R RE O$N 0001 LSk e-CE OSN:OOOI2Ouf R:R2 oSN_OOO2 8,2k <LQI SN_oooJ SN_OOO2 SN_OOOI Q2N=-X V Vs. $N 00040 AC huV +SlN oJmV10kHz ooo C_C SN_OOO4SN_OOO2 lOuF R_RI SN_OOO2SN_OOOS S6i< R Re SN 0003 SN OOOS 6.11k V=Vc:c SN)OOSOOC22V •••• arr MODEL PAIlAMETERS •..••..••••....•..•....•..••.........••..........•.....•........•........ ...... Q2N=-X NPS IS ,..OOOOOOE-l S BF 90 NF 1 VAF 7403 1KF .2141 ISE 14 34OOOOE-1 S NE 1 307 .BR 6.092 NR I RB 10 R.BM 10 RC I CJE 22.010000E_12 MJE .377 CJC 7.306000E.12 MJC 3416 TF 411.1oooo0E-12 XTF 3 VTF 1.7 !TF .6 TR 46_910000E..()9 XTB U .... s."dAl.L SIGNAL BIAS SOLLiIQN TEMPERATI..;"R.E:- 27.000 DEG e ............................................................................... NODE VOLTAGE NODE VOLTAGE :'ItQDE VOLTAGE NODE vOLTAGE (SS))OOI) 1.9911 (S"_0003) 13.1090 ($N_OOO3) Z2 0000 (S"S_0002) 2.6679 ($N-"004) 00000 VOl..TAGE SO¡;RCE ClJRRE!','TS NAME ctJ!UU¡Nf O.OOOE+OO -1653E"()3 TOTALPOWERDISSlPATION 364E-02 WATTS Figura 8_60 Respuesta de salida para el análisis en ac de la figura 8.56. Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 427. •••• O'PEllATIN:GPOINTINfOllMATION 'I'EMPfllAnJRE= 27.000DEGC ................................•.....•...•...........••.•.....••••.....• ..... •••• BIPOLAR. JUNCfION TRANSIStQR.S NAME Q..Ql MOPEL Q2N2222~X I8 .99E-OS le 1.31E~3 VBE 6.77E-OI VBC ·1.04E+01 VCE 1.l1E+Ol BETAOC 6.SBE-+o} GM 5.03E..02 RPl 1.42E+03 R.X I.OOE+Ol RO 6.46E.~ CBE 5.80E~11 CBC 2.9OE~12 CBX O.OOE+OO CJS O.OOE-+OO BETAAC 7.l5E+OI Fr 1.32E+08 .... AC ANALYSlS TEMPERATUltE '" 27.000 DEG e .......................................•••••.....................••.••.•. LOOOE-+-04 3073E-Ol -L719E+Q2 Figura 8.60 Continuación. Se observa que los nodos listados tienen los mismos valores numéricos que los que apa- recen en la figura 8.56. Luego. siguen los parámetros del modelo BJT (BJT MODEL PARAMETERS). los cuales indican el valor seleccionado de 90 para la beta dc y 5 X 10-15 para IS. Se proporcionan los niveles para los varios nodos: luego se igualan los valores que aparecen con los puntos de observación (VIEWPOINTS) de la figura 8.56. El siguiente listado de transistores bipolar es de unión BIPOLAR JUNCTION TRANSISTORS proporciona una variedad de niveles de de y de parámetros de la red. Se observa que ahora la beta de de es de 65.8 con la beta de ac de 71.5 en lugar del valor capturado de 90. La versión para Windows ajusta la beta según las condiciones de operación. Por tanto. los resultados de ac serán un poco diferentes de los obtenidos con anterioridad al emplear el modelo re' Si se requiriera una similitud exacta. no se seleccionaría el símbolo del transistor sino que se insertaría en la red el transistor del modelo re con una fuente de corriente controlada y los niveles de resistores adecuados. La respuesta en ac indica que la magnitud del voltaje ac de salida es de 3()7.3 mV con un ángulo de la fase de 177.9° comparado contra 334.0 mV y 177.7° de la versión para DOS de PSpice. Los capacitares presentes crearon un cambio de fase menor a 180º. Si se desea una impresión del voltaje de salida. puede utilizarse la opción Probe. El primer paso consiste en regresar a la opcíón de análisis (Analysis) seguido por la selección de inicialización (Setup). Ahora se selecciona la opción (Transient) transitorio y se desactiva el barrido (AC Sweep) recién utilizada. Al oprimir dos veces la caja Transient. pueden hacerse decisiones acerca del análisis que debe desarrollarse. El periodo de la señal aplicada de 10kHz es de 0.1 ms o 100 ps. La opción del intervalo de impresión Print Step se refiere al intervalo de tiempo entre la impresión o graficación de los resultados del análisis transitorio. Para el ejemplo. se selecciona I ps para ofrecer 100 puntos por ciclo. El tiempo final (Final Time) es el último instante en que se calculará la respuesta de la red. La selección es de 500 fls o 0.5 ms para proporcionar cinco ciclos completos. Se eligió no imprimir el retardo (No-Print Delay) 8.13 Análisis por computadora JL 401
- 428. JL 402 en Odebido a que todos los capacitores se encuentran esencialmente en corto circuito a 10kHz. La última selección es el intervalo máximo Step Ceiling que establece un valor máximo entre los cálculos obtenidos para el sistema, que en este caso se fijaron en 1 ps. El tiempo entre los cálculos será ajustado de manera interna por el paquete de programas para asegurar información suficiente en los momentos en que la respuesta deseada cambie más rápido de 10 usual. Sin embargo, nunca estará separado por un periodo mayor que el establecido en Step Ceiling. Ahora se regresará a Probe Setup y se seleccionará la opción Automatically Run Probe After Simulation (ejecutar prueba después de la simulación de manera automática). Al regresar a análisis (Analysis) debe seleccionarse simulación (Simulate) para establecer los datos solicitados para la respuesta de Probe. No se puede ir de manera directa a Run Probe porque aún no se ha establecido el archivo de datos. Una vez que se ha completado el análisis se activa la opción trazar Trace seguida por la opción Add (añadir) para "añadir" un trazo a la gráfica. Ahora aparecerá una lista de opciones, y ya que se desea observar al voltaje de salida en el colector del transistor, debe seleccionarse V(Ql:c). Debido a que no aparece en la lista que se proporciona, se oprime en Alias Names (nombres ficticios) y aparecerá una lista mayor donde aparece V(Ql:c). Al seleccionarse aparece en el comando de rastreo (Trace Command) el cual se activará mediante OK (figura 8.61). :3.6V "3.2V-· 13. av· :'2 .av -- 0' , V " V(Ql:cl í ... . '.,, ¡ . ,, , : ·v· lOOus ( .~. !, ./ 200...,s TlIr.e Figura 8.61 Voltajes de salida V o =Ve para la red de la figura 8.59. ; 40C,,!> El rango del ejey se seleccionó automáticamente para mostrar con claridad la forma completa de la onda. Se muestran cinco ciclos completos de la forma de salida de la onda (con 100 puntos de datos para cada ciclo) dentro del periodo de tiempo seleccionado de cinco periodos completos de la señal aplicada. El valor entre los picos de la forma de onda es de aproximadamente 13.42 V - 12.81 V =0.61 V, como resultado un valor de pico de cerca de 0.61 V / 2 =0.305 V =305 mV, el cual se encuentra muy cercano al valor impreso con anterioridad. Si debe hacerse una comparación entre los voltajes de entrada y de salida en la misma gráfica, puede utilizarse la opción añadir eje (AddY-Axis) Ydentro de la selección del menú de graficación (Plot). Después de seleccionarse, debe regresarse al comando Trace para utilizar la opción ADD (añadir) una vez más. Esta vez puede procederse con la lista de Alias Names, la cual incluye V(Vs:+) como una opción. Tomar esta opción dará por resultado las formas de ondas de la figura 8.62, la cual incluye una escala para cada forma de onda a la izquierda de la gráfica. Se añadieron los textos en los diagramas al elegir la opción herramientas (Tools) de la lista del menú seguido por la etiqueta (Label) y texto (Text). Una vez que se selecciona Text, aparece una caja de diálogo que solicita el texto que aparecerá en la gráfica. Después de teclear Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 429. 1 : 3. bV 1).2V lJ JV· :2 8V :. Cm.' , :lV I "8:11V ' ". Ve (oC) -,1 .. ~ Q V(Ol:c) ? , .. ... ¡ / .Y 100.1s ::: • V(Vs:+: / i.. ., ----~----~----.,_. , l. , .. - --.:.---{ , , ~./ ---_./ 200",0 I ,"-~ ... 3CCus " .V [' Figura 8.62 Ve y V s para la red de la figura 8.59. ) 4001:'; l',. , . V . : .. ve ?OCUS Vs (contra) y oprimir la opción OK, aparecerá Vs en la pantalla y podrá colocarse donde sea necesario. De la misma manera se colocaron las etiquetas restantes en la gráfica. Las líneas se añadieron al seleccionar otra vez la opción Tools y luego la opción línea (Jine). Aparecerá un lápiz y utilizando la misma técnica que la que se emplea para las líneas en los trabajos de arte, pueden añadirse las líneas que se muestran. Se observa la relación fuera de fase entre las dos fonuas de onda y el hecho de que Ve se encuentra sobre un nivel de de 13.1 V. En caso de desear dos gráficas por separado, puede seleccionarse la opción Plot y seleccionar Add Plot (añadir gráfica). Al seleccionarse aparecerá otra gráfica esperando que se tome la siguiente selección por medio del regreso a la opción Trace y Add de V(Vs:+) a partir de la lista de Alias. El resultado que se obtiene es el par de gráficas de la figura 8.63 que ! .OmV· . SSL:>;:- -l.O::V - V (Vs:': l3.W~ .. 13 .2V ' 12 av· " Y(Q1:c) Figura 8.63 voy ve como gráficas por separado. . / j 3COJ~ , ,, /~ / / / ..~ .. 40Cu" ¡ ,1 / ! ., ~COJ" 8.13 Análisis por computadora .JL 403
- 430. JL- 404 presenta cada fonna de onda de manera separada. Una vez más se añaden las etiquetas Vs y Ve utilizando la opción de herramientas (Tools). Sin embargo. debe tenerse en cuenta que las etiquetas para la primera gráfica deben ser capturadas antes de seleccionar la¡;; etiquetaS para la segunda gráfica. La última forma de onda que se muestra en la figura 8.64 demuestra el empleo de la opción Cursor bajo el encabezado de herramientas (Tools). Al seleccionar Cursor y luego Display (desplegar). aparecerá una línea en el nivel de de de 13.1 V. Al oprimir el mouse. aparecerán una línea horizontal y una línea vertical que se intersecan sobre la curva. Al oprimir sobre la línea vertical y manteniendo oprimido el botón del mouse. puede moverse la línea vertical sobre la forma de onda. Se observa en la caja Probe Cursor que se registra la ubicación de la intersección llamada Al. Si se mueve al valor pico, su valor es de 13.421 V Yel elemento del tiempo es de 75 J.1S. Al oprimir el botón derecho del mouse, aparece una segunda intersección, Hamada A2, la cual también registra su ubicación en la caja Probe Cursor. La información restante en la tercera línea de la caja consiste en la diferencia entre las dos intersecciones sobre los ejes horizontal y vertical, respectivamente. Si se fija A2 al fondo de ve será de 12.807 V a 125 .us (se debe observar la línea del fondo de la figura 8.64). Por tanto la posición del cursor indica la magnitud y tiempo de la localización de la señaL 10 cual puede ser muy conveniente para una gran cantidad de aplicaciones. Obsérvense las etiquetas sobre la gráfica al emplear la opción Tools~text. Puede obtenerse con facílidad al utilizar dos diferentes intersecciones. 13 .4V ' 13 .<,v·: : 13 .ov·. : i ! -. )12.8V+·"_._ ... O, o V(Ql,c) A---, . ! ,/ V"lOOu~ ?' !I 200u, 3COu~ Al, (75. OOOu, 13.421) A2, (125. ooo·~, ~2. sel7) DlFF (111 , (-50. OOCu, 613.907:1'1 .J. / -- '.v.4~Ou~ figura 8~64 Utilización de la opción Cursor sobre vcpara la red de la figuraS.59. La introducción anterior fue relativamente breve debido a las restricciones de espacio y prioridad, pero su propósito se cumplió si ahora parece evidente la relativa simplicidad de la aplicación de PSpice para calcular la respuesta a pequeña señal. Cuando el tiempo así lo permita, deben leerse muy cuidadosamente los manuales para entender por completo el efecto de los varios parámetros y las ecuaciones involucradas con el modelo PSpice. Está disponible una versión comercial de PSpice que tiene un catálogo completo de transistores específicos en memoria listos para ser utilizados por el paquete de programas PSpice. En otras palabras. el archivo de entrada puede incluir la referencia a un transistor en particular y el paquete insertará automáticamente los parámetros que describan mejor al transistor para el análisis que se llevará a cabo. Puede obtenerse información adicional respecto a la versión disponible en el mercado Capítulo 8 Aoálisis a pequeña señal del transistor bipolar
- 431. al escribir directamente a Microsim Corp. Ahora se comparará el análisis anterior con el análisis del mismo circuito utilizando ahora el lenguaje BASIC. BASIC El programa BASIC de la figura 8.65 analizará la configuración de polarización mediante divisor de voltaje de la figura 8.56 con las características adicionales de que también puede proporcionar una solución en caso que una porción del resistor del emisor no presente desvío y pueda también incluir los efectos de una resistencia fuente y de carga. La resistencia del emisor se ha designado como RE: en caso de no estar en desvío y RE" en caso de tener desvío. 10 REM *****-********************************************** 20 REM PROGRAM 8.1 30 REH ********************••••***.***••••*.**••***.******* 40 REM 83T AC ANA1YSIS 50 REM USING re ANO BETA PA,AAMETERS 60 REM ••• *••*••-***••••••*••*•••••••••*••••••••••••*•••••• 70 REH 100 CLS 110 PRINT ftThis program performs the ac ealeulations" 120 PRINT nfor a 8JT vOltage-divider using the re and beta parameters." 130 PRINT 140 PRINT "Enter the following eireuit data:" 150 PRINT 160 INPUT "RB1=";Rl 170 INPUT "RB2:";R2 190 INPUT "Re-"iRe 190 INPUT "Unbypassed emitter resistance, RE1-d¡El 200 INPUT "Bypassed emitter resista~ce, RE2=";E2 210 PRINT 220 INPUT "Beta-"¡BETA 230 INPUT "Supply voltage, VCC-";CC 240 INPUT "Load resistance, RL=" ¡RL 250 INPUT "Source reslstance, RS-";~S 260 INPUT "Source voltage, VS-"¡VS 270 PRINT!'PRINT 280 cosue 11200:REM Perfor. ae analysis 290 PRINT "The resulta ol the ae analysis are:" 300 PRIN'I' 310 PRINT "Transistor dynamie resistanee, re-";RE;"ohms" 320 PRtNT 330 IF CC-IE*(RC+El+E2)<=O TREN PRI~ "circuit in saturation." :GOTO 420 340 PRINT "1nput impedance. Ri-~:RI~·ohaa" 350 PRINT "Output impedanee, Ro-"iRO;"ohms" 360 PRINT "Voltage-qain(no-load), Aq.";AV 370 PRINT "CUrrent gain, Ai-"iAl 380 PRINT 390 PRINT ·output voltage(no la.d), Voe"¡VO¡"volts· 400 PRINT 410 PRINT "Output voltage(under load), VL-"~VL;"volts· 42.0 PRINT 430 VM~CC-IE*(BETA/(BETA+1»*(RC+El+E2) :REM KaXimum signa1 swinq 440 IF ABSCVL»VM THEH PRINT "but maximum undistorted output is"¡VM;"volts" 450 END 11200 REM ~odule to perform BJT ac analysis using re .odel 11210 RB-Rl.CR2/CRl+P2» 11220 RP-RC*(RL{(RC+RL)) 11230 BB-R2*CC{(Rl+R2) 11240 IE2(BB-.7)*(BETA+l)/(RB+BETA*(El+E2» 11250 REc.026{IE 11260 R3-BETA*CRB+El) ;;2,0 RI=RB*IR3/(RB+83» 11280 Ro-ltC 112'0 AI-(RC{(RC+RL»*BErA*(RB/(RB+83») 11300 AV--RC/(El+RE) 11310 VI-VS*(RI/(RI+RSll 11320 VO=AV*VI 11330 VL-VO*CRL/CRO+RL» 113 4 O RE"l'URN Figura 8.65 Programa BASIC para el análisis en ac de una configuración BJT. 8.13 Análisis por computadora J[ 405 •
- 432. J[ 406 RON Thls proqram performs the ac calculations tor a BJT voltage-divider using the re and beta parameters. Enter the followin9 circuit data: RaI-? 56E3 R82-? 8.2E3 RC-'? 6.8E3 Unbypassed emitter resistance, RElc? O Bypassed emitter resistance, RE2=? l.5E3 Beta=? 90 Supply voltage, VeCe? 22 Load resistance. RL-? IOE3 Source resistance, RS-? 600 Source voltage, VS-? lE-3 The results of the ae analysis are: Transistor dynamic resistance, re- 19.24912 ohas Input impedanee, Ri~ 1394.631 obas output iBpedance, Ro- 6800 ohas voltage-qain(no-load), Av--353.263 CUrrent galn, Ai- 29.32569 output voltage(no load), Vo--.2469988 volts output voltage(Under load), VL=-.1470231 volts Figura 8.65 Continuación. El módulo de las líneas 11210 a 11260 calcularán los parámetros importantes para el modelo de transistor de la figura 8.66 y llevaría a cabo el análisis requerido. Los pasos secuenciales del módulo deben revisarse con cuidado y compararse con los cálculos desarrollados de forma manual (calculadora). 1, 1, -- --1, lb + -+- -+- --" ~ Z, R~ + + Re V, RL V, '¡ Z, Vi R, R, -1 - RE, '=' '=' '=' .¡. '=' FIgura 8.66 Red analizada mediante el módulo que se extiende desde la línea 11210 a la línea 11260 del programa BASIC de la figura 8.65. Una ejecución del programa con los valores de la figura 8.56 proporcionará los resultados que aparecen al final de la figura 8.65. En particular, debe observarse la forma en que puede escribirse el programa BASIC con objeto de proporcionar infonnación acerca del sistema de una manera clara, concisa, tabulada. El nivel de R¡ ; R' 11 f3r, ; 1,394.63 n, el cual es diferente a RI en la versión para DOS de PSpice debido a que RI incluye sólo la impedancia de entrada de la configuración del transistor (f3re). La ganancia sin carga es de 353.26, la cual se compara favorablemente con los 334 que se obtuvieron al emplear PSpice. La ganancia de corriente d" 4.9 x 10-25 A =OA, es debida a la ausencia de una carga para definir la corriente de salida. La ausencia de una carga también da por resultado que A ,= A, .} ~ :->L Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 433. § 8.2 Configuración de emisor común con polarización fija 1. Para la red de la figura 8.67: a) Determinar Z¡ y Z". b) Encontrar Al' y A¡, e) Repetir el inciso a cuando r" = 20 k.o. d) Repetir el inciso b cuando ro = 20 H2. 12 220 kQ v, 0---::-11--------1 --1, --Z, Figura 8.67 Problemas 1,21, 2. Calcular Vce para la red de la figura 8.68 para una ganancia de voltaje de Al' ::: -200. o;: 3. Para la red de la figura 8.69: a) Calcular lB" le y re" b) Detenninar Zj y Zo' e) Calcular A.. y A¡. 4.71d2 I m (----<o v,. d) Detenninar el efecto de ro =: 30 ka sobre Al' yA¡. lOY +lOV Figura 8.68 Problema 2. Ftgura 8.69 Problema 3. Problemas J[ PROBLEMAS 407
- 434. Ji::: Figura 8.72 Problema 6. 408 § 8.3 Polarización mediante divisor de voltaje 4. Para la red de la figura 8.70: a) Determinar r,,' b) Encontrar Z¡ y Z{). e) Encontrar Al' y A" d) Repetir los incisos b y e cuando r" = 25 kQ. 39 k!2 I~F V, o----jl--+---I --1, --Z, 4.7 kn Figura 8.70 Problema 4. ft= 100 r" = 50 k,Q 1.2W ,----1------0 Va 82 kQ ~,., kn I ~v, Ce #= lOO f,,= "" kQ 5.6kü 1 kn FIgura 8.71 Problema 5. 5. Calcular Vce para la red de la figura 8.71 si A,. = ~ 160 Yrv == 100 ki2. 6. Para la red de la figura 8.72: a) Determinar re' b) Calcular VB y Ve e) Determinar Z¡ y A, = V/Vi" Vcc ==20V 6.8 kn 220kn Ve f-----o Vo Ce V. Vi o----j ft=180 --Zi Ce r o=50k,Q 56k!2 § 8.4 Configuración de E-C con polarización en emisor 7. Para la red de la figura 8.73: a) Determinar re' b) Encontrar Z¡ y Zv' e) Calcular A, y A¡' d) Repetir los incisos b y e cuando r(, ':= 20 kQ. ----~r_-o20V Vi ~~.o.-----I --li --Z, ft=140 r~= IOOkQ --1.2 k.Q Zo Figura 8.73 Problemas 7, 9. Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 435. 8. Calcular RE y RBpara la red de la figura 8.74 si Av =- -10 Y re =- 3.8 Q. Suponga que Zb = f3RE 9. Repita el problema 7 cuando Rt encuentre desvío. Compare los resultados. * 10. Para la red de la figura 8.75: a) Detenninar re' b) Encontrar Zi y Av' e) Calcular A¡. 20 V 8.2 ka v, o---)I--~--I Figura 8.74 Problema 8. ~= 120 T,,=OOkQ § 8.5 Configuración emisor-seguidor 11. Para la red de la figura 8.76: a) Determinar re y f3re" b) Encontrar Z¡ y Zo. e) Calcular A, y A,. *12. Para la red de la figura 8.77: a) Determinar Z¡ y 20' b) EncontrarAv' e) Calcular Vo cuando Vi = 1 mV. 16 V 270 kQ V, o----JI-L---I --li -Z, Figura 8.76 Problema 11. /3= 110 ro =50kn t f-----o Yo lo 2.7 ka -Zo r---~--<>22 V 5.61& 3301& ~ lo f-----o V o Celi -Vi O---:-:¡'I---<-----I /l= 80 --Z, Ce 1, - r,,=40kG. 1.2 kQ 0.47 ka Figura 8.75 Problema 10. 12V V, o-------}t-.-----I /l= 120 T o =40k.O: --Zi t (-------<> Yo lo 5.6kU _ Zo -8 V FIgura 8.77 Problema 12. Problemas J[ 409
- 436. J[ 410 * 13. Para la red de la figura 8,78: a) Calcular lB e le b) Detenninar re' c) Detenninar Z¡ y Zo' d) Encontrar Av y A¡. Vcc= 2QV 56 k!l v, 0---1t--+_--I -/, 8.2 kQ § 8.6 Configuración de base común 14. Para la red de la figura 8.79: . a) Determinar re' b) Encontrar Z¡ y ZQ' c) Calcular Al' y Al" -Z; +6V -IOV 6.8kQ * 15. Para la red de la figura 8.80, determinar A.. y A¡. 8V p= 200 T o =40kn L -v~, /, 3.9kQ -5 V Capítulo 8 Análisis a pequeña señal del transistor bipolar Figura 8.78 Problema 13. Figura 8.79 Problema 14, Figura 8.80 Problema 15.
- 437. § 8.7 Configuración con retroalimentación en colector 16. Para la configuración de retroalimentación en colector de la figura 8.81: a) Detenninar re' b) Encontrar ZI y Zo' e) Calcular Av y Al' Figura 8.81 Problema 16. 220kU v, o-------}'I--~---I -1, --Z¡ ... 3.HU p= 120 rQ =40kO *17. Dados re= 10 Q. !3=200,A.= -160 y Al = 19 para la red de la figura 8.82, determinar Rc' RrY Vcc V¡ o---JI--~--I *18. Para la red de la figura 8.30: ... P=200 r(J=80kO a) Derivar la ecuación aproximada para A,. b) Derivar la ecuación aproximada para Aj' e) Derivar las ecuaciones aproximadas para Z¡ y Zo' Figura 8.82 Problema 17. d) DadosRc = 2.2 kQ. RF = 120 kQ, RE = 1.2 kQ. f3~90 y Vcc = lOV. calcularlas magnitudes de Av' A¡, ZI y 20 utilizando las ecuaciones de los incisos (l a c. § 8.8 Configuración con retroalimentación de dc en colector 19. Para la red de la figura 8.83: a) Detenninar Zi y Zo' b) Encontrar Al.' y Al' 9V 39 kn 22 kn ,.-'VVr-,........'Nt--+---l~ v, ¡ IO~F I¡ -V¡ o--}I--~------l -Z¡ 1 ~F I ~F --Z, Figura 8.83 Problema 19. Problemas ][ 411
- 438. ][ 412 § 8.9 Circuito equivalente híbrido aproximado 20. a) Dados f3 =120, re =4.5 n yro =40 n, trazar el circuito híbrido equivalente aproximado. b) Dados h¡e =1 k.o, hre =2 x 10--4, hfe =90 Yhoe =20 ps, trazar el modelo re· 21. Para la red del problema 1: a) Detenninar re. b) Encontrar hfe y hie. e) Encontrar Z¡ y lo utilizando los parámetros híbridos. d) Calcular Av y A¡ con los parámetros híbridos. e) Detenninar Z¡ y Zo cuando hoe = 50 pS. f) Determinar Av y A¡ cuando hoe = 50 J1S. g) Comparar las soluciones anteriores con aquellas del problema 1. (Nota: Las soluciones están disponibles en el apéndice E en caso de no haberse llevado a cabo el problema 1.) 22. Para la red de la figura 8.84: a) Detenninar Zj y Zo' b) Calcular Av y Aj. e) Detenninar re y comparar f3recon hie. l8Y 68 kll 2.2kO tI, 1; V; o • ) 5~F -- l2kO Z; 1.2kll *' 23. Para la red de base común de la figura 8.85: a) Detenninar Z¡ y Zo' b) Calcular A, y Ai' e) Determinar ex, f3, re y ro· li - )'o + IO'~F > >1.2 kll V, --Z; ...~4Y figura 8.85 Problema 23. hJ> =-0.992 h. =9.45 O h" = 1 p.AN . I5 ¡1F -Z, IO~F oVo hf~ =180 hit =2.75 kO h~=25¡15 figura 8.84 Problemas 22. 24. 1/, , 2.7 kll '1 --"p- 12 Y Z, o + v, Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 439. § 8.10 Modelo equivaleute hlbrldo completo * 24. Repetir los incisos a y b del problema 22 cuando h(e = 2 x 1Q-4 Ycompare los resultados. *25. Para la red de la figura 8.86. detenninar: a) 2j' b) A, c) A¡ = IJI¡- d) 20' -Z, Vi figura 8.86 Problema 25. 20V 470kU 2.2 kU ~ lo +-----n(---<>o Vo 5 ~F hfe := 140 hie := 0.86 ka -Zo l.2 kQ 1lO IlF .,. h := 1.5 x lQ-4 h;::= 25 fJS >i< 26. Para el amplificador de base común de la figura 8.87, determinar: + a) 2i' b) A,. e) Ar' d) 20' ld1 '¡0.6 11 - ¡'~F+ I.2kU hib = 9.45 a hJ> =0.997 hob = 0.5 pA!V km= 1 x lQ-4 . ~lo '(1 5'~F 2.2 kU V, "v - V, -Z Zo -; r=- 4 v ~ ~ 14V figura 8.87 Problema 26. § 8.12 Solución de problemas *27. Dada la red de la figura 8.88: o + Vo a) Detenninar si el sistema está operando adecuadamente basándose en los niveles de polarización mediante divisor de voltaje y en las fonnas de onda esperadas para Vo y VE' b) Determinar el motivo de los niveles de de obtenidos y la razón por la que se obtuvo la forma de onda para vo' Problemas J[ 413
- 440. J[ 414 Vcc = 14 V v¡(rnV) Re 2.2 kQ vo (V) R, 150kn 10 IlF O ( 01'" O 10 ~F VB=6.22 V C, P=70 C, + O)"'R, VBE =0.7V + R, 39kn ', RE l.5kn 10 ~F V, Figura 8.88 Problema 27. 28. 29. 30. 31. 32. 33. § 8.13 Análisis por computadora a) b) a) b) a) b) a) b) a) b) a) b) Escribir el archivo de entrada de PSpice para la red de la figura 8.6 (ejemplo 8.1) Ysolicitar el nivel de Vo para Vi = 1 mY. Llevar a cabo el análisis por medio de PSpice y comparar el resultado para Vo con los resultados obtenidos en el ejemplo 8.1. Escribir el archivo de entrada de PSpice para la red de la figura 8.13 (ejemplo S.3) y solicitar el nivel de Vo para Vi = 1 mV. Llevar a cabo el análisis por medio de PSpice y comparar el resultado para Vo con los resultados obtenidos en el ejemplo S.3. Escribir el archivo de entrada de PSpice para la red de la figura 8.25 (ejemplo S.S) y solicitar el nivel de Vo para Vi = 1mV. Llevar a cabo el análisis por medio de PSpice y comparar el resultado para Vo con los resultados obtenidos en el ejemplo 8.8. Escribir un programa en BASIC para calcular Z¡, Zo' Al' y A¡ para la red de la figura 8.9 (ejemplo 8.2). Llevar a cabo el análisis del inciso a y comparar contra los resultados obtenidos en el ejemplo 8.2. Escribir un programa en BASIC para calcular Z¡, Zo' Av y A¡ para la red de la figura 8.13 (ejemplo 8.3). Llevar a cabo el análisis del inciso a y comparar contra los resultados obtenidos en el ejemplo 8.3. Escribir un programa en BASIC para calcular Z¡, Zo' Al' y A¡ para la red de la figura S.25 (ejemplo 8.8). Llevar a cabo el análisis del inciso a y comparar contra los resultados obtenidos en el ejemplo 8.8. 34. Mediante la utilización de PSpice para Windows. determinar la ganancia para la red de la figura 8.6. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida. 35. Mediante la utilización de PSpice para Windows, determinar la ganancia para la red de la figura 8.13. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida. 36. Mediante la utilización de PSpice para Windows, determinar la ganancia para la red de la figura 8.25. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida. *Nota: Los asteriscos indican problemas más difíciles. Capítulo 8 Análisis a pequeña señal del transistor bipolar
- 441. Análisis a pequeña señal del FET 9.1 INTRODUCCIÓN Los amplificadores con transistores de efecto de campo proporcionan una excelente ganancia de voltaje aunada a la característica de una alta impedancia de entrada. Además, se trata de configuraciones de bajo consumo de potencia con un buen rango de frecuencia y tamaño y peso mínimos. Los dispositivos IFET y el MOSFET de decremento pueden utilizarse para diseñar amplificadores que tengan ganancias similares de voltaje. Sin embargo, el circuito con MOSFET decrementaI tiene una impedancia de entrada mucho mayor que una configuración JFET similar. Mientras que un dispositivo BJT controla una gran comente de salida (colector) por medio de una corriente de entrada (base) relativamente pequeña. el dispositivo FET controla una corriente de salida (drenaje) mediante un pequeño voltaje de entrada (voltaje en la com- puerta). Por tanto, el BJT generalmente es un dispositivo controlado por corriente y el FET un dispositivo controlado por voltaje, pero en ambos casos se observa que la corriente de salida es la variable controlada. Debido a la característica de gran impedancia de entrada de los FET, el modelo equivalente de ae es más sencillo que el utilizado por los BIT. Así que mientras el BJT tuvo un factor de amplificación f3 (beta), el FET tiene un factor de transconductancia, gm' El FET puede utilizarse como un amplificador lineal o como un dispositivo digital en los circuitos lógicos. De hecho, el MOSFET incremental es muy popular en los circuitos digitales. especialmente en los circuitos CMOS que requieren un consumo muy bajo de potencia. Los dispositivos FET también se utilizan en las aplicaciones de alta frecuencia y en las aplicacio- nes de acoplamiento (interfases). La tabla 9. L localizada al final del capítulo, muestra un resumen de los circuitos FET a pequeña señal y sus fórmulas asociadas. Aunque la configuración de fuente común es la más popular al proporcionar una señal inver- tida y amplificada, también existen circuitos de drenaje común (fuente-seguidor) que proporcio- nan ganancia unitaria sín inversión, así como circuitos de compuerta común que proporcionan ganancia sin inversión. Al igual que con los amplificadores BJT, las características importantes del circuito que se describen en este capítulo íncluyen la ganancia de voltaje, la impedancia de entrada y la impedancia de salida. Debido a la muy alta impedancia de entrada, la corriente de entrada por 10 general se asume de OflA Yla ganancia de corriente es una cantidad indefinida. Mientras que la ganancia de voltaje de un amplificador FET es casi siempre menor que la obteni- da al utilizar un amplificador BIT, el amplificador FET proporciona una impedancia de entrada mucho mayor que la de la configuración de un BIT. Los valores de la impedancia de salida son comparables tanto para los circuitos BIT como para los FET. Las redes de amplificadores FET también pueden analizarse mediante el empleo de pro- gramas de computadora. Al utilizar PSpice puede llevarse a cabo un análisis en de para obtener las condiciones de polarización del circuito y un análisis en ac para calcular la ganancia de voltaje a pequeña señal. Al utilizar los modelos de transistores de PSpice se puede analizar el CAPÍTULO 415
- 442. 416 circuito empleando los modelos específicos de transistores. Por otro lado, es posible desarro- llar un programa utilizando un lenguaje como el BASIC que puede realizar tanto el análisis de de como el de ac y proporcionar los resultados en un formato muy especial. 9.2 MODELO DE PEQUEÑA SEÑAL DEL FET El análisis en ac de una configuración FET requiere que se desarrolle un modelo de pequeña señal. Un componente muy importante del modelo hará evidente que un voltaje de ac aplicado a las terminales de entrada de la compuerta a la fuente controla el nivel de corriente del dre- naje a la fuente. El voltaje de la compuerta a lafuen/e controla la comen/e del drenaje a lafuen/e (canal) de un FET. En el capítulo 6, se indicó que un voltaje en dc de la compuerta a la fuente controlaba el nivel de la corriente de drenaje mediante una relación conocida como la ecuación de Shockley: ID = IDSs(1 - VGS IVp )2 El cambio en la corriente del colector que se obtendrá de un cambio en el volt~je de la compuerta a la fuente se puede determinar utilizando el factor de trans- conductancia gm de la siguiente manera: (9.1) El prefijo trans (o tras) que se aplica a gm en la terminología indica que se establece una relación entre las cantidades de salida y de entrada. Se seleccionó la palabra raíz conductancia debido a que gm se determina por la relación del voltaje a la corriente, similar a la relación que define la conductancia de un resistor G = IIR = l/V. Al despejar gm en la ecuación (9.1) se tiene: (9.2) Determinación gráfica de gm Si ahora se examinan las características de transferencia de la figura 9.1, se encuentra que gm es en realidad la pendiente de las características en el punto de operación. Esto es, (9.3) /',.y =-= /',.x Al seguir la curvatura de las características de transferencia, resulta bastante claro que la pendiente, y por tanto gm' se incrementa cuando se pasa desde Vp a IDSS' O, dicho en otras palabras, cuando VGS se acerca a OV, se incrementa la magnitud de gm' MD g", ;:; - - (= PeTldiente en el punto Q) óVGS o Capítulo 9 Análisis a pequeña señal del FET Figura 9.1 Definición de gm utilizando la característica de transferencia.
- 443. La ecuación (9.2) indica que gm puede detenninarse en cualquier punto Qsobre las carac- terísticas de transferencia con sólo seleccionar un incremento finito en Ves (o en ID) cercano al punto Q y luego encontrar el cambio correspondiente en ID (o Ves' respectivamente). Los cambios que se obtienen en cada cantidad se sustituyen después en la ecuación (9.2) para calcular gm' Determinar la magnitud de gm para un JFET con IDSS = 8 mA y V p ::: -4 V en los siguientes puntos de polarización. a) VGS ~ -0.5 Y. b) VGS~-1.5 V. e) VGS ~ -2.5 Y. Solución Las características de transferencia se generaron como en la figura 9.2 al utilizar el procedi- miento definido en el capítulo 6. Cada punto de operación se identifica posterionnente y se dibuja una línea tangente a través de cada punto para reflejar mejor la pendiente de la curva de transferencia en esta región, Luego se selecciona un incremento adecuado para VGS para refle- jar una variación a cualquier lado de cada punto Q. Entonces se aplica la ecuación (9.2) para detenninar gm' !1/D 2.1 mA a) o ~-- - ~ 3_5mS °m !1VGS 0.6V ~ !1/o 1.8 mA bl o =2_57 mS°m - !1VGS 0.7V !1/D 1.5 mA el gm ~-- ~ ~ L5mS !1VGS 1.0 V Puede observarse la disminución en gm cuando Ves se aproxima a Vpo g", en-O.5 V (, VGS)'ID =8mA- -4V ______ -4 V, -1 Definición matemática de gm 8 4 3 2 o Vos (V) Figura 9.2 Cálculo de gm en diferentes puntos de polarización. El procedimiento gráfíco descríto está limitado por la exactitud de la gráfica de transfe~ rencia y el cuidado con que pueden determinarse los cambios en cada cantidad, pero en- tonces puede tornarse un problema engorroso. Un método alternativo para calcular gm 9_2 Modelo de pequeña señal del FET EJEMPL09_J 417
- 444. EJEMPLO 9.2 418 utiliza un enfoque empleado para encontrar la resistencia ac de un diodo en el capítulo 1, donde se estableció que La derivada de una función en un punto es igual a la pendiente de la línea tangente dibujada en dicho punto. Si se toma la derivada de ID respecto a Ves (cálculo diferencial) utilizando la ecuación de Shockley, es posible derivar una ecuación para gm de la siguiente manera: M D 1 dID 1 d lDSS(1 VGS )2]gm t.VGS PLQ = dVGS pLQ = dVGS Vp = I Dss _d_ 0_ VGS) 2 = 2lDSS ~ - VGsJ_d 0_VGs) dVGS Vp Vp dVGS Vp y (9.4) donde I Vp 1 denota la magnitud, sólo con objeto de asegurar un valor positivo de gm. Ya se mencionó que la pendiente de la curva de transferencia es un máximo cuando Ves = OV. Sustituyendo VGS = O V en la ecuación (9.4) se obtiene la siguiente ecuación del valor máximo de gm para un JFET, en el cual se han especificado 1DSS y Vp. = 2IDss ~ -~Jgm Ivpl y 2IDss (9.5)gmo = IVpl donde el subíndice Oque se añadió recuerda que se trata del valor de gm cuando VGS = OV. Entonces la ecuación (9.4) se convierte en (9.6) Para el JFET que tiene las características de transferencia del ejemplo 9.1, a) Encontrar el valor máximo de gmo b) Encontrar el valor de gm en cada punto de operación del ejemplo 9.1 utilizando la ecuación (9.6) y comparar con los resultados gráficos. Solución a) gmO ;:: = 2(8mA) 4V = 4mS (máximo valor posible de gm) b) Cuando VGS = -D.5 V, gm = gmo [1 - VGS ] = 4mS ~ _ -D. 5V l = 3.5mS Vp -4 V J Capitulo 9 Análisis a pequeña señal del FET (contra 3.5 mS de la solución gráfica)
- 445. Cuando VGS = -1.5 V, gm = gmo [1 - :GS]= 4mS [1p -1.5 V] - -4V = 2.5mS Cuando V GS = -2.5 V. g = g [1 -VGS J= m mO V p [ -2.5 V] 4 mS 1 - -4V = 1.5 mS (contra 2.57 mS de la solución gráfica) (contra 1.5 mS de la solución gráfica) Los resultados del ejemplo 9.2 de hecho son 10 sufIcientemente cercanos como para vali- dar la ecuación (9.4) a (9.6). para usos en el futuro cuando se requiera gm' En las hojas de especificaciones, gm se proporciona como Yjs donde la y indica que es parte de un circuÍto equivalente de admiranda. La!significa que es un parámetro de transferencia directa (jomará) y la s revela que está conectada con la tenninal de la fuente (source). En fanna de ecuación, (9.7) Para el JFET de la figura 5.18, Yj' está en el rango desde 1000 a 5000 IlS o de 1 a 5 mS. Gráfica de gm en función de VGS Debido a que el factor (1 - ;;) de la ecuación (9.6) es menor que 1 para cualquier valor de V'GS diferente de OV, la magnitud de gm se reducirá mientras VGS se aproxime a Vp y la rela- V ción :5se incrementa en magnitud. Cuando VGS =Vp ' gm =gmO(J - J) =O. La ecuación (9.6) p define una línea recta con un valor mínimo de Oy un valor máximo de gm como se muestra en la gráfica de la figura 9.3. v, o V GS(V) FIgUra 9.3 Gráfica de gm en función de Vcs. La figura 9.3 también indica que cuando VGS es igual a la mitad del valor de estrechamiento, gm tendrá únicamente la mitad del valor máximo. Graficar gm en función de VGS para el JFET de los ejemplos 9.1 y 9.2. Solución Obsérvese la figura 9.4. 9.2 Modelo de pequeña señal del FET EJEMPLO 9.3 419
- 446. EJEMPLO 9.4 420 4mS ~-----> 2mS -4V -2V o VGS(V) Figura 9.4 Gráfica de gm en función de VGS para un JFET con 1DSS::: 8 mA y Vf =-4 V. Impacto de ID sobre gm Puede derivarse una relación matemática entre gm y la corriente de polarización ID al observar que la ecuación de Shock1ey puede escribirse de la siguiente manera: (9.8) Al sustituir la ecuación (9.8) en la ecuación (9.6) se obtiene (9.9) Al utilizar la ecuación (9.9) para determinar gm para algunos valores específicos de ID' los resultados son a) Si ID =IDSS' gm = ~gmiJ - - = gmo IDSS b) SilD =IDSP' gm = ~ IDS!2 grnO - - = O.707gmO IDSS c) Si ID =IDS!4, gm = gmü ~ IDS!4 _ grnO = O.5gmo------ IDSS 2 Graficar gm en función de ID para el JFET de los ejemplos 9.1 a 9.3. Solución Ver figura 9.5. Capítulo 9 Análisis a pequeña señaJ del FET
- 447. o 3 9 10 JD (mA) Figura 9.5 Gráfica de gm en función de JDpara un JFET con IDSS =8 mAy Ves =-4 V. Las gráficas de los ejemplos 9.3 y 9.4 revelan con claridad que los valores más altos de gm se obtienen cuando Ves se aproxima a OV e ID a su valor máximo de 1DSS' Impedancia de entrada Z¡ del FET La impedancia de entrada de todos los FET disponibles en el mercado es lo suficientemente grande para suponer que las tenninales de entrada son similares a un circuito abierto. En forma de ecuación, Z¡(FET) = ~ Q (9.10) Así como para un JFET un valor práctico de lO' Q (1000 MQ) es un valor característico, un valor entre 1012 y 1015 Q es típico de los MOSFET. Impedancia de salida Zo del FET La impedancia de salida de los FET es similar en magnitud a la de los BIT convencionales. En las hojas de especificaciones de los FET la impedancia de salida aparecerá normalmente como Yos con las unidades de J1S. El parámetro Yos es un componente de un circuito equivalente de admitanda y el subíndice o significa un parámetro de salida de la red (output) y s la terminal fuente (souree) a la cual está asignada en el modelo. Para el IFET de la figura 5.18,y tiene un0' rango entre 10 y 50 /1S o 20 kQ (R =1/G =l/50 /1S) y 100 kQ (R =1/G =l/lO /1S). En forma de ecuación, 1 Zo(FET) =rd =- Yo, (9.11) Con base en la figura 9.6 puede definirse la impedancia de salida como la pendiente de la curva horizontal característica en el punto de operación. Mientras más horizontal sea la curva, mayor será la impedancia de salida. Cuando la curva es perfectamente horizontal, se tendrá la situación ideal pues será la impedancia de salida (un circuito abierto) infinita; esta es una aproximación que se utiliza a menudo. En forma de ecuación, (9.12) 9.2 Modelo de pequeña señal del FET 421
- 448. EjEMPLO 9.5 422 Ves'" constante en -1 V Punto Q / v -2V o ~M Figura 9.6 Definición de rd utilizando las caracterfsticas de drenaje del FET. Obsérvese que al aplicar la ecuación (9.12) el voltaje VGS pennanece constante cuando se calcula rd. Esto se logra dibujando una línea recta aproximada a la línea VGS en el punto de operación. Luego se selecciona un ~VDS o ~ID y se mide la otra cantidad para utilizarse en la ecuación. Determinar la impedancia de salida para el FET de la figura 9.7 para VGS = OV YVGS = -2 V cuando Vos = 8 V. . 8 7 6 5 4 3 2 Vos=~3 V íI vos=-4V o 2 3 4 5 6 7 8 9 10 11 12 13 14 VDS (V) Figura 9.7 Características del drenaje de uso para calcular rd en el ejemplo 9.5. Solución Para VGS = OV se dibuja una línea tangente y se selecciona d Vos como de 5 V Yasí se obtiene un dIo de 0.2 mA. Sustituyendo en la ecuación (9.12). rd = ~~SIvc,=ov = 0.2 5 mA= 2S kQ Para VGS = -2 V se dibuja una línea tangente y se selecciona d Vos como de 8V Yasí se obtiene un dIo de 0.1 mA. Sustituyendo en la ecuación (9.12). Capítulo 9 Análisis a pequeña señal del FET
- 449. 8V =---= 80 ka. 0.1 mA lo cual muestra que rd sí cambia entre una región de operación y la otra, y que comúnmente se presentan los valores más pequeños en los niveles bajos de Ves (más cercanos a OV). Circuito equivalente en ac del FET Una vez presentados y discutido los parámetros importantes de un circuito equivalente de ac, puede construirse un modelo para el transistor FET en el dominio de ac. El control de Id me- ·diante V¡:;s se eneue,ntra incluído como una fuente de corriente gmVgs conectada desde el drenaje a la fuente como se muestra en la figura 9.8. La fuente de comente tiene su flecha apuntando del drenaje hacia la fuente para establecer un cambio de fase de 800 entre los voltajes de sali- da y de entrada como sucederá con la operación real. G o>---~o + ,---t-----'O D Figura 9.8 Circuito para equivalente de ac del FET. s v" s La impedancia de entrada está representada por el circuito abierto en las terminales de entrada y la impedancia de salida por medio del resistor rd desde el drenaje hacia la fuente. Obsérvese que el voltaje fuente se representa ahora mediante V" (subíndices en minúscula) para distinguirlo de los niveles de. Además. la corriente es común tanto para los circuitos de entrada como de salida. mientras que las tenmnales de la compuerta y el drenaje sólo están en "contacto" mediante la fuente de corriente controlada gmVgs' En las situacion-es' donde se ignora rd (se supone que es lo suficientemente grande respecto a los otros elementos de la red como para aproximarla por medio de un circuito abierto), el circuito equivalente es una fuente de corriente cuya magnitud se controla por medio de la señal Vgs y el parámetro gm' el cual claramente representa un dispositivo controlado por voltaje. Dados YI' = 3.8 mS e YM = 20 )1S, dibujar el modelo en ac del FET. Solución g =y =3.8mSm ¡, y = - - =50kQ 20 )1S lo cual da por resultado el modelo equivalente en ac de la figura 9.9. G 0_ _ _0 r------~r-----O D + so------=+-------------~s Figura 9.9 Modelo para equivalente de ac del FET para el ejemplo 9.6. 9.2 Modelo de pequeña señal del FET EJEMPLO 9.6 423
- 450. m 424 9.3 CONFIGURACIÓN DE POLARIZACIÓN FIJA PARA EL JFET Ahora que se ha definido el circuito equivalente para FET, se investigarán una serie de confi- guraciones de FET básicas a pequeña señal. El método será similar al análisis en ac de los amplificadores BJT acompañados de una determinación de los parámetros importantes de Z¡, Zo y Av para cada configuración. La configuración de polarización fija de la figura 9.10 incluye los capacitores de acopla- miento el y el que tienen por objeto aislar el arreglo de polarización de la señal y carga aplicados; se consideran como cortos circuitos equivalentes para el análisis en ac. RG S -+- -+ z, Z¡ I+VGG .,.. .,.. Figura 9.10 Configuración JFET con polarización fija. Una vez calculados los niveles de gm y rd a partir del arreglo de polarización de la hoja de especificaciones. o de las características, el modelo equivalente en ac puede sustituirse entre las terminales adecuadas como se muestra en la figura 9.11. Ambos capacitares tienen el equi- valente de corto circuito porque la reactancia Xc = 1/(21ifC) es pequeña comparada con los otros niveles de impedancia de la red, y las baterías VGG Y VDD se hacen cero volts mediante un corto circuito equivalente. -+ z, Batería VGG ~ reemplazada mediante un corto circuito S RD -+- Z, Batería VDD reemplazada --- mediante un corto circuito FIgUra 9.11 Sustitución del circuito equivalente del JFET en la red de la figura 9.10. Luego se redibuja con cuidado la red de la figura 9.11 como se muestra en la figura 9.12. Se observa la polaridad definida mediante Vg,' la cual define la dirección de gmVg,' Cuando Vg, es negativo, la dirección de la fuente de corriente se invierte. La señal aplicada se representa mediante V, y la señal de salida a través de RD se representa mediante VD. Z,: La figura 9.12 revela con claridad que (9.13) debido a la equivalencia de circuito abierto en las terminales de entrada del JFET. Capitulo 9 Análisis a pequeña señal del FET
- 451. G D o , •+ + 1 + ~ ~R0 -+- V V gm~~_' '., RD Z, lé. ~ 1 - s I Figura 9.12 Redibujo de la red de la figura 9.11. Z: Al hacer V. ~ O V como se requiere debido a la definición de Z V. . se hará O Vo I U ~ también. El resultado es gm V~s = OmA y la fuente de corriente puede reemplazarse mediante un circuito abierto equivalente. como se muestra en la figura 9.13. La impedancia de salida es Si la resistencia r¡j es suficientemente grande (por lo menos 10: 1) comparada contra RD' a menudo puede aplicarse la aproximación rJ 11 RD " RD Y Z, "RD I,¡}?:ORD (9.15) ;------.----..----oD '------......-----+----05 Figura 9.13 Determinación de Zo' Al': Resolviendo Vo en la figura 9.12, se encuentra v~ = -gmVgird 11 RD) pero v." ~ V, y Vo ~ -gmV¡CrJ RD ) de tal forma que Av = Vi (9.16) A, ~ f'-~ -gmRD 1,,>JOR D (9.17) Relación de la fase: El signo negativo en la ecuación obtenida para Av revela con clari- dad un cambio de fase de 180' entre los voltajes de entrada y de salida. 9.3 Configuración de polarización fija para el JFET 425
- 452. EJEMPLO 9.7 426 La configuración de polarización fija del ejemplo 6.1 tuvo un punto de operación definido mediante VGS =-2 V e ID = 5.625 mAcon IDss = 10 mAy Vp =-8 V. Se redibuja la red según la figura 9.14 Q con una señ~l aplicada V¡- El valor de Jos se proporciona como 40 /lS. a) Detenninar gm' b) Encontrar rd' e) Determinar Z¡, d) Calcular Zo' e) Determinar la ganancia de voltaje Al" f) Determinar Av ignorando los efectos de rd' 20 V 2kº C, D ~ ~ Ivss = 10 mA vp = -8 V lMn S +- v, v, - z, Z, T 2V Figura 9.14 Configuración JFET para el ejemplo 9.7. Solución a) gmO 21DSS 2(10 mAl = - - = = 2.5mS IVpl 8 V gm = gmo ~ - VGsQ = 2.5 mS f¡ _ (-2 V») = 1.88 mS Vp ) (-8 V) b) rd - = - - = 25kQ Yos 4O.uS e) Z, RG = 1 MQ d) Zo = RD11 rd = 2 kQ 1125 kQ = 1.85 kQ e) A, = -gm(RD11 rd ) = -(1.88 mS)(1.85 kQ) = -3.48 f) A, = -gmRD = -(1.88 mS)(2 kQ) = -3.76 Como se demostró en el inciso (f). se obtuvo una relación de 25 kQ: 2 kQ = 12.5 : 1 entre rd y RD en una diferencia del 8% en la solución. 9.4 CONFlGURACIÓN DE AUTOPOLARIZACIÓN PARA EL JFET Rs con desvío La configuración de polarización fija tiene la desventaja de necesitar dos fuentes de voltaje de. La configuración de autopolarización de la figura 9.15 requiere sólo de una fuente para establecer el punto de operación deseado. Capítulo 9 Análisis a pequeña señal del FET
- 453. + VDD Ro C, D (e oVo V, o-------) G S -----.. Z, Re Z, Rs rcs .,¡,.... ... Figura 9.15 Configuración JFET con autopolarización. El capacitor es a través de la resistencia de la fuente es un corto circuito equivalente para de, lo cual pennite que Rs defina el punto de operación. Bajo condiciones de ac el capacitar asume el estado de corto circuito y hace "corto circuito" en los efectos de RS' Si se deja en ac, se reducirá la ganancia según se muestra a continuación. El circuito equivalente a JFET se establece en la figura 9.16 y se redibuja con cuidado en la figura 9.17. s____ Rs en desvío mediante Xc, Figura 9.16 Red de la figura 9.15 después de la sustitución del circuito equivalente de ac para el JFET. G D + + 1--v, Z, Re g",Vg• 'd V + " - S Figura 9.17 Redibujo de la red de la figura 9.16. Debido a que la configuración que se obtiene es la misma que aparece en la figura 9.12, las ecuaciones resultantes para Zi' 20 y Ar serán las mismas. Z¡: (9.18) 9.4 Configuración de aulopolarización para el JFET 427
- 454. 428 z·o' (9.19) Zo =RD I rd ?10RD (9.20) A' " (9.21) A, = -gmRD Ird ? lORD (9.22) Relación de la fase: El signo negativo en las soluciones para A)' de nuevo indica un cambio de fase de 18('" ,ntre V. y V. ., o Rs sin desvío Si se elimina es de la figura 9.15, la resistencia Rs será parte del circuito equivalente de ac, como se aprecia en la figura 9.18. En este caso.no existe una manera obvia de reducir lared con objeto de bajar su nivel de complejidad. Al determinar los niveles de Z" Zo y A" es necesario .ser muy cuidadoso con la notación, las polaridades y la dirección definidas. + v, -+ z, G + RG l gmVg3 V" s R, l D -,¡ -ID ' 1" + ~ 'd -Z" ~r RD v" F'"!gura 9.18 Configuración JFET con autopolarización incluyendo los efectos de Rs' Z,: Debido a la condición de circuito abierto entre la compuerta y la red de salida, la entrada permanece de la siguiente manera: (9.23) Zo: La impedancia de salida está definida mediante Z =_0 v I o lo vJ=o Al hacer Vi = OV en la figura 9.18 se obtiene el circuito que se muestra en la figura 9.19, debido a que la terminal de la compuerta y la tierra estarán con el mismo potencial. En otras palabras, establecer el voltaje a través de Re igual a OV es como "cortar" los efectos de Re' Capítulo 9 Análisis a pequeña señal del FET
- 455. a S~_ _-1 Vgs + -'-... R, l + D IDt RD J -le -Z, -+ V, figura 9.19 Determinación de Zo para la configuración JFET con autopolarización incluyendo los efectos de Rs y rd , El voltaje Vo está definido mediante con Vo = -IDRD ~:;s:;;; -IDR[/~ El voltaje a través de rd puede encontrarse al aplicar la ley de voltaje de Kirchhoff de la siguiente manera: -v + V - V = Ogs rd () o y V l' = ---.!:l... = _V"-u_+_"-,,~~,-, = rd Al aplicar la ley de corriente de Kirchhoff en el nodo a. o V -lnRO Z "= = " lo ~ + Ro + RsJ-ID gmRs + rd y de manera que Z = RD (9.24)a Ro + Rs 1 + gmRs + rd Para rd ~ IO(Ro + Rs)' pueden ignorarse los efectos de rd ; por tanto, (9.25) A,: Para la red de la figura 9.18, la aplicación de la ley de voltaje de Kirchhoff sobre el circuito de entrada tendrá como consecuencia: V-V-VR=O1 gs 5 o Vp . ;::: Vi - IDRs 9.4 Configuración de aulopolarización para el JFET 429
- 456. EJEMPLO 9.8 430 El voltaje a través de r d empleando la ley de voltaje de Kirchhoff es v - Vo R, y de manera que una aplicación de la ley de voltaje de Kirchhoff dará v - V g V + () Rs m gs rd Al sustituir la V "de arriba y sustituyendo V y VR se tienego o s de modo que o ID gmV¡ = I 8mRs + RD + Rs + rd Entonces el voltaje de salida es y A, Vo gmRo (9.26)=- =- V; I + gmRs + Ro + Rs rd De nuevo, si rd " O(Ro + Rs)' (9.27) Relación de la fase: El signo negativo en la ecuación (9.26) indica que existirá un cam- bio de fase de 180' entre V; y V" La configuración de autopolarización del ejemplo 6.2 tiene un punto de operación definido mediante V GS = -2.6 V e ID = 2.6 mAcon IDSS = 8 mA y V p =-6 V. La red se redibuja según la figura 9.20 Q con una señal ~plicada de V;. El valor de Yo, está dado como 20 ¡J.S. al Determinar gm. b) Encontrar r d. e) Encontrar 2;- d) Calcular 20 con y sin los efectos de rd . Comparar los resultados. e) Calcular A, con y sin los efectos de rd . Comparar los resultados. Capítulo 9 Análisis a pequeña señal del FET
- 457. c. V. o------}1-----.----+1 ---+- z, 1M" 20V 3.3 kil c, ----If-----o 'é. I DSS = lOmA Vp ==-6V 1k!l --Z" Figura 9.20 Red para el ejemplo 9.8. Solución 2Joss a) gmO = ¡;';;:-I = 2(8 mAl 6V = 2.67 mS = 2.67 mS (1 - = 1.51 mS (-2.6 V)) b) rd =-=--=50kQ Ym 20l1S e) Z¡ = Re = 1 MQ d) Con ri Z -o Ro (-6 V) 3.3kQ = 1 + gmRs + Ro + Rs + (1.51 mS)(l kQ) + rd 3.3 kQ = - - - - - - = 3.3 kQ 2.596 = 1.27kQ 1 + 1.51 + 0.086 = 1 + gmRs 1 + 1.51 =1la1 kQ -:: . '2, -;:"'-- 3.3kQ 2.51 3.3 kQ + 1 kQ 50kQ Si se revisa la condición rd ;;' IO(RD + Rs) se encontrará que ya está satisfecha. Esto es, 50 kQ ;;, 10(3.3 kQ + 1 kQ) Y 50 kQ ;;, 43 kQ se satisface, indicando que rd tendrá el mínimo impacto sobreZo . Los resultados indican que así es. También se observa que Zo no es igual a RD • la cual es una suposición que a menudo se aplica de manera incorrecta. En este caso, el nivel correcto es menor que la mitad del valor definido solamente por RD . = -1.92 -(1.51 mS)(3.3 kQ) =----~-~~~--- 3.3 kQ + 1 kQ 1 + (1.51 mS)(1 kQ) + 50kQ 9.4 Configuración de autopolarización para el JFET 431
- 458. T I ~ R, V e I o .;- ~ + - V Z R, f ~,' , .L... t fR" = -(1.51 mS)(3.3 kQ) 1 + (1.51 mS)O kQ) ;:;;: -1.98 Como antes, el efecto de rd fue mínimo debido a que la condición rd ;:' lÜ(RD + Rs) se cumplió. La ganancia típica de un amplificador JFET es menor que la que normalmente se encuen- tra para los BJT de configuraciones similares. Sin embargo. debe tenerse en cuenta que Z¡ es varias veces mayor que la Z¡ típica de un BJT. lo cual tendrá un efecto muy positivo sobre la ganancIa total de un sistema. 9.5 CONF1GURACIÓN DE DIVISOR DE VOLTAJE PARA EL JFET La configuración de divisor de voltaje para los BJT también puede aplicarse a los lFET, como se demostró en la figura 9.21. e, r', -+ z I , ... RD /1, D G C, --z" 0.;, figura 9.21 Configuración JFET mediante divisor de voltaje. Al susütuir el modele equivalente de ac ?aIa ellFET se ebtendrá la configuración de la figura 9.22. Reemplazando la fuente VDu por UD corto circuito equivalente conectado a tierra una terminal de R1 YRD" Debido a que cada red tiene una tierra común. RI queda en paralelo con R],. como se muestra en la figura 9.23. RD también puede conectarse a la tierra. pero en el circuito de salida a través de rd . La red equivalente en ac que se obtiene ahora tiene el formato básico de alguna de las redes ya analizadas. ¡~1 I z" V, G -z, R, R, + tVgJ g",Vft" " D -Z, - ..L -=- -=- - ~ -l- ... Figura 9.22 Red de la figura 9.21 bajo condiciones de ac. Figura 9.23 Redibujo de la red de la figura 9.22. 432 Capítulo 9 Análisis a pequeña señal del FET
- 459. Z¡! R1 YR::!. están en paralelo con e1 cual se obtiene el equivalente de circuito abierto del JFET (9.28) z·o' Al hacer Vi == OV se fijarán ~~S y gn¡Vgs cero y (9.29) Para rd ~ lORD' (9.30) A:, / ::::; v.gs 1 y de modo que ~ -o V (r 11 R )On¡ gs d D V1-':, y (9.31 ) (9.32) Se ~bser.;a que a's eCUaciones para Zo 'f Al - s~n as mismas que as obtenlüas para as configuraciones de polarización fija y autopolarización (con Rs en desvío). La única diferencia es la ecuación para 21 que ahora es sensible a la combinación en paralelo de R1 YR::!.. 9.6 CONFlGURACIÓN FlJENTE-SEGUIDOR (DRENAJE COMÚN) PARA EL JFET El equivalente a JFET de la configuración emisor-seguidor BJT es la configuración fuente- seguidor de la figura 9.24. Obsérvese que la salida se toma de la terminal de la fuente y cuando se reemplaza la fuente dc por su corto circuito equivalente el drenaje se conecta a tierra (de ahí la tenninología de drenaje común). e Vi o----}I--~--=G-+I --z¡ .". -z" figura 9.24 Configuración JFET fuente-seguidor. 9.6 Configuración fuenle-seguidor (drenaje común) para el JFET 433
- 460. v " 1 Al sustituir el circuito equivalente del JFET se tiene la configuración de la figura 9.25. La fuente controlada y la impedancia interna de salida del JFET se encuentran en tierra en una terminal y a Rs en la otra junto con Vo a través de Rs' Debido a que gmVgs' Td y Rs están conectados a la misma terminal y tierra, se pueden reemplazar por el circuito en paralelo que se muestra en la figura 9.26. La fuente de corriente invirtió su dirección, pero Vg.l a.ún está defini- da entre las terminales de la compuerta y la fuente. --Zo D S -4:- rd ... I --Zo Rs + Vo Figura 9.25 Red de la figura 9.24 después de la sustitución del modelo equivalente de ac para el JFET. Figura 9.26 Redibujo de la red de la fígura 9.25. 434 Zi: La figura 9.26 indica con claridad que Zi está definida por (9.33) Zo: Al hacer Vi ~ OV da por resultado que la terminal de la compuerta se conecte direc- tamente a la tierra como se muestra en la figura 9.27. El hecho de que tanto V como V se..., g.1 () encuentren a través de la misma red en paralelo da por resultado Vo ;;: -Vgj . s 1" ---1 -- + t > ~ V¡.'r 8mVx_ ~ rJ Rs v" + IL----+----'-----o Figura 9.27 Determinadón de Zo para la red de la figura 9.24. Al aplicar la ley de corriente de Kirchhoff en el nodo a, El resultado es Io~V [_I_+_I_J_gVo R m g' rd S Capítulo 9 Análisis a pequeña señal del FET
- 461. v,=-------''------- =-----=------ 1 - + - + - - rd Rs 11gm la cual tiene el mismo fonnato que la resistencia total de las tres resistencias en paralelo. Por tanto. (9.34) (9.35) Av: El voltaje de salida Vose encuentra determinado mediante y al aplicar la ley de voltaje de Kirchhoff alrededor del perímetro de la red de la figura 9.26 se obtiene v, ~ Vgs + Vo y Vgs ~ v-v, o de manera que Vo ~ gm(V; - Val(r)1 Rs) o Vo ~ gmv;Cr)1 Rs) - gmVo(r)1 Rs) y Voll + gm(r)1 Rs)] = gmVir) 1Rs) V gm(rd 11 Rs) de modo que A = _o = (9.36) , V 1 + gm(rd 11 Rs), En caso de ausencia de rd o en el caso de rd ;;::: lORs' (9.37) '-_ _ _ _ _ _ _ _ _ _..J rJ"2 lORs Debido a que el denominador de la ecuación (9.36) es mayor que el numerador por un factor de uno, la ganancia nunca puede ser igualo mayor a uno (como se encontró en la red BJT emisor- seguidor). ' Relación de la fase: Debido a que A, de la ecuación (9.36) es una cantidad positiva, V, y Vj se encuentran en fase para la configuración JFET emisor-seguidor. Un análisis de de la red fuente-seguidor de la figura 9.28 dará VGS =-2.86 V e ID =4.56 mA. ) D . Q Q a etermmar gm' EJEMPLO 9,9 b) Encontrar rd' +9 V c) Determinar Z;- d) Calcular Z, con y sin rd' Comparar los resultados. e) Calcular A, con y sin rd . Comparar los resultados. Figura 9.28 Red para el análisis del ejemplo 9.9. + V; ', --z; ¡Mil Ivss = 16mA vp=~v Yos = 25 ¡.tS --11-(--~ 0.05 ~F L-___~-----+.-----~o 9,6 Configuración fuente-seguidor (drenaje común) para el JFET 435
- 462. 436 Solución 2(16 mAl 4V = 8mS 8 mS l - - ~ (-2.86 V) ) ~ (-4 V) = 40kQ 25 f.1S 2.28mS e) Z¡ = Re = 1 MQ d) Con rd : = 40 kQ 112.2 kQ 11112.28 mS = 40 kQ 112.2 kQ 11438.6 Q = 362.52 Q lo cual revela que Zo a menudo es relativamente pequeña y se calcula básicamente me- diante IIgm . Sin rd : Z" = Rs IllIgm = 2.2 kQ 11438.6 Q = 365.69 Q lo cual indica que rd por lo general tiene poco impacto sobre Zo· e) Con r d : g,/rd 11 Rs) (2.28 mS)(40 kQ 112.2 kQ) 4.77(2.28 mS)(2.09 kQ) -------- =--- =0.83 + (2.28 mS)(2.09 kQ) + 4.77 lo cual es menor que 1 como se predijo antes. Sin ri gmRs (2.28 mS)(2.2 kQ) + gmRs 1+ (2.28 mS)(2.2 kQ) 5.02 = =0.83 + 5.02 lo cual indica que rd casi siempre tiene poco impacto en la ganancia de la configuración. 9.7 CONFlGURACIÓN DE COMPUERTA COMÚN PARA EL JFET La última configuración JFET que se analizará con detalle es la configuración de compuerta común de la figura 9.29, la cual es paralela a la configuración de base común utilizada con los transistores BJT. Al sustituir el circuito equivalente JFET se obtendrá la figura 9.30. Obsérvese la necesi- dad constante de que la fuente controlada gmVgs esté conectada del drenaje a la fuente con rden paralelo. La aislacíón entre los circuitos de entrada y de salida obviamente se ha perdído debi- do a que la terminal de la compuerta ahora se encuentra conectada a la tierra común de la red. Además, el resistor conectado entre las tenninales de entrada ya no es Re sino el resistor Rs conectado de la fuente a la tierra. También se puede ver la localización del voltaje controlador ~"', y el hecho de que aparece directamente a través del resistor Rs' Capítulo 9 Análisis a pequeña señal del FET
- 463. e, s¡--It-----¡--o--, v, --z, R, -z~ D Ro G e, e, ¡--I: ~ -- z, Z, Vi Rs v, 'J -AAA l ...... l e, a S D b (~.- (' + gmVg, - -Z'(, RD Z, ~~, ~':, +G ~------~------~r---------~----~ ~Figura 9.29 Configuración JFET de compuerta común. Figura 9.30 Red de la figura 9.29 después de la sustitución del modelo equivalente de ac para el JFET. Z,: El resistor Rs está directamente a través de las terminales que definen a Z¡O Por tanto, se encuentra la impedancia Z~ de la figura 9.29, la cual simplemente estará en paralelo con Rs cuando se defina Zi' La red de interés se redibuja como la figura 9.31. El voltaje V'=- Y". Al aplicar la ley de voltaje de Kirchhoff alrededor del perímetro se salida de la red se obtiene y + V, r -- --z', V¡;¡ + V' - V - VR = O " D V rd ;; V' - V RD = V' - I'RD r gm~~¡ r --"'1 ~ I ;::) + r" VrJ figura 9.31 Determinación de Z', para la red de la figura 9.29. Al aplicar la ley de corriente de Kirchhoff en el nodo a se obtiene e o de modo que y o I' ;; 2',=, V' I' , V' Z.= - = , I' (9.38) 9,7 Configuración de compuerta común para el JFET 437 gm
- 464. 438 y Zi=Rsllz; la cual produce (9.39) Si rd? lORD' la ecuación (9.38) pennite la siguiente aproximación porque RJrd« I y a que 1Ird« gm: I y (9.40) Zo: Sustituyendo Vi =OV en la figura 9.30 hará corto circuito en los efectos de Rs y hará Vg, a OV. El resultado es que gmVg, = OYque rd estará en paralelo con RD. Por tanto, A,: La figura 9.30 indica que V =-V , " y El voltaje a través de rdes y V-Vo , Al aplicar la ley de corriente de Kirchhoff al nodo b se obtiene y de manera que y l,;¡ + ID + gmVgs = O 1-I-gVD - rd m gs Vo =IDRD = [Vi - Vo + gmV] RD rd V,RD VoRD = - - - - - + gm rd rd Capitulo 9 Análisis a pequeña señal del FET (9.41) (9.42)
- 465. V ~mRD + ~:] con A" = _ 0 = (9.43) V ~ + :;] , Para rd2': lORD' el factor RO/rdde la ecuación (9.43) se puede eliminar como una buena aproxi- mación y (9,44) Relación de la fase: El hecho de que A•. es un número positivo ocasionará una relación en fase entre Vo y Vi para la configuración de compuerta común. Aunque la red de la figura 9.32 puede en principio no parecer de la variedad de compuerta común, un examen cercano indicará que posee todas las características de la figura 9.29. Si VGsQ =-2.2 V e IDQ =2.03 mA, a) Determinar gm' b) Hallar rd' e) Calcular Z¡ con y sin rd" Comparar los resultados. d) Encontrar 20 con y sin rd:omparar los resultados. +12 V e) Determinar Vocon y sin rd " Comparar los resultados. Solución a) Figura 9.32 Red para el ejemplo 9.10. 2(10 mAl 4V = 5 mS ~ (-2.2 V») 5 mS 1 - = (-4 V) b) rd =-=--=20kí2 Yo. 50,uS cl Con rd : 2.25mS z;=RsII[rd+RDJ=l.lkQII[ 201d1+3.6kQ ] 1 + gmrd 1 + (2.25 mS)(20 kQ) 1.1 kQ 110.51 kQ = 0.35 kQ 3.6 kQ 10 .uF f---ov" 1D55 = 10 mA Vp .=-4 V Yos=50j.lS 1.1 kQ 9.7 Configuración de compuerta común para el JFET EJEMPLO 9.10 439
- 466. 440 Zi = Rs IllIgm = 1.1 kQ 11112.25 mS = 1.1 kQ 11 0.44 kQ = 0.31 kQ Aunque la condición rd~10RD = >20kQ~IO(3.6kQ) =>20kQ~36kQ no está satisfecha, ambas ecuaciones obtienen en esencia el mismo nivel de impedancia. En este caso, l/gm fue el factor predominante. d) Con ri Zo = RD 11 rd = 3.6 kQ !120 kQ = 3.05 kQ Una vez más la condición Y d ;::: lORD no está satisfecha, pero ambos resultados están razona- blemente cercanos uno del otro. RD es ciertamente el factor predominante en este ejemplo. e) Con rd : y con [ 3.6kQ] (2.25 mS)(3.6 kQ) + - - 20kQ 8.1 + 0.18 1 + 0.18 7.02 A, = Vo = > Vo = A,Y, = (7.02)(40 mV) = 280.8 rnV V, A, = gmRD = (2.25 mS)(3.6 ka) = 8.1 Vo =A'Yi =(8.1)(40 mV) = 324 rnV En este caso, la diferencia es un poco más notoria pero no de forma drástíca. El ejemplo 9.10 demuestra que aunque no se satisfizo la condición rd ~ 10RDo los resulta- dos para los parámetros dados no fueron significativamente diferentes utilizando las ecuaciones exactas y aproximadas. De hecho. en la mayoría de los casos ·se pueden emplear las ecuacio- nes aproximadas para tener una idea razonable de los niveles particulares con poco de esfuerzo. 9.8 MOSFET DE TIPO DECREMENTAL El hecho de que la ecuación de Shockley también sea aplicable a los MOSFET de tipo decremental da por resultado la misma ecuación para gm. Es más. el modelo equivalente de ac para los DMOSFET es exactamente el mismo usado en los JFET como se muestra en la figura 9.33. La única diferencia que proporcionan los DMOSFET reside en que VGSQ puede ser positi- vo para los dispositivos de canal-n y negativo para las unidades de canal-p. El resultado es que gm puede ser mayor que gmo como se demuestra en el siguiente ejemplo. El rango de rd es muy similar al que se encuentra para los JFET. Capítulo 9 Análisis a pequeña señal del FET
- 467. ce OG D D + ---W • vF-' f 3rnVg., 'd S S e S Figura 9.33 Modelo equivalente de ac para el DMOSFET. La red de la figura 9.34 se analizó en el ejemplb 6.7 y se obtuvo Ves = 1.5 V e ID =7.6 mA...... () (! a) Determinar gm y compararla con gmO· ~ b) Encontrar r d" e) Dibujar la red equivalente de ae para la figura 9.34. d) Encontrar Zj' lB y e) Calcular Zo. f) EncontrarAl'· 1.8kO IIOMO - e, v, o-~~--t----' IDSS=6mA Vp =-3V Y"". = lO.lIS -z, Figura 9.34 Red para el ejemplo 9.11. Solución a) gmü = 2(6 mAl 3V 4mS ~ (+1.5 V)) = 4 ruS 1 - (-3 V) y se encuentra que gm es 50% mayor que gmO' b) rd = - = )'0.1' 1 - - = 100kQ 10 !,S !O ).10 1500 4 mSO + 0.5) = 6 mS -z,. e) Obsérvese la figura 9.35. Se observan las similitudes con la red de la figura 9.23. Por tanto. se pueden aplicar las ecuaciones (9.28) a la (9.32). c D + + I + - -V z¡ : 10 10 : IIOMD v ~ 6 X 10-3 Vg, ~ lOOkD 1.8kO Z,. v,., gs < J < - - -- s S Figura 9.35 Circuito equivalente de ac para la figura 9.34. 9.8 MOSFET de tipo decrementa) EJEMPLO 9.11 441
- 468. 442 d) La ecuación (9.28): Z; = R1 11 R, = 10 MQ 11110 MQ = 9.17 MQ e) La ecuación (9.29): Z, = r)1 RD = 100 kQ 111.8 kQ = 1.77 kQ ;o RD = 1.8 kQ f) rd ~ lORD ~ lOO kQ ~ 18 kQ La ecuación (9.32): A" = -grnRD = -(6 mS)(1.8 kQ) = 10.8 9.9 MOSFET DE TIPO INCREMENTAL El MOSFET de tipo incremental puede ser o bien un dispositivo de canal-n (nMOS) o de canal-p (PMOS), como se muestra en la figura 9.36. El circuito equivalente de pequeña señal de cualquiera de los dos dispositivos se muestra en la figura 9.36 y proporciona un circuito abierto entre la compuerta y el canal drenaje·fuente, así como una fuente de corriente del drenaje a la fuente cuya magnitud depende del voltaje de la compuerta a la fuente. Existe una impedancia de salida del drenaje a la fuente rd , misma que se puede encontrar en las ~ojas de especificaciones como una admitanda Yos' La transconductancia del dispositivo, gm' se en- cuentra en las hojas de especificaciones como la admitancia de transferencia directa, Yfs' G D 0---0 + v" ~ gmvK.' S "MOS gm =f.,j, 1. rd =1-1 - 1 }o.1 I Figura 9.36 Modelo incremental del MOSFET a pequeña sena!. En el análisis de los JFET se derivó una ecuación paragm a partir de la ecuación de Shockley. Para los EMOSFET la relación entre la corriente de salida y el voltaje controlador está defini- do mediante Debido a que gm aún se encuentra definido por puede tomarse la derivada de la ecuación de transferencia para determinar gl1l como un punto de operación. Esto es, d = k--(V - dV es es = 2k(lies - y (9.45) Capítulo 9 Análisis a pequeña señal del FET
- 469. Recuerde que la constante k se puede determinar a partir de un punto de operación típico sobre la hoja de especificaciones. En cualquier otro aspecto, el análísis aC es el mismo que el utiliza- do para los JFET o los DMOSFET. Sin embargo. tome precauciones acerca de las característi· cas de un EMOSFET porque los arreglos de polarización son un tanto cuanto limitados. 9.10 CONflGURACIÓN DE RETROALIMENTACIÓN EN DRENAJE PARA EL EMOSFET La configuración de retroalimentación en drenaje para el EMOSFET aparece en la figura 9.37. Se recuerda a partir de los cálculos en dc que Re se puede reemplazar mediante un corto circuito equivalente debido a que IG = OA Ypor tanto. VRG = O V. Sin embargo, para las situaciones de ac se proporciona una impedancia alta muy importante entre Vo y VI, De otra forma. las terminales de entrada y de salida estarían conectadas directamente y Vil = Vi' Voo Ro RF C2 (--oVo D ...J - t Zo G -Z .". Figura 9.37 Configuración de retroalimentación en drenaje para EMOSFET. Figura 9.38 Equivalente en ac de la red de la figura 9.37. Al sustituir el modelo equivalente de ac para el dispositivo se obtiene la red de la figura 9.38. Obsérvese que RF no se encuentra dentro del área sombreada que define el modelo equivalente del disposltivo. pero proporciona una conexión directa entre los circuitos de entrada y de salida. Z¡: Al aplicar la ley de corriente de Kirchhoff al circuito de saiida (en el nodo D) se obtiene y de manera que o Por tanto. con e de modo que y finalmente. v"---- r)IRo V" ~ V, 1" 1i - gil! Vi ;:: _.c"-_ r)iRa Vo == (r)IRD)(l¡ -gnY) Vi - V" VI - (r)RD)(l¡ - gmV) RF RF f¡RF = Vi - (rtl l!RD,1¡ + (r)1 RD)gn,vl VJl + g",(r)1 Ro)l ~ ¡,iR,. + r)1 Rol RF + ¡-)I Ro J + gm(r)l RD ) v, z. = =, 1, (9.46) 9.10 Configuración de retroalimentación en drenaje para el EMOSFET 443
- 470. 444 Por lo general, RF» rd1I RD, de tal forma que (9.47) Z: Al sustituir V =O V se obtiene V =OV Yg V =Ocon una trayectoria de cortoo 1 gs m gs circuito desde la compuerta hacia tierra como se muestra en la figura 9.39. Rp rd y RD están entonces en paralelo y r,¡ f"lgura 9.39 Determinacíón de Zo para la red de la figura 9.37. Con frecuencia RF es mucho mayor que rd 11 R D, de tal fonna que Zo=r)lRD (9.48) (9.49) A,: Al aplicar la ley de corriente de Kirchhoff al nodo D de la figura 9.38 se obtiene Va Ji = gm Vg .I , + _cc-"C- rdllRD pero V-V, o v = V. el,. =g.1 1 por tanto, v - V, o y de modo que y Capítulo 9 Análísis a pequeña señal del FET
- 471. pero y de manera que (9.50) (9.51 ) Relación de la fase: El signo negativo de Al' índica que tanto Vo como Vi se localizan fuera de fase por 1800 • El EMOSFET de la figura 9.40 se analizará en el ejemplo 6.11 con el resultado k ~ 0.24 x 10-3 AN'. VGSe ~6.4 VeIDQ =2.75mA. a) Detenninar gm' b) Encontrar rd . e) Calcular Z¡ con y sin rd' Comparar los resultados. d) Encontrar Z() con y sín rd . Comparar los.resultados. e) Encontrar Av con y sÍn rd . Comparar los resultados. IOMfl 12V 2kfl 1D(c~~c~d,do) =6 mA VGS(C11Ccndlllo) "" 8 V /Gs(Th¡ =3 V Yu" :; 20 f.lS Figura 9.40 Amplificador con retroalimentación en drenaje del ejemplo 6.11. Solución a) gm ~ 2k(VCSQ - VCS(Th,) ~ 2(0.24 x 10-3 AN')(6.4 V - 3 V) =1.63 mS b) rd ~ - ~ - - = SOkQ Yo, 20l1S e) Con r d : RF + rdllRD 10 MQ + 50 kQI12 kQ 1 +gm(r)IRD) =--------¡;--- 1 + (1.63 mS)(50 kD 112 kD) 10 MQ + 1.92 kQ = - - - - - - - == 2.42 Mil 1 + 3.13 9.10 Configuración de retroalimentación en drenaje para el EMOSFET EJEMPLO 9.12 445
- 472. R, Figura 9.41 Configuración EMOSFET lO YIQ 2.53 MQ I + (1.63 mS)(2 kQ) lo cual indica que la condición rJ:?: lORD:::: 50 kQ;:::: 40 kQ está satisfecha y Jos resülwc.os para Z() cor. o sin r,¡ serán muy' cercanos. d) Con rd : Z" R,.il r)! RD = 10 MQ 1150 kQ 1I 2 kQ = 49.75 kQ IIEQ = 1.92 kQ ofreciendo otra vez resultados muy cercanos. e) Con rd : A, = -g",(RF 1I rd 11 RD ) = -(1.63 mS)(lO MQ 1150 kQ 112 kQ) = -(l.63 mS)(l.92 kQ) = -3.21 A, = -g",RD = -(1.63 mS)(2 kQ) = -3.26 la cual es muy cercana al resultado anterior. 9.11 CONFIGURACIÓN DE DIVISOR DE VOLTAJE PARA EL EMOSFET La última configuración EMOSFET que será examinada a detalle es la red mediante divisor de voltaje de la figura 9.41. El formato es exactamente igual al usado en una gran cantidad de presentaciones anteriores. Al sustituir la red equivalente de ac para el EMOSFET se obtiene la configuración de la figura 9.42, la cual es exactamente la misma que la figura 9.23. El resultado es que las ecuaciones (9.28) a (9.32) pueden aplicarse como se lista a continuación para el EMOSFET. VI e D • °G I t," • :) 1;,, , 1 + , -- ~R" .-Z, ~Rl Z " R, V,-' ~ " Vóm g' -!1 ..!J? ? -'-... ... ... con divisor de voltaje. Figura 9.42 Red equivalente de ac para la configuración de la figura 9.41. 446 Capítulo 9 Análisis a pequeña señal del FET
- 473. Z¡: Z = R¡IIR,, Z· " Z = r)lRD " Para rd ~ lORD' Z():;::;RD IrJ?: lORD A:,. V A, = -'-' = -gm(rD 11 RD) V, Ysi rd ? 1ORD' V A,. = o -gmRD- V, 9.12 CÓMO DISEÑAR REDES DE AMPLIFlCADOR FET (9.52) (9.53) (9.54) (9.55) (9.56) Durante esta fase los problemas de diseño se encuentran limitados a la obtención de las condi- ciones deseadas de polarización o de la ganancia de voltaje. En la mayoría de los casos, las diversas ecuaciones desarrolladas se utilizan '''hacia atrás" para definir los parámetros necesa- rios y para obtener la ganancia. la impedancia de entrada o la impedancia de salida deseadas. Para evitar complejidades innecesarias durante las fases iniciales del diseño, a menudo se utilizan las ecuaciones aproximadas porque se presentarán algunas variaciones cuando los resistores calculados sean reemplazados por sus valores estándar. Una vez que el diseño inicial se ha completado. pueden probarse los resultados y llevarse a cabo los refinamientos mediante las ecuaciones completas. A lo largo del procedimiento de diseño debe estarse consciente que. aunque la superposición permita un análisis y diseño por separado de la red desde un punto de vista de de y de ac. a menudo un parámetro que se seieccione en el ambiente de dc jugará un papel importante en la respuesta en ac. En particular, recuerde que la resistencia Re podría reemplazarse mediante un corto circuito equivalente en la configuración con retroalimentación porque le == OA para las condiciones de dc. pero para el análisis en ac presenta una trayectoria de alta impedancia muy importante entre Vo y Vi' Además, recu.erde que gm es mayor para los puntos de operación cercanos al eje ID (Ves = OV) donde se requiere que Rs sea relativamente pequeña. En la red donde Rs no se encuentra en deSVÍO, una Rs pequeña también contribuirá a una mayor ganan- cia. pero para el amplificador fuente-seguidor la ganancia se reduce de su vaJor máximo de l. En resumen. simplemente debe tenerse en cuenta que los parámetros de la red·pueden afectar los niveles de dc y ac de varias maneras. A menudo debe hacerse un balance entre un punto de operación en particular y su impacto er. la respuesta en ac. En la mayoría de los casos se conoce el voltaje de de disponible de la fuente, se ha deter- minado el FET que se empleará y están definidos los capacitares que se requieren para las frecuencias seleccionadas. Es necesario determinar los elementos resistivos necesarios para establecer la ganancia o el nivel de impedancia deseados. Los siguientes tres ejemplos deter- minarán los parámetros requeridos para obtener una ganancia específica. 9.12 Cómo diseñar re des de amplificador FET gm 447
- 474. EJEMPLO 9.13 448 - - - - - - - - - Diseñe la red de polarización fija de la figura 9.43 para tener una ganancia ac de 10. Esto es, calcule el valor de RD . t------<> v, e, v, 0---11--.....---.. lnss = 10 mA Vp =-4 V Yo, = 20 ¡..tS 0.1 ~F Solución Re lOMO. Figura 9.43 Circuito para la ganancia de voltaje deseada en el ejemplo 9.13. Debido a que VesQ ;;;: OV, el nivel qe gm es de gmO. Por tanto la ganancia se encuentra determi- nada mediante A, = -gm(RD11 r) = -gmO(RD11 rd) con 2IDss 2(10 mAl go=--~ m 1 vpl 4 V S mS E;I resultado es -10 = -s mS(RD 11 rd) 10 y RDllrd = - - = 2kQ S mS A panir de las especificaciones de los dispositivos. rd = - - = - - - - - = SOkQ Y",20xlO-6S Sustituyendo, se encuentra y o con y RDh = RDllSOkQ = 2kQ RD(50 kO) = 2 kQ RD + 50kQ 50RD = 2(RD + 50 kQ) = 2RD + 100 kQ 48RD = 100 kO 100kQ RD =--- '" 2.08 kO 48 El valor estándar más cercano es de 2 kO (apéndice E), el cual se utilizaría para este diseño. El nivel obtenido de VDS se determinará más adelante de la siguíente forma: o VDSQ ~ VDD - IDQRD = 30 V - (ID mA)(2 kO) ~ 10 V Los niveles de Z¡ y de 20 se fijan mediante los niveles de Re y de RD , respectivamente. Esto es, 2¡ = RG = lOMO 20 = R D 11 rd ~ 2 kQ 1150 kQ = 1.92 kO '" RD = 2 kQ. Capítulo 9 Análisis a pequeña señal del FET
- 475. gm ------------------------------------------------------------Seleccione los valores para RD y Rs para la red de la figura 9.44 con objeto de obtener una ganancia de 8 utilizando un nivel relativamente alto de gm para este dispositivo definido cuan- doen Ves::: +Vp . VDD +20 Y Ro C, el OY 0.1 ~F ] ; : v" v, o---}I--~----l~ 0.1 ~F ... Re lOMO RL lOMO -=- 1{)Ss::: 10 mA /p=-4V Yv., "" 20 ilS } gmO= 5 mS Figura 9.44 Red para la ganancia de voltaje deseada en el ejemplo 9.14. Solución El punto de operación se encuentra definido mediante 1 1 Ves ; - Vp ; - (-4 V) ; -1 V J IJ 4 4 e 1 f¡ _ Vese' DSS, V) p ;IOmAf¡- (-IV)'; ' (-4 V) ) La determinación de gm' o 0-V esQ )gm OmO Vp (, (-1 V)); 5 mS ~ - (-4 V) ; 3.75 mS La magnitud de la ganancia de voltaje se calcula mediante 1A, 1 ; gm(RD 11 rd) Al sustituir los valores conocidos se obtiene de manera que 8 - - - ; 2.13kQ 3.75 mS El nivel de rd está definido por - - - ; 50kQ 20 )lS y Con el resultado de el cual es un valor estándar. 5.625 mA 9.12 Cómo diseñar redes de amplificador FET EJEMPLO 9.14 449
- 476. EJEMPLO 9.15 450 El nivel de Rs se encuentra determinado mediante las condiciones de operación de la siguiente manera: ) Ves" ; -IDRs -1 V ; -(5.625 mA)R, ¡ V Rs; - - - 5.625 mA ;177.8Q El valor estándar más cercano es de 180 Q. En eSle ejemplo Rs no aparece en el diseño en ac debido al efecto de corto circuito de Cs' En el siguiente ejemplo Rs no está en desvío y el diseño se vuelve un poco más com- plicado. Detenninar RD YRs para la red de la figura 9.44 para establecer una ganancia de 8 en el caso de que se elimine el capacítor de desvío Cs' Solución Tanto VesQ como IDQ aún son -1 V Y5.625 mA. y debido a que la ecuación Ves; -laRs no ha cambiado. Rscontinúa siendo el valor estándar de 180 Q que se obtuvo en el ejemplo 9.14. La ganancia de la configuración de autopolarización sin desvío es Por el momento se asume que rd ? 1O(RD + Rsl. El empleo de la ecuación completa paraA., en esta fase del diseño sólo complicaría el proceso de forma innecesaria. Al sustituir (por la magnitud especificada de 8 para la ganancia), Isi ; -(3.75 mS)RD ¡; (3.75 mS)RD i 1 + (3.75 mS)(lSO Q) I 1 + 0.675 y S(1 + 0.675) ; (3.75 mS)RD 13.4 de manera que ; 3.573 kQ 3.75 mS es así el valor estándar más cercano el de 3.6 H2. y Ahora se puede probar la condición: rd ? lO(RD + Rsl SO kQ ? 10(3.6 kQ + 0.18 kQ) ; 10(3.78 kQ) 50 kQ ? 37.8 kQ la cual se satisface- ¡la solución persiste ~ 9.13 TABLA RESUMEN Se desarrolló la tabla 9.1 en un esfuerzo para proporcionar una comparación rápida entre las configuraciones y ofrecer asimismo un listado que pueda ser útil para una variedad de objetos. Para cada parámetro importante se proporcionan la ecuación exacta y aproximada con un ran- go típico de valOies para cada una. Aunque no están presentes todas las configuraciones posi- Capítulo 9 Análisis a pequena senal del FET
- 477. TABLA 9 1 Z Z y A para las diferentes configuraciones FETl' o v ! I l/o, Configuración Z, Zo , A,. " - J i v~ I , ! IPo]ari!<l:ión fija i I, JFET u D:10SFET I d'{J/) Media (1 kG.) 1edia (-10) I, "r -g"/,J RD) I b' , Alt::!(IOMQ) "@J! , f----------o '" I "5]1 T;~ - =~ =~1, /" I ¡ Ir, ~ lOR) ", ~ IORI.,1 ~v(J(j I I i.". .". 1 AUlOpolarización des,'ío en Rs JFET o D"IOSFET +v{){) Media (2 kO:) ledia (-10) o Alta (10 Mn) =@J "r-g",v)i RD ) IRr• e, "~f----lj:---- " =5] "1 -8.)10 Ic, .r -v,·--i ! z, , I i 1 - iRC IR S tcs ir.i~ IOR!)! ! (r,,'?:! lORD) Z, I i i I";" ? !, I I Autopoiarización ledi<i (-2)sin desvío en Rs Media (2 Q) JFET o D"IOSFET -voo I RD gmRD RD Alta (lO "IQ) " i = c, Ro + Rs RD + Rs f-----ij:---- I =~ I + gmRs + I + g",Rs + - - - - ~; .1- _ 'J Y,¡ ",0-----1, ~R{; 1- Zo - ~ gmRD7, I == 1 + g",Rs - - Rs I I + gmRs .... .,.. I Ir,,2:10(R1)+ R,J) Ir,,;;: 101R.. - R,JJ Poiarización por dilisOi de voltaje I jJFET o D"IOSFET +'OD i I Media (2 k,Q) I Media (-10) ~, , R j:----v Alta (lO MQ) =~ I = r-8",(,)1 RD) l ,~« -" I =~I {~~ =I-8mRO I~ tR' P Z, ! i ....... ~ .J...Rs les i Ir",:::: IDR¡¡! (r,.' <: lORD) ":;:" ..,. ~ 1 , 9.13 Tabla resumen 451
- 478. TABLA 9.1 (continuación) Configuración Z, Zo Aa VD = - V, Fuente-seguidor JFET o DMOSFET Baja (lOO kQ) Baja« 1) Alta (la MQ) =l,)IR,IIJIKm 1 gm(,)I R,l =+VDD =~ J + Smv)1 Rsl ? =~e, v¡o---Ji Ro I-~I'----ovo gm Rs - (rd~ 10R.,) ~ l J + gr¡Rs, Rs -¡, Zo T Ud ~ 10R,,) Compuena común Media (+ 10) JFET o DMOSFET Baja (1 kQl Media (2 kQ) +VDD Rslfd +RD] Ro = =5!SJ gmRo +- RD 1 + gmrd '"d Q, =e, e, =5] Ro '1 Vo 1 +- ~ =IR,II 1 I 'd ~ Rs gcs - gm (r,l~ 10RI>I +mRo IZo (rd~ 10R,,) - T (rJ ~ ION,,! Polarización con retroalimentación en drenaje Media(l MO) EMOSFET +VDD RF + ,,11 RD Media (2 kQ) Media (-10) = = IRFII,)IRo I =I~gm(R,I1 'd 11 RDl IRD ;,1 1 + gmv,ll RD) RF I~ .. V" =5] =I~gmRD Ie, - RF V,o---i. ~ Zo 1 + gmRD - .L iR,." r,,'<: tORil) (R" r,:<: lORo) Z, T (rJ;:: lORI» Polarización por divisor de voltaje EMOSFET +V~D Media (2 kQ) Media (-10) =~Media (1 ill) =I~gm(,)1 Ro) IRD e, =~R, Df---4~vo =5] =I~gmRD Ie, d~ Z;v, .. S (r",;:: 10RIl) (r",;:: 10R,,) "-Z, R, Rs .,.. 452 Capítulo 9 Análisis a pequeña señal del FET
- 479. bIes, se incluyeron la mayoría de las que se encuentran con más frecuencia. De hecho, cual~ quier configuración que no esté listada probablemente será alguna variación de aquellas que aparecen en la tabla, así que por lo menos el listado proporcionará alguna idea de los niveles que deben esperarse y la trayectoria que probablemente darán las ecuaciones deseadas. El formato seleccionado fue diseñado para pcnnitir una duplicación de la tabla completa en las dos caras de una hoja tamaño carta. 9.14 SOLUCIÓN DE PROBLEMAS Como se mencionó con anterioridad. la solución de problemas en un circuito es una combina~ ción del conocimiento de la teoría y de tener la suficiente experiencia con instrumentos de medición y un osciloscopio para verifícar la operación del circuito. Un buen reparador tiene un "olfato" para encontrar el problema en un circuito, la habilidad para "ver" lo que está suce~ diendo, lo cual se desarrolla en gran medida mediante la construcción, prueba y reparación de muchos circuitos diferentes. Para un amplificador FET de pequeña señal puede resolverse un circuito mediante el desarrollo de una cantidad de pasos básicos. 1. Observar la tableta del circuito para ver si se pueden detectar algunos problemas obvios: un área quemada debido al exceso de calor de un componente, un componente que parezca demasiado caliente como para tocarse, lo que pueda ser un punto de soldadura pobre o cualquier conexión que aparente estar suelta. 2. Utilizar un medidor dc: tomar algunas medidas como lo marca el manual de reparación que contiene el diagrama esquemático del circuito y un listado de los voltajes dc de prueba. 3. Aplicar una señal de prueba: medir los voltajes empezando en la entrada y trabajando a lo largo hacia la salida. 4. En caso de identificar el problema en una fase en particular, se tiene que verificar la señal en varios puntos empleando un osciloscopio para ver la fonua de la onda. su polaridad. amplitud y frecuencia, así como los "centelleos" inusuales en la forma de onda que puedan presentar- se. Es importante que la señal se encuentre presente para el ciclo completo de la señal. Síntomas y posibles acciones Si no existe un voltaje ac de salida: l. Verificar si existe fuente de voltaje. 2. Comprobar si el voltaje de saEda en VD se encuentra entre OV YVDD' 3. Verificar si existe cualquier señal ac de entrada en la terminal de la compuerta. 4. Verificar el voltaje de ac en cada extremo de las terminales de acoplamiento del capacitar. Cuando se construye y prueba un amplificador a FET en el laboratorio: 1. Verificar el código de color de los valores resistivos para asegurarse que son los correctos. Aún más. mida el valor de la resistencia, porque los componentes que se utilizan con fre~ cuencia pueden sobrecalentarse cuando se utilizan de fonna incorrecta y ocasiona que cambie el valor nominal. 2. Verificar que todos los voltajes de de estén presentes en las tenninales de los componentes. Debe asegurarse que todas las conexiones a tierra sean comunes. 3. Medir la señal de entrada para asegurar que proporciona al circuito el valor esperado. 9.15 ANÁLISIS POR COMPUTADORA Debido a que los cálculos para la ganancia de voltaje, impedancia de entrada e impedancia de salida para los varios circuitos FET requieren del cálculo de los valores de polarización para utilizarse en la detenninación de los parámetros del dispositivo en el punto Q, puede ser muy 9.15 Análisis por computadora 453
- 480. EJEMPLO 9.16 454 útil un análisis por computadora. El PSpice proporciona modelos de dispositivos JFET. MOSFET decremental y MOSFET incremental. Unos cuantos ejercicios demostrarán la manera en que se escribe una descripción del programa de un circuito y cómo se pueden obtener los resulta- dos de salida deseados para la operación ac del circuito. PSpice (Versión DOS): DESCRIPCIÓN JFET Línea del elemento del JFET La forma general para una línea del elemento para un transistor de junta de efecto de campo es JXXXX ND NG NS MODNAME donde JXXXX es el nombre del transistor: ND. 1G Y NS son los números de nodo para el drenaje. compuerta yfuente. respectivamente: y MODNAME es el nombre del modelo utiliza- do en la línea .MODEL que se describe a continuación. Línea del modelo JFET La forma general para una línea del modelo para un JFET es .MODEL MODNAME NJF VTO : .MODEL MODNAME PJF VTO: BETA: BETA: donde MODNAME es el nombre del modelo dado en la línea del elemento. NJF identifica un dispositivo de canal-n y PJF identifica un dispositivo de canal-p. De los varios parámetros del modelo JFET. dos de los más importantes son VTO : Vp: voltaje de corte de la compuerta a la fuente BETA: IDSS IV¡: parámetro que combina los dos parámetros importantes del dispositivo JFET Escriba las líneas del circuito en PSpice para describir los siguientes dispositivos JFET. a) Un JFET de canal-n cuyo I DSS : 12 mA y VI': -4 V. b) Un JFET de canal-n cuyo 1DSS: 8 mA y Vp : -3 V. Suponer que cada dispositivo se encuentra conectado en los nodos: drenaje:; 5. fuente =4 Y compuerta = 2. Solución a) JUP 5 24 JN .MODEL JN NJF VTO: -4 BETA =750E-6 b) JDOWN524JJ .MODEL JJ NJF VTO: -3 BETA: 889E-6 Programa 9.1: Circuito amplificador JFET En la figura 9.45 se muestra un circuito amplificador JFET. La polarización del JFET se pro- porciona mediante la fuente de voltaje VCG' la fuente de voltaje VIJIJ y la resistencia del drenaje RD' Se aplica un voltaje de ac de entrada a través dei capacitor el' mientras que la salida ampli- ficada se obtiene mediante el capacitar C2, PSpice requiere que la trayectoria de salida esté conectada a tierra. por lo que se especifica una resistencia de carga de muy alta impedancia. Re Con un valor de 10 Mn.la salida es esencialmente un circuito abierto. El archivo de descripción del circuito se lista en la figura 9.46 para el circuito que está analizándose (figura 9.45) y que muestra todos los nodos marcados. así como los datos de salida obtenidos. Algunos comentarios acerca del programa PSpice son: Forma de la línea del componente JFET: JI 3 2 o JFET Capítulo 9 Análisis a pequeña señal del FET
- 481. VDD (+20V) o ! 6 ~RD~2kQ ~ C~- 4 el ,!----i1---.2_-----;~ 0,02 ,uF O,~' - ~ 1 + I v,==!OmV', -1 Re IOMn 5 I, - ,' ...i... ce Vp ::: -4 ' i 1",," 10 mA ~ IOMn i ........ 1.5 V 1O Figura 9.45 JFET amplificador para el análisis PSpice. Forma de la lineal del MODELO JFET (JFET MODEL): .MODEL JFET NJF VTO =-4V BETA =6.25E-4 También es importante observar: l. Las unidades megaohms están marcadas como MEOOHM (MEO también es apropiado). 2. La polaridad de la batería. VCG' se proporciona al identificar una fuente de 1.5 V desde el nodo O(positivo) al nodo S (negativo). 3FET Amplifier - Fixed bias *.* CIRCUIT DESCRIPTION ••*********.*****•••**********.*•••••*.**************•••••••••• **.****••** vao 6 O OC 20VOLTS VGG O 5 OC 1.5VOLTS J1 3 2 O JFET RG 2 5 10MEGOHM RO 6 3 2KOIIM RL 4 O lOMEGOfIH. el 1 2 O.02UF e2 3 4 2UF VIlO AC lOMV .MOOEL JFET NJF VTO=-4V BETA-6.25E-4 .AC LIN 1 leRH lOKH .PRINT Ae V(l) V(2) V(3) V(4) ,OPTIOIlS NOPAGE ,END **** Junction FET MODEL PARAMETERS JFET NJF VTO -4 BETA 625.000000E~06 **** SMALL SIGNAL BIAS HODE VOLTAGE NODE ( 1) 0,0000 ( 2) ( 5) -1. 5000 ( 6) VOLTAGE NlIIE VDD SOURCE CURRENTS CJRRENT -3 .. 907E-03 -1. 521E-ll SOLUTION VOLTAGE -1.4998 20.0000 TEMPERATURE - NODE VOLTAGE ( 3)' 12.1870 27,000 NODE ( 4 ) DEG C VOLTAGE 0.0000 VGG TOTAL POWER DISSIPATION 7.81E-02 WATTS **** AC AHALYS!S TEMPERATURE 27.000 DEG e FREQ V(l) V(2) V(J) V(4) 1.OOOE+04 1.000E-02 1.000E-02 6.249E-02 6.249E-02 9,15 Análisis por computadora Figura 9.46 Salida de PSpice para. el circuito de la figura 9.45. 455
- 482. Figura 9.48 Salida de PSpice para el circuito de la figura 9.47. 456 3. El .AC UN proporciona una frecuencia de 10 kHz. de tal forma que la iínea .PRINT se puede utilizar para proporcionar los voltajes en ac de los nodos 1, 2, 3 Y4. El circuito tiene una ganancia de voltaje. V(4)N(l); 6.249. Programa 9.2: Amplificador a JFET con autopolarización La figura 9.47 es un amplificador que tiene autopolarización. El resistor de polarización. Rs' está en desvío mediante el capacitar Cs. La figura 9.48 proporciona la descripción del circuito e, +Voo (+30V) RD 4.7kfl C, Vp =-4 V Ivss = iOmA Rs 5lOfl -1 ? ... Figura 9.47 JFET amplificador con autopolarización. JFET Amplifier - RS Sel! bias *.* CIRCUIT OESCRIPTION VDD 6 o OC 30V Jl 3 2 4 JFET RG 2 O lOMEe RO 6 3 4.7K RS 4 O 510 RL 5 O lOMEe el 1 2 O.lUP C2 3 5 lOUF es 4 O 20UF VIlO AC lKV .MODEL JFET NJF VTQ=-4V SET~=6.2SE-4 .~e LXH 1 10KH 10KH .PRXHT ~e V(l) V(2) V(3) V(5) .OPTIOHS HOPAGE .EHD **** Junction FET MODEL PARAMETERS JFET HJF VTO -4 BETA 625.000000E-06 ••• SMALL SIGHAL BIAS 1I00E VOL'IAGE HaDE ( 1) 0.0000 ( 2) ( 5) 0.0000 ( 6) SOLU'IIOH VOL'IAGE 161.0E-06 30.0000 VOLTAGE SOURCE CURREH'l'S llAME CURRENT VDD -3.323E-03 TEllPERATURE - HaDE VOL'IIIGE ( 3) 14.3840 ~AL ?QWER DISSIP~TION ~.~1E-02 WATTS 21.000 OEG e }tODE VOLTA.GE ( 4) 1.6945 *.** AC ANALYSIS TEMPERA'IURE ~ 27.000 OEe e FREQ V(l) V(2) V(3) V(5) 1.000E+04 l.OOOE-03 l.OOOE-Ol 1.354E-02 l.354E-02 Capítulo 9 Análisis a pequeña señal del FET
- 483. en PSpice y los resultados de salida de la polarización y la operación en ae. La ganancia de voltaje se observa de V(5)N(I) = 13.54. La polarización se obtiene en VD = V(3) = 14.384 V, mientras que el voltaje de la compuerta a la fuente, VGS =V(2) - V(4) =- 1.69 V. La línea del modelo JFET parece ser la misma que en el circuito anterior en las figuras 9.45 y 9.46. Programa 9.3: JFET amplificador con polarización DC mediante divisor de voltaje La figura 9.49 proporciona un voltaje de polarización mediante divisor de voltaje y una ampli- ficación de Vi a Vo' La descripción del circuito en la figura 9.50 incluye el mismo modelo del transistor que en los dos circuitos previos, con la resistencia de polarización Rs en desvío mediante el capaeitor Cs' Se observa la ganancia de voltaje de V(5)N(I) = 5.499. V, I mV Figura 9.49 Amplificador polarizado mediante divisor de voltaje. '" 1 e, R, lOMa JFET AMplifier - Voltaqe divider, self-bias •• CIRCUlT DBSat.IP'l"ION R, 40Ma Rs 2.4 ka +VOD (+20 V) Rv 2.2 kO v, e, =·10 ~F Vp ... -4 v IDss"" lO mA R¡. 10 Ma es I4O~F .". .". .................._***...******••••••••••**••••***.**••••••*•••***.******* IlID 6 O De 20V JI :J 2 .. Jn:t al 6 2: 'OIUQ R2 2 O lC111BG RO 3 6 2.D 118 4 o 2.41< Cl 1 2 0.1UF es 4 O 40UF C2 l $--_10Ur u. 5 o 1_ ,alaDa. JPft JI.)" V'l'O--tV BBTA-6.2SS-4 VI 1 o AC lIlY .JI(! LIJI 110m '10111 .l'RDT AC V(l) V(2) 17(4) V(3) V(5).~IOIS __ .IIIID ••** JUnct.1on. FI'r IIODBL PARAIIE.TItRS -lfJI' 9'rO ... lIftA 425.000000"'''' -......( 1) ( 5) _InGllllL· BIAS SOLUTI011 _ IIODB WVl'AGB 0.0000 ( 2) 4.0001 0.'0000 ( 6) 20.0000 ---_ CIIIIIUIII'1' ~ -2.5OOB-03 TBIIPI!RMtIRII - 27,,000 DJIG e IIODE VOL'l'ME BODE VOUl'AGE ( 3) 14.5000 ( ') 6.0001 - . _ OtsBnA'rIOK $.00"""2 lIAftS H**.< . AC:AKALYSlS • . "(1) V(2) 1.0008+04 1.0008-03 1.000&-03 TDIPDA'rURE - V(4) V(3) 27.000 DBG C V(5) S.49!JiE-039.947B-07 5.499B-03 9.15 Análisis por computadora Figura 9.50 Salida de PSpice para el circuito de la figura 9.49. 457
- 484. Figura 9.52 Sa.lida de PSpice para el circuito de la figura 9.51. 458 Programa 9.4: Amplificador MOSFET incremental La figura 9.51 es un amplificador incremental con una entrada ac en Vi y una salida resultante Vo' La descripción del circuito en PSpice la proporciona la figura 9.52. El listado de salida muestra la polarización en VD = V(3) = 9.529 V Yuna ganancia de voltaje de V(5)N(l) = 3.296. Se obrerva la linea del dispositivo MOSFET, MI 3 2 O 4 ~T la cual identifica el elemento como un dispositivo MOSFET (MI), conectado desde el drenaje (nodo 3), compuerta (nodo 2), fuente (nodo O) y sustrato (nodo 4), con un dispositivo MOSFET JFJS AC AIopl1fier Vno (+22 V) lOMO RD 2.2kO .. ClRCOIT DESCRIP'l'IOII 0.1 ¡ti' RL lOMO FIgUra 9.51 Amplificador MOSFET incremental. .....*...*••••••••**.............*...................................... 'lIJO 6 O DC22V ~ 3 10 4 ~ .IIQ 231_' RD 3 6 2.21: a :1. 2 0.1111' <:2 3 5 O.lU1' IIL 5 o l _ . _ RnI'I BJIOSC'V'to-2V) VI 1.0 JlC 1JIV .ACLDI 1 1~ 10lQ1 .'PRl1ft JIC VI:1.) VIS) .DI'l'XOIIS JIOPAGB .IIIIP •••• _. --( 1) ( 5) ~IIODBL_ --1 2 20.00000011:-0. IIIIALL .SXGIIAL BUS 1IOImI0lI 'IOLTJIG& _ votIrAGB 0.0000 ( 2) 1».'290 0.0000 e 6) 22.0000 VOI4'IIGB SOORCB c:tJIlRBRTS - -VDD -5. 669B-04 ".I'IIIPBIIM'II - 27.000 DIIG eIIOI>I! _ IIOOB _ ( 'JI '.52'0 (4) .1765 'l'InAL POIIBR DISSIPM'lOll 1.25B-02 lIAT'l'S .... AC AHALYSI8 '1'BIIPBRAl'UJt - 27."000 DBC: e FIIIIQ Vel) V(5) 1.oooB+04 1.000B-03 3.296E-03 Capítulo 9 Análisís a pequeña señal del FET
- 485. de canal-n (NFET). La línea del modelo del dispositivo .MODEL NFET NMOS (VTO = 2V) proporciona la especificación de que el MOSFET incremental tiene un voltaje de umbral de VTO = VGS(Th) = 2 V. Análisis del centro de diseño de PSpice para Windows Ahora se aplicará la versión para Windows de PSpice para la red de la figura 9.47. de la cual se obtiene la configuración de la figura 9.53. Se observa en este caso que se incluyen los tres símbolos de impresora para imprimir la salida de los voltajes de entrada y de salida así como el voltaje de ac a través del resistor Rs' La inicialización de la fuente de ac a sus niveles prescritos se describe con detalle en la sección correspondiente del capítulo 8. '.., VI - lmV +r---------, -rel 0.1 uF VOO 30V Ae=ok MAG=ok - PHASE=ok RG lOMeg RO 4.7k e2 AC=ok MAG=ok PHASE=ok Ae=ok MAG=ok PHASE=ok RL 10Meg Figura 9.53 Investigación mediante Windows de la red de la figura 9.47. El JFET de canal-n J2N3819 está incluido en la biblioteca eval.slb dentro de la caja de diálogo Get Par!. Para incluir el hecho de que lDSS = 10 mA y V p = -4 V debe cambiarse la descripción del modelo proporcionado al oprimir (sólo una vez) primero el dispositivo en el esquema y luego tomar la opción Edit del listado del menú. Luego se selecciona la edición del modelo únicamente para la utilización momentánea (Model y Edit Instanee Model) y apare- cerá el Model Editor. Oprimir en Vto y cambiar a -4 V seguido por Beta que debe ser ahora de 6.25E-4. Luego OK y se está listo para el análisis (Analysis-Simulate). El archivo de salida resultante se muestra en la figura 9.54. Nótese que VTO es -4 V Yque BETA es 625E-6 = 6.25E-4. El listado del modelo indica que la corriente de drenaje en de (ID) es de 3.36 mA, el cual corresponde de cerca con el nivel calculado de 3.32 mA. También, nótese que gm está listado como 2.94 mS, el cual corresponde muy bien con los 2.88 mS calculados de la siguiente manera: El voltaje de salida (en el nodo 5) tiene una magnitud de 13.31 mV comparado con los 13.54 mV del análisis DOS. El ángulo de la fase es de -179.9°, el cual es en esencia -180". La señal aplicada (en el nodo 1) es de 0.999 mV (= 1 mV) a 0.001 ° (= 0°) y el voltaje a través de la resistencia Rs es de 2.25)1V a -89.9° (= 90°). El voltaje de ac a través de Rs es en esencia de OV, como debe ser en el caso que el capacitar esté desarrollando su papel de forma adecua- da. Los niveles de en los puntos de observación (VIEWPOINTS) de la figura 9.53 aparecerán una vez que se haya completado la simulación. 9.15 Análisis por computadora 459
- 486. 460 hU Junct:ion f'ET IIOOEL PIIWG"l'BRS •••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••• •••••••••••• ...., 11ft" UIIGIDIL lB XSIt ALPIIA VI< RI> as COI> ces •V'I'O'1'C .......'1'CI! Kl' ...- ..... " J'Z.3819-X JI.lF -4 625.0000008-06 ~.~500oaa-ol 33.570000.15 '322 ••000001l-15 3U.7 243.6 1 1 1.600000B-12 2.414000.-12 ..3622 -2.5000008-03 -.5 9.1""0002-18 -- 27.000 .................................................................. ............. ..o- _ 0.0000 1.4.2040 1.71011 0.000• ...00 -3.3618-03 •••• JPftS .....IIODI!L m """.....GIl -....QID •••• Dm" AC AllU.YSIS 1.000&+04 2.Zs.cZ-OS -8."1&+01 """" V .0045 0.0000 30.0000 ~. 27.. 000 Figura 9.54 Archivo de salida para el análisis Windows de la red de la figura 9.53. Capítulo 9 Análisis a pequeña señal del FET
- 487. Mediante el uso de Probe (como se describió en la sección correspondiente del capítulo 8) las fonnas de onda reales se pueden mostrar, pero las prioridades necesitan que se deje el ejercicio al lector. § 9.2 Modelo de pequeña señal del FET 1. Calcule gmo para un JFET que tiene los parámetros de dispositivo IDss:= 15 mA, Vp = -5 V. 2. Determine el voltaje de corte de un JFET con gmo = 10 ruS e IDSS = 12 mA. 3. Para un JFET cuyos parámetros de dispositivo son gmo = 5 roS y Vp = -3.5 V, ¿cuál es la corriente del dispositivo cuando Ves = OV'! 4. Calcule el valor de gm para un JFET (lDSS = 12 roA. Vp = -3 V) en un punto de polarización de Ves =-1. 5. Para un JFET que tienegm = 6 mS en VesQ =-1 V, ¿cuál es el valor de IDSS si Vp ==-2.5 V? 6. Un JFET (lDSS:= 10 mA, Vp:= -5 V) está polarizado cuando 1D:= 1DS5 / 4. ¿Cuál es el valor de gm para dicho punto polarizado? 7. Determine el valor de gro para un JFET (IDSS = 8 mA, Vp := -5 V) cuando está polarizado en VesQ = V¡l4. 8. Una hoja de especificaciones proporciona los siguientes datos (como una lista de corriente drena- je-fuente) Yj' = 4.5 mS, Y" = 25 ¡iS Para la comente drenaje-fuente listada, determine: a) gm' b) 'd' 9. Para un JFET que posee los valores espedficos dey/s:= 4.5 mS e Yos:= 25 ,uS, detennine laimpedancia de salida del dispositivo, Zo(FET), y la ganancia de voltaje ideal del dispositivo, AJFET). 10. Si un JFET que tiene un valor específico de Td :::: 100 ka tiene también una ganancia de voltaje ideal de A/FET):= -200, ¿cuál es el valor de gm? 11, Utilizando las características de transferencia de la figura 9.55: a) ¿Cuál es el valor de gmO? b) Detennine gráficamente gm cuando Ves == -1.5 V. e) ¿Cuál es el valor de gm cuando VesQ = -1.5 V utilizando la ecuación (9.6)? Compárela con la solución del inciso b. d) Detennine gm gráficamente cuando Ves := -2.5 V. e) ¿Cuál es el valor de g", cuando VeSQ = -2.5 V utilizando la ecuación (9.6)? Compárela con la solución del inciso d. -5 -4 -3 -2 -1 ID (mA) 10 9 8 7 6 5 4 3 2 o VGS (V) Figura 9.55 Características de transferencia del JFET para el problema 11. 12. Utilizando las características de drenaje de la figura 9.56: a) ¿Cuáles el valor de Tdpara Ves = OV? b) ¿.Cuál es el valor de gmo cuando VDS := 10 V? Problemas PROBLEMAS 461
- 488. gm 462 D (mA) 10 9 8 7 6 5 4 3 2 o 2 3 4 5 6 7 8 9 JO II 12 13 14 15 16 17 18 19 20 Figura 9.56 Características de drenaje del JFET para el problema 12. 13. Para un JFET de canal·n 2N4220 (y¡,(núnimo) = 750 liS. y,,(máximo) = 10 liS): a) ¿Cuál es el valor de gm? b) ¿Cuáleselvalorcterd ? 14. a) Grafique gm en función de VGS para un JFET de canal-n con 1DSS = 8 mA YVp = --6 V. b) Grafique gm en función de ID para el mismo JFET de canal-n del inciso a. 15. Dibuje el modelo equivalente para un JFET si )js = 5.6 mS e Yos = 15 J.1S. 16. Dibuje el modelo equivalente de ac para un JFET si 1DSS = 10 mA, Vp = -4 V, VGSQ::: -2 V e Yos = 25 liS. § 9.3 Configuración de polarización fija para el JFET 17. Detennine Z¡, ZQ y Av para la red de la figura 9.57 si IDSS = 10 mA, Vp = -4 V Y'd = 40 ka. 18. Calcule Z¡. 20 y Av para la red de la figura 9.57 si 1DSS = 12 mA, Vp = --6 V YYos = 40 ¡;,S. -z, IMn +8V 1.8kn !------If---<> V, --z, 1.5 Y+T "=" "=' Figura 9.57 Amplificador con polarización fija para los problemas 17 y 18. Capítulo 9 Análisis a pequeña señal del FET
- 489. § 9.4 Configuración de autopolari2'ación para el JFET 19. Detennine Zj' Zo y Av para la red de la figura 9.58 si Yfs = 3000 f1S e Y05 = 50 JiS. 20. Detennine Z¡, Zo y Av para la red de la figura 9.59 si 1DSS = 6 mA, Vp == --6 V e Yos = 40 /lS. 21. Calcule Z¡. Zo y A,o para la red de la figura 9.58 si se elimina el capacitor de 20 J1F Ylos parámetros de la red son los mismos que en el problema 19. Compare los resultados con el problema 19. 22. Repita el problema 19 si Yos = 10 pS. Compare los resultados con el problema 19. --Z, JO Mil +12V 3.3 kn J.l kil ¡ 20¡J.F --Z, 1 Mil 20V 2kn .- Z, fIgUra 9.58 Problemas 19, 21 Y46. F"lgura 9.59 Configuración con autopolarización para los problemas 20 y 47. § 9.5 Configuración de divisor de voltaje para el JfET 23. Detenrune 2i' Zo y Vopara la red de la figura 9.60 si Vi = 20 mY. +20 V 2kn 82 Mil Vi o-----}I---+---I.- IDSS = 12rnA Vp =-3 V Td = lOOk,Q --Zi IIMil Rs 6JOil F.gura 9.60 Problemas 23, 24, 25, 26y48. 24. Calcule Z¡. 20 y Vo para la red de la figura 9.60 si Vi = 20 rnV y se elimina el capacitor Cs· 25. Repita el problema 23 si r¿ = 20 kQ Ycompare los resultados. 26. Elabore nuevamente el problema 24 si rd = 20 U2 y compare los resultados. Problemas 463
- 490. 464 § 9.6 Configuración fuente-seguidor para el JFET 27. Detennine Z¡, 20 y Av para la red de la figura 9.61. 28. Repita el problema 27 si rd = 20 kQ, 29. Calcule Zi' Zo y Av para la red de la figura 9.62. 20V -- --Z¡ lOMO +20 V lvss =9 mA Vp =-4.5V rd =40kQ 2.2 kO .-Z, Figura 9.61 Problemas 27 y 28. --Z, ... lOMO Figura 9.62 Problema 29. § 9.7 Configuración de compuerta común para el JFET 30. Determine Z¡, ZQ y Vo para la red de la figura 9.63 si Vi = 0.1 rnY. 31. Repita el problema 30 si rd = 25 k,Q. 32. Determine Z¡, Zo y Av para la red de la figura 9.64 si rd = 33 ka, +15 V 3.3 kO 91 MO v, <>--tt---...---~..., --z. Z¡ 1.5 kO IDSS =8mA Vp =-2.8V rd =40kO -Z, , 1 kíl l ... liMO Figura 9.63 Problemas 30, 31 Y49. Figura 9.64 Problema 32. § 9.8 MOSFET de tipo decremental 33. Calcule Vo para la red de la figura 9.65 cuando Yos = 20 j1S. +16 ' 1.1 kQ 3.3 kO IDSS =6mA Vp :::-6V ra::i 30 kQ 3.3 kO +22 V -Z, 2.2 kO IDSS = 7.5 mA Vp :::-4 V F"lgura 9.65 Problema 33. Capítulo 9 Análisis a pequeña señal del FET
- 491. 34. Detennine Z¡, 20 y Av para la red de la figura 9.66 si rd = 60 k.Q. --Z, lOMO +22 V 1000 1.8 k!2 +---~I---~O v. lDSS = 12 roA Vp =-35 V ¡ -Z. 35. Repita el problema 34 si rd = 25 ka. 36. Calcule Vo para la red de la figura 9.67 cuando Vi = 4 mV. 37. Detennine Z¡, 20 y Av para la red de la figura 9.68. +18 V 6.8 k!2 91 Mn t----1I(---oo V, Figura 9.66 Problemas 34, 35 Y50. +20 V 91 MO v,o----)t--+---' v, o-----)I--+_--' 10ss = 12mA Vp =-3 V rd =45kQ --z, f--o V, J.J k!2 15MO 3.3 k!2 ¡ ... JOMO Figura 9.67 Problema 36. Figura 9.68 Problema 37. § 9.10 Configuración de retroalimentación en drenaje para el EMOSFET 38. Determine gm para un MOSFET si VGS(Th) = 3 V Yestá polarizado en VGSQ = 8 V. Suponga k = 0.3 X 10-3 39. Calcule Z¡, Zo y A" para el amplificador de la figura 9.69 si k = 0.3 X 10-3. +16V 2.2kO ,----+--1(------<> V, JOMO -z, Figura 9.69 Problemas 39, 40 Y51. Problemas -Z, 465
- 492. 466 40. Repita el problema 39 si k cae a 0.2 x 10-3• Compare los resultados. 41. Determine Vo para la red de la figura 9.70 si Vi = 20 mV. 42. Calcule V o para la red de la figura 9.70 si Vi =4 mV, VGS(Th) = 4 V e ID(encendido) =4 mA con VGS(encendído) =7 V con Yos =20 p.S. +20 V IOkQ VGS(Th) = 3.5 V k=O.3 x 10-3 Yos=30,US Vi o----)t---+---"1 Figura 9.70 Problemas 41 y 42. § 9.11 Configuración de divisor de voltaje para el EMOSFET 43. Determine el voltaje de salida para la red de la figura 9.71 si Vi = 0.8 mV y rd = 40 ko.. 30V 3.3 kQ 40MQ Figura 9.71 Problema 43. § 9.12 Cómo diseñar redes de amplificador FET 44. Diseñe la red de polarización fija de la figura 9.72 para tener una ganancia de 8. +VDD (+22V) IOMQ Capítulo 9 Análisis a pequeña señal del FET f------ov, IDSS=8mA Vp =,,-2.5 v rd = 25 pS Figura 9.72 Problema 44.
- 493. 45. Diseñe la red de polarización fija de la figura 9.73 para tener una ganancia de 10. El dispositivo debe estar polarizado en VGsQ = +Vp. la -In § 9.15 Análisis por computadora I DSS = 12mA Vp =-3 V rd =401dl ¡ Figura 9.73 Problema 45. 46. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.58. 47. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.59. 48. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.60. 49. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.63. 50. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.66. 51. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.69. Problemas 467
- 494. CAPÍTULO Aproximación a los sistemas: efectos de Rs y RL _ _ R/RL - - - - - - - - - - - - - - - - - - - - J, 1" - -, o + -- -+ z, z" v, A"m.AiNL v" ~ TThévenin F'lgura 10.1 Sistema de dos puertos. 468 10.1 INTRODUCCIÓN En años recientes la aparición de una gran variedad de redes y sistemas en un solo encapsulado ha generado un creciente interés en la aproximación a los sistemas para el diseño y el análisis. Fundamentalmente, esta aproximación se concentra en las características de las terminales del encapsulado y trata a cada una como un bloque constructivo en la formación del encapsulado total. El contenido de este capítulo representa un primer paso en el desarrollo para familiarizar- se con esta aproximación. Las técnicas que se tratarán se utilizan en los capítulos restantes, pero ampliadas según surja la necesidad. La tendencia hacia los sistemas en un solo encapsulado es muy comprensible cuando se consideran los enormes avances en el diseño y manufactura de circuitos integrados, ci (también le, según las iniciales en inglés de: integrated circuits). Los pequeños encapsulados de ic contienen diseños estables, confiables, autoverificados, sofisti- cados, que serían algo voluminosos si se fabricaran con componentes discretos (individuales). La aproximación a los sistemas no es difícil de aplicar una vez que las definiciones básicas de los diferentes parámetros hayan sido entendidas correctamente y demostrado con claridad la manera en que éstos se utilizan. En las siguientes secciones se desarrolla la aproximación a los sistemas de manera deliberadamente lenta, la cual incluirá gran cantidad de ejemplos para resal- tar cada punto. Si el contenido de este capítulo es claro y entendido correctamente, se logrará una primera parte en el entendimiento del análisis de sistemas. 10.2 SISTEMAS DE DOS PUERTOS La siguiente descripción puede aplicarse a cualquier sistema de dos puertos, no sólo a aquellos que contengan BIT y FET, aunque el énfasis en este capítulo es en estos dispositivos activos, Ahora será muy útil para las siguientes configuraciones el énfasis de los capítulos previos para la determinación de los parámetros de dos puertos para varias configuraciones. De hecho, muchos de los resultados obtenidos en los últimos dos capítulos se utilizan en el siguiente análisis. En la figura 10.1 se han identificado los parámetros importantes de un sistema de dos puertos. En particular se observa la ausencia de una carga y de resistencia de la fuente. En una sección posterior se considera a detalle el impacto de estos importantes elementos. Por el momento debe reconocerse que tanto los niveles de impedancia como las ganancias de la figura 10.1 están determinados para las condiciones sin carga (ausencia de RL ) y sin resistencia de la fuente (R,), Si se observan las terminales de salida de una "manera Thévenin", se encuentra que si Vi se hace cero 7 =Z = R'"'Th o o (10,1)
- 495. ETh es el voltaje del circuito abierto entre las terminales de salida identificadas como Vo ' Sin embargo, V A = , V¡';L V, Y Vo = A Vv:-.1.. I de manera que ETh =A V (10.2)v~1... , Obsérvese el uso del subíndice adicional NL para identificar una ganancia de voltaje sin carga (del inglés, No Load). Al sustituir el circuito equivalente Thévenin entre las terminales de salida se obtendrá la configuración de salida de la figura 10.2. Para el circuito de entrada los parámetros Vi e Ii se encuentran relacionados mediante Z¡ = R¡, lo cual permite el empleo de R¡ para representar el circuito de entrada. Debido a que el interés por el momento se concentra en los amplificadores BJT y FET. pueden representarse tanto Z(J como Z¡ mediante elementos resistivos. + Vi Ii -- R, _Vo Zo Figura 10.2 Sustitución de los elementos internos para el sistema· de dos puertos de la figura 10.1. Antes de continuar se verificarán los resultados de la figura 10.2 al encontrar Z y A de lao V"L manera usual. Para encontrar Z , se hace V. a cero, obteniéndose A V. = 0, permitiendo un corto circuito equivalente para la fue~te. El res~ltado es una impedanciri'ae'salida igual a Ro tal como se había definido originalmente. La ausencia de una carga ocasiona que 10 = O, Yque la caída de voltaje a través de la impedancia R, sea de OV. Por tanto, el voltaje de salida del circuito abierto es de Av:>.c. Vi' como debe ser. Antes de ver un ejemplo, se observa el hecho de queA¡ no aparece en d modelo de dos puertos de la figura 10.2 y de hecho rara vez es parte de un análisis de un sistema de dos puertos de dispositivos activos. Esto no significa que la cantidad se calcule rara vez, sino que se calcula con mayor frecuencia a partir de la expresión A¡ ;: -Av(Z¡ IRL)' donde RL es la carga defmida para el análisis que se lleva a cabo. Dibujar el equivalente de dos puertos de la figura 10.2 para la red del transistor con polarización fija de la figura 10.3 (ejemplo 8.1). li - r---~r--<> 12 V 470kQ Vi o------}t--.+----t lO~F -Zi p= 100 r()=SOkO --Zo FIgUra 10.3 Ejemplo lO.!. 10.2 Sistemas de dos puertos EJEMPLO 10.1 469
- 496. 470 Solución Del ejemplo 8.1, 2i = 1.069 kQ 20 =3 kQ A = -280.11 'NC Al utilizar la información anterior, puede dibujarse el equivalente de dos puertos de la figura 10.4. En particular se observa el signo negativo asociado con la fuente de voltaje controlada, el cual ,evela una polaridad opuesta para la fuente controlada que la indicada en la figura. Tam- bién revela un cambio de fase de 1800 entre los voltajes de entrada y de salida. + {~o ~ VI R¡ 1.069 k:O. ,'" -2&O.l1V¡ Vo Figura 10.4 Equivalente de dos puertos para los parámetros especificados en el ejemplo 10.1. En el ejemplo 10.1 se incluyó Re = 3 kQ para definir la ganancia de voltaje sin carga. Aunque no necesita ser el caso (Re podtia definirse como el resistor de la carga en el capítulo 8), el análisis de este capítulo asumirá que todos los resistores de polarización son parte de la ganancia sin carga y que un sistema con carga requiere una carga adicional RL conectada a las terminales de salida. En la figura 10.5 aparece un segundo formato para la figura 10.2, la cual es particularmen- te popular con los amplificadores operacionales op-amps (por las palabras en inglés, OPerational AMPlifiers). El único cambio consiste en la apariencia general del modelo. li - ;~ '1 Flgura 10.5 Notación del amplificador operacional (op-amp). 10.3 EFECTO DE LA IMPEDANCIA DE CARGA Ql.J En esta sección se investigará el efecto de una carga aplicada utilizando el modelo de dos puertos de la figura 10.2. El modelo puede aplicarse a cualquier amplificador de corriente o voltaje controlado. A VNL es, de acuerdo con su definición anterior, la ganancia del sistema sin una carga aplicada. Ri yRo son las impedancias de entrada yde salida del amplificador como se definió mediante la configuración. De manera ideal, todos los parámetros del modelo perma- Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 497. necen sin afectarse al cambiar las cargas o resistencias de la fuente (como nonnalmente se encuentra en los circuitos que se' describirán en el capítulo 14). Sin embargo, para algunas configuraciones de transistores amplificadores R¡ puede ser muy sensible a la carga aplicada, mientras que en otros Ro puede ser sensible a la resistencia de la fuente. En cualquier caso, una vez que se han definido A""" Ri YRo para una configuración en particular, puede utilizarse la ecuación que se obtendrá ahora. Al aplicar una carga al sistema de dos puertos de la figura 10.2 se obtiene la configuración de la figura 10.6. Al aplicar la regla del divisor de voltaje al circuito de salida se obtiene y li -+ +> v, R, '¡ -1 .... R" AVNLv,. v =o 1" - + RL v" (10.3) Figura 10.6 Aplicación de una carga al sistema de dos puertos de la figura 10.2. Ya que el cociente RL/(RL + Ro) siempre será menor que 'uno: La ganancia de voltaje de un amplificador con carga siempre será menor que el nivel sin carga. Se puede ver que la fórmula para la ganancia de voltaje no incluye la impedancia de entrada o la ganancia de corriente. Aunque puede variar el nivel de R¡ con la configuración, el voltaje aplicado y la corriente de entrada siempre estarán relacionados mediante Vi V Ii = - = , Z, Ri Al definir la corriente de salida como la corriente a través de la carga se obtiene 8J=_Vo o R L y aparece el signo negativo debido a la dirección definida para lo en la figura 10.6. La ganancia de corriente se detennina entonces mediante y (10.4) (10.5) (10.6) para la situación sin carga. Por tanto, en general, puede obtenerse la ganancia de corriente a partir de la ganancia de voltaje y los parámetros de impedancia Z¡ y R¿- El siguiente ejemplo demostrará la utilidad y validez de las ecuaciones (10.3) a (10.6). 10.3 Efecto de la impedancia de carga (RJ 471
- 498. EJEMPLO 10.2 472 En la figura 10.7 se ha aplicado una carga al amplificador a transistor con polarización fija del ejemplo 10.1 (figura 10.3). a) Determinar la ganancia de voltaje y de corriente utilizando el método de los sistemas de dos puertos definido mediante el modelo de la figura 10.4. b) Calcular la ganancia de voltaje y de corriente utilizando el modelo r, y comparar los resultados. 1; ,----,---012 v 470 ill 3kU 1" ----~---~~--~--~---o+ o • 1+ 1----+-----/ -/l= 100 Z" RL 2.2kn v" -v, z, Solución a) Recuerde del ejemplo 10.1 que Figura 10.1 Ejemplo 10.2. 2i = 1.071 kn 20 = 3 kn (con r, = 10.71 n y13= 100) A = -280.11~'NL La aplicación de la ecuación (10.3) trae Para la ganancia de comente, 2.2kn = -----(-280.11) 2.2 kn + 3 kn = (0.423)(-280.11) = -118.5 En este caso, la carga aplicada no afecta a Z¡ y 1.071 kn A = -(-118.5) = 57.69 , 2.2kn b) Al sustituir el modelo r, se obtiene la red de la figura 10.8. Se observa, en particular, que la carga aplicada está en paralelo con la resistencia del colector Re- definiéndose así una resistencia neta en paralelo El voltaje de salida Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 499. + - Iz V, RB 470kQ P', t~ - ..!.. PI. Re 3kQ , I ~ -z" RL •R'L ~ 2.2 kQ Figura 10.8 Sustitución del modelo r" en la red equivalente de ac de la figura 10.7. con y de modo que V, f3r, V V =-13-'R' o 13 L r, V R'A = _ 0 :;::; _ _L =, Vi re r, Al sustituir los valores se tiene Av::;: - 1.269 kQ 10.71 Q = -118.5 + V - (10.7) como se obtuvo arriba. Para la ganancia de corriente, mediante la regla del divisor de corriente, e de manera que (470 kQ)/; lb = =0.99771; '= li 470 kQ + 1.071 kQ 3 kQ(/3Ib) lo = -----''-''-- 3kQ + 2.2kQ = 0,5769/3lb A=, lo 0.5769/3lb = = =0.5769(100) = 57.69 0.5769/31; como se obtuvo usando la ecuación (10.6). El ejemplo 10.2 demostró dos técnicas para resolver el mismo problema. Aunque puede resolverse cualquier red utilizando el método del modelo r" la ventaja del modelo de los siste- mas es que una vez que se conocen los parámetros de los dos puenos, puede calcularse direc- tamente el efecto de una variación de la carga directamente por medio de la ecuación (l0.3). No existe la necesidad de regresar al modelo equivalente de ac y analizar toda la red. Las ventajas del método de los sistemas es similar a aquellas ventajas asociadas con la aplicación del teorema de Thévenin. Ya que penniten concentrarse en los efectos de la carga sin tener que volver a examinar por completo la red. Desde luego, si la red de la figura 10.7 se presentara sin los parámetros de sin carga, sería una incógnita interesante saber cuál genera los resultados deseados en la forma más directa y eficiente. Sin embargo, considere que el método del "pa- quete" es la tendencia de desarrollo. Cuando se adquiere un sistema se proporcionan los dos puertos, y como con cualquier tendencia, el usuario debe estar alerta sobre la fonna de utilizar los datos proporcionados. 10.3 Efecto de la impedancia de carga (RJ 473
- 500. r----..---<> vee Ce (a) 474 La recta de carga de ac Para un sistema como el que aparece en la figura 10.9a, se dibujó la recta de carga de ac en las características de salida como se muestra en la figura 10.9b. La resistencia de la carga no contribuyó a la recta de carga en de debido a que se aisló de la red de polarización mediante el capacitor de acoplamiento (Ce)' Para el análisis de ac se reemplazan los capacitares de acopla- miento mediante un equivalente de corto circuito que colocará los resistores de la carga y el colector en un arreglo en paralelo definido mediante El efecto de la recta de carga se muestra en la figura 10.9b con los niveles para determinar las nuevas intersecciones de los ejes. Obsérvese la particular importancia que ambas rectas de ac y de pasan a través del mismo punto Q, condición que se debe satisfacer para asegurar una solución común para la red bajo las condiciones de de y/o ac. Para la situación sin carga, la aplicación de una señal senoidal relativamente pequeña a la base del transistor podría causar que la corriente de base tuviera excursión de un nivel de lB, a uno de lB como se muestra en la figura 1O.9b. Por tanto, el voltaje de salida resultante v• u tendría entonces la excursión que aparecería en la misma figura. La aplicación de la misma señal para una situación con carga ocasionaría la misma excursión en el nivel lB' como se muestra en la figura 10.9b. Sin embargo, el resultado de una pendiente más pronunciada de la le Línea de carga de ac + (b) Figura 10.9 Demostración de las diferencias entre las líneas de carga dc yac. Capítulo 10 Aproximación a los sistemas: efectos de Rs YRi
- 501. recta de carga en ac es una excursión menor del voltaje de salida (vce) y una caída en la ganan- cia del sistema como se demostró en el análisis numérico anterior. Debe resultar obvio a partir de la intersección de la recta de carga en ac sobre el eje vertical que mientras más pequeño sea el nivel de R 'I' más grande será la pendiente y menor será la ganancia de voltaje en ac. Ya que R Les menor para los niveles reducidos de RI' debe resultar bastante claro que: Para un diseño en particular, mientras más pequeño sea el nivel de Rv menor será el nivel de la ganancia de voltaje ac. lOA EFECTO DE LA IMPEDANCIA DE LA FUENTE (fls) Ahora enfocaremos la atención alIado de la entrada del sistema de dos puertos y al efecto de la resistencia de la fuente interna en la ganancia de un amplificador. En la figura 10.10 se ha aplicado una fuente con una resistencia interna al sistema de dos puertos básico. Las definicio- nes de Z,. y de A son:VNL Los parámetros Z. y A. de un sistema de dos puertos no se afectan entre sí, debido aI ~ ,VL la resistencia interna de la fuente que se aplica. Ji --+ R, + I ~ + Ro o + V. ', Vi R, - ', A"m.v., v, Zi Sin embargo: La impedancia de salida sípuede verse afectada por la magnitud de Rs' [Recuerde la ecuación (8.110) para el modelo equivalente híbrido]. La fracción de la señal aplicada que alcanza las terminales de entrada del amplificador de la figura 10.10 está determi- nada mediante la regla del divisor de voltaje. Esto es, (10.8) La ecuación (l0.8) muestra con claridad que mientras mayor sea la magnitud de Rs' menor será el voltaje en las terminales de entrada del amplificador. Por tanto: y Para un amplificador en particular, mientras mayor sea la resistencia interna de una fuente de señal, menor será la ganancia total del sistema. Para el sistema de dos puertos de la figura 10.10, v = A Vo V"L I de manera que y (10.9)Av = ~ = __R'-.;-A, V R R NL S i + s 10.4 Efecto de la impedancia de la fuente (Rs) Figura 10.10 Inclusión de los. efectos de la resistencia de la fuente Rs' 475
- 502. EJEMPLO 10.3 476 + El resultado apoya la aseveración anterior respecto a la reducción en la ganancia con el incre- mento en R,. Por medio de la ecuación (10.9). si R, =Oa (fuente ideal de voltaje). A,., =A,,,.. el cual se trata de un valor máximo posible. La corriente de entrada también se altera de la siguiente manera debido a la presencia de la resistencia de la fuente: V, Ji =---'-- (10.10) En la figura 10.11 se ha aplicado una fuente con una resistencia interna al amplificador a transistor con polarización fija del ejemplo 10.1 (figura 10.3). a) Calcular la ganancia de voltaje Av _, ;;;;: Vo /V~,' ¿Qué porcentaje de la señal aplicada aparece en las terminales de entrada del amplificadoro b) Determinar la ganancia de voltaje A = V IV usando el modelo r .~', 0 . e 12 V 3kQ 41G1ill + ~V, '¡ Vi _ Zi Figura 10.11 Ejemplo 10.3. Solución a) El equivalente de dos puertos para la red aparece en la figura 10.12. R, 0.5 kl'l + V, '¡ V, La ecuación (10.9): La ecuación (10.8): = (0.6817)(-280.11) = -190.96 Figura 10.12 Sustitución de la red equivalente de dos puertos para el transistor amplificador con polarización fija de la figura 10.11. 1.071 kQ ------(-280.11) 1.071 kn + 0.5 kn (1.071 kQ)V, -~--:.....:..-= 0.6817V, 1.071 ka + 0.5 kn o el 68.2% de la señal disponible alcanzó al amplificador y mientras el 31.8% se perdió a través de la resistencia interna de la fuente. Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 503. b) Al sustituir el modelo re se obtiene el circuito equivalente de la figura 10.13. Resolviendo Vo se obtiene con y de modo que corno antes. Ji R lb -- , --+ I SOOQ v, ', •RB• 470kQ I V, ~-!OO( V, ~3kQ I.571 kQ) V (100)(3 kQ) A ~ " ~ " V 1.57 kQ, ~ -190.96 I •fi',• 1.071 kU t fijo : 3kQ 100 lb • T... + Vo Figura 10.13 Sustitución del circuito Te equivalente para el amplificador a transistor de polarización fija de la figura 10.11. Se observa a través del análisis anterior que no se incluyó R~ en la definición de Z¡ para el sistema de dos puertos. Desde luego, la resistencia "observada" en la fuente ahora es R,I' + Z¡, pero R.I' pennanece como una cantidad asociada sólo con la fuente aplicada. Una vez más en el ejemplo 10.3 podemos vergue se obtuvieron los mismos resultados con la aproximación de los sístemas y utilizando el modelo re' Desde luego, si están disponibles los parámetros de dos puertos, éstos deben aplicarse, En caso contrario, el método para la solución es simplemente una cuestión de preferencia. 10.5 EFECTO COMBINADO DE Rs y RL Hasta ahora sólo se han demostrado los efectos de Rs y de RL sobre una base individual. La siguiente pregunta natural que surge es cómo afectará en la ganancia total la presencia de ambos factores en la misma red. En la figura 10.14 se aplicaron una fuente con una resistencia interna Rs y una carga RL a un sistema de dos puertos, para los cuales se especificaron los parámetros z., A y Z . Por el momento. se asumirá que tanto Z. como Z no están afectadosI V;>;L o I o por RL y Rs' respectivamente. l, li lo -- -- -R, + Ro + + + v, ', V. R, ', A V VSL ' RL Vo FJ.gUra 10.14 Consideración de los efectos de Rs y de RL en la ganancia de un amplificador. 10.5 Efecto combinado de Rs y RL 477
- 504. 478 - - - - - - - - - Se encuentra en el lado de la entrada Ecuación (10.8): V, o V¡ R¡ = ---'--- y en el lado de la salida o V =o RA VL ':>1. i (10.11) (10.12) Para la ganancia total A = V IV, pueden desarrolla:se los siguientes pasos matemáticos:lis o s V V V A __0 - _ " _ ' o,-V-VV , , , y sustituyendo las ecuaciones (10.11) y (10.12) se obtiene que A = RAL VNL " y v, Ri RL R¡ + Rs RL + Ro A " =-= Debido a que I¡ = V¡IR¡, como antes, ,---------, R o utilizando 1, = V/(R, + R,), A¡ = -A~,-' RL A. =-A'$ v, (10.13) (10_14) (10.15) (10.16) Sin embargo, 1, = 1, de tal forma que tanto las ecuaciones (10.15) como (10.16) generarán el mismo resultado. La ecuación (10.14) indica con claridad que tanto la resistencia de la fuente y de la carga reducirán la ganancia total del sistema. De hecho: Mientras mayor sea la resistencia de la fuente y/o menor la resistencia de la carga, menor será la ganancia total de un amplificador. Los dos factores de reducción de la ecuación (10.14) forman un producto que debe consi- derarse con cuidado en cualquier procedimiento de diseño. No es suficiente con asegurarse Rs es relativamente pequeño si se ignora el impacto de la magnitud de Rv Por ejemplo, en la ecuación (10.14), si el primer factor es 0.9 y el segundo es 0.2, el producto de los dos resulta- dos será un factor total de reducción igual a (0.9)(0.2) = 0.18 el cual es cercano al factor más bajo. El efecto del excelente nivel de 0.9 se borró completamente debido al segundo multipli- cando que es significativamente inferior. Si ambos fueran factores con un nivel de 0.9, el resultado neto seria de (0.9)(0.9) = 0.81, el cual sigue siendo muy alto. Incluso si el primero fuera de 0.9 y el segundo de 0.7, aún seria muy respetable el nivel de 0.63. Por tanto, para una buena ganancia total, deben evaluarse en forma individual y como un producto el efecto tanto de Rs como de RL. Capitulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 505. Para el amplificador de una sola etapa de la figura 10.15, con RL ; 4.7 kQ Y R, ; 0.3 kQ, determinar: a) A". b) A,,'; V, IV,. e) A,. Los parámetros de dos puertos para la configuración de polarización fija son Z¡ = 1.071 kQ, Z ; 3 kQ. YA ; -280.11.o V:-;L 12 V 3ill 470 k!2 V, 20~F p= 100 -Z, RL 4.7 kQ Figura 10.15 Ejemplo lOA. Solución a) La ecuación (10.14): A" ( 1.071 kQ )( 4.7kQ ) ; (-280.11) 1.071 kQ + 0.3 kQ 4.7 kQ + 3 kQ b) A" Vi ; (0.7812)(0.6104)(-280.11) ; (0.4768)(-280.11) ; -133,57 (4.7 kQ)(-280.11) 4.7 kQ + 3 kQ ; (0.6104)(-280.11) ; -170.98 R (1.071 kQ)e) Ai ; -A, -' ; -(-170.98) RL 4.7kQ ; 38.96 o R, + R, ~1.071 kQ + 0.3 kQ) A" ; -A" ; -(-133.57) RL 4.7 kQ ; 38.96 como arriba. 10.6 REDES BJT DE CE La configuración de polarización fija se ha utilizado a lo largo del análisis de las primeras sec- ciones de este capítulo para mostrar con más claridad los efectos de Rs yde RL' En esta sección ~e examinan varias configuraciones CE con una resistencia de la carga y de la fuente. No se llevará a cabo un análisis detallado de cada configuración porque siguen una trayectoria muy similar a la que se demostró en últimas secciones. 10.6 Redes BJT de CE EJEMPLO lOA 479
- 506. 480 Polarización fija Para la polarización fija que se examinó con detalle en las secciones recientes, aparecerá el modelo del sistema con una resistencia de la carga y de la fuente como se muestra en la figura 10.16. En general, v ; RL A Vo "7'JL ¡ RL + Ro R, R " + + + Re + - R, -V, I¡ z, I¡ A V Z, R,V, {fr, "NL ' V, Al sustituir la ecuación (8.6), A, ; -Reir y R ; Re'~;'¡L e o V RLRe A, ; _ 0 ; V RL + Re, y pero RJRe; RLRe Re + Re y A, = RLllRe r, r, Ftgura 10.16 Configuración de polarización fija con Rs y Re (10.17) Si se sustituyera el modelo re por el transistor en la configuración de polarización fija, se obtendría la red de la figura 10.17. revelando que tanto Re y RL están en paralelo. y con R, I + r - + - > z, z, v, fi', ~ fi1b Re RL V I I ~ - - .l Para la ganancia de voltaje A de la figura 10.16, " ZiVs Vi ; ---'--'-- ZI + Rs Zi = Vs ZI + Rs Vo Ar , :::: V, = v., - V, VD - Vi Figura 10.17 Configuración de polarización fija con la sustitución del modelo re" Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 507. de fonua que Al'., Z, A,= Z, + R, (10.18) Debido a que la carga está conectada a la terminal del colector de la configuración de emisor común, (10.19) y (10.20) como se obtuvo anteriormente. Polarización mediante divisor de voltaje Para la configuración con carga y polarización mediante divisor de voltaje de la figura 10.18, la carga se conecta una vez más a la terminal del colector y Z¡ permanece como Iz, " R' 11 /3r, (R' = R,IIR2) (10.21) Ypara la impedancia de salida del sistema Zo Re (10.22) Vce Re C, R, lb + ~I --+ + - RE V. V, ', R, Z. -- V, Z, RE CE .... Figura 10.18 Configuración de polarización mediante divisor de voltaje con Rs y RLo En el modelo de pequeña señal. Re y RL estarán de nuevo en paralelo y A RellRL =, (10.23) r, con A Z, A,=0. Z, + R, (10.24) Polarización CE con emisor sin desvío Para la configuración de polarización de emisor común con emisor sin desvío de la figura 10.19, Z¡ permanece independiente de la carga aplicada y (10.25) 10.6 Redes BJT de CE 481
- 508. KsIK L 482 Vee Re e, 1" R, -1, + ~, + + - R, V, V, '" v, l, -l, RE .". Figura 10.19 Configuración de polarización en el emisor de emisor común sin desvío con R" y Re Para la impedancia de salida, (10.26) Para la ganancia de voltaje, la resistencia Re estará una vez más en paralelo con RL y A, Vo RcllRL = = ---- V RE, (10.27) con V ZiA = _0_ ~ A, " V Z¡+Rs, (10.28) y (10.29) pero debe tenerse en cuenta que Ii ~ Is = V,I(Rs+ Z) ~ V/Z,. Retroalimentación en colector Para mantener la conexión de la carga a la terminal del colector, la siguiente configuración que se examinará es la configuración de retroalimentación en colector de la figura 10.20. En el modelo de pequeña señal del sistema Re y RL estará de nuevo en paralelo y + -z, v, v, Figura 10.20 Configuración de retroalimentación en colector con Rs y RL • Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 509. con La impedancia de salida y A =, r, Z¡ = J3r,11 I: F 1, (10.30) (10.31) (10.32) (10.33) El hecho que A, en la ecuación (10.30) sea una función de RL altera el nivel de Z¡ a partir del valor sin carga. Por lo mismo. si no está disponible un modelo sin carga, debe modificarse el nivel de Z¡ como se demostrará en el siguiente ejemplo. El amplificador con retroalimentación en colector de la figura 10.21 tiene los siguientes parámetros de sistema sin carga: A", = -238.94, Zo = Re 11 RF = 2.66 kQ YZ, = 0.553 kQ, con r, = 11.3 Q YJ3= 200. Usando el método de los sistemas, determine: al A,. b) A,.. e) A¡: O.6kQ + ~v, ', '*" /, -+ Vi Figura 10,21 Ejemplo 10.5. Solución al Para el sistema de dos puertos: A, RellRL 2.7wll33w = - r 11.3 Q, l.485 kQ = - = -131,42 1l.3 Q 'JV 2.7 k!2 R 180 kQ = J3r,II-F = (200)(11.3 Q) 11--con Z, lA) 13l.42 = 2.26 kQ 111.37 W = 0.853 kQ 3.3 kQ ... 10,6 Redes BJT de CE EJEMPLO 10,5 483
- 510. Figura 10.22 El circuito equivalente de ac para la red de la figura 10.21. Figura 10.23 Configuración de emisor-seguidor con Rs y RL. 484 El método de los sistemas dará la configuración de la figura 10.22 con el valor de Z¡ como si estuviera controlado mediante RL y la ganancia de voltaje. Ahora se puede aplícar la ecuación de ganancia de dos puertos (con una ligera diferencia en Av debido a la aproximación f31b 3> 1RF en la sección 8.7): Av = J ~ ó:6ill + + Vi ', Vi I (3.3 kfl)(-238.94) 3.3 kQ + 2.66 kQ = -1323 J"2.66kO -I+ + 0.853 kQ ', -238.94V¡ Vo 3.3kO I - -1 0.853 kflZ¡ b) A" = ---'---A, = - - - - - - (-132.3) Z, + R, 0.853 kfl + 0.6 kQ = -77.67 = 34.2 o = 34.2 ( 0.853 kQ) = -(-132.3) 3.3 kQ (132.3)(0.853 kQ) 3.3 kQ ( 0.853 kQ + 0.6 kQ) = -(-77.67) 3.3 kQ 10.7 REDES EMISOR-SEGUIDOR Los parámetros de impedancia de entrada y de salida del modelo de dos puertos para la red emisor-seguidor son sensibles a la resistencia a la carga aplicada y de la resistencia de la fuen- te. Para la configuración de emisor-seguidor de la figura 10.23, el modelo de pequeña señal aparecería como se muestra en la figura 10.24. Para la sección de entrada de la figura 10.24, se desprecia la resistencia RB debido a que por lo general es mucho mayor que la resistencia de la + --Z¡ Vi + ... Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 511. Figura 10.24 Configuración de emisor-seguidor de la figura 10.23 después de la sustitución del circuito re equivalente. e fuente de un circuito Thévenin equivalente para la configuración de la figura 10.25 y que daría simplemente Rs y Vscomo se muestra en la figura 10.24. Desde luego, si los niveles de corrien- te deben determinarse como Ii en el diagrama original, se incluye el efecto de Rs' Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 se obtiene y de manera que v, - IbR, - Ib[3r, - ([3 + 1)lbR¡ = O V, - Ib(R, + [3r, + ([3 +I)RD = O Al establecer le se tiene que le ([3 + 1)lb = ([3 + 1)V, e R, + [3re + ([3 + 1)R; V,le = ____---C._____ [(R, + [3re)/([3 + 1») + R¡ Al utilizar [3 + I :; [3 se obtiene V, le = ----'------ (R/[3 + re) + R~ (10.34) Al dibujar la red para "ajustar" la ecuación (10.34) se obtiene la configuración de la figura 10.26a. Por otro lado, en la figura lO.26b se han separado RE y la resistencia de la carga Rv para pennitir una definición de Zo e lo' + v, I¡ J,. (a) R'E + v, I¡ ... J,. (b) Entonces se puede obtener la ganancia de voltaje de manera directa a partir de la figura 10.26a utilizando la regla del divisor de voltaje. R'V V E , =o R~ + (R/[3 + re) o Va R' A}~ E =-= V, R¡ + (R/[3 + re) 10.7 Redes emisor-seguidor R, + RB v, I¡ =¡ Thévenin Figura ){).25 Determinación del circuito equivalente a Thévenin para el circuito de entrada de la figura 10.23. Figura 10.26 Redes resultant.es de la aplicación de la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24. 485
- 512. EJEMPLO 10.6 486 y A " Al hacer V, = OYresolviendo Zo se obtiene Para la impedancia de entrada, y o Zb =(3(r, + R{l Z¡ =RBllzb Para las condiciones sin carga, la ecuación de ganancia es mientras que para las condiciones con carga, (10.35) (10.36) (10.37) (10.38) Para la configuración emisor-seguidor con carga de la figura 10.27 con la resistencia de la fuente y los siguientes parámetros de dos puertos sin carga: Z¡ = 157.54 kO, Zo = 21.6 O Y A =0.993 con r =21.74 O y j3 =65. determinar:VNL e a) Los nuevos valores de Z¡ y de 20 como se calculan mediante la carga y Rs' respectivamente. b) A, utilizando el método de los sistemas. e) A, por medio del método de los sistemas. 15 Y d) A¡'= l/Ir Figura 10.27 Ejemplo 10.6. Solución .-z, 560kQ + v, La ecuación (l0.37): Z¡ = RBII{:l(r, + REllRcJ P=65 C~2v, J, 3.~ 2.2kO Zo T... = 560 kQ 1165(21.74 O + 3.3 kO 112.2 kQ) ~ = 560k01187.21 kQ l.32kQ = 75.46kQ contra 157.54 kO (sin carga). Capítulo JO Aproximación a Jos sistemas: efectos de Rs y RL
- 513. contra 21.6 O (sin R). ; 3.3 kOIle,S:S kO + 21.740) 3.3 kO 1130.36 O 30.08 Q b) Al sustituir la red equivalente de dos puertos se obtiene la red equivalente de pequeña señal de la figura 10.28. li " 0.56 kQ + + V, ', Vi '" O.98V, Vi 30.08 a + 75.46 ka ', 0.993 V, (2.2 kO)(0.993)Vi 2.2 kO + 30.08 O + ~ V, 2.2kn Figura 10.28 Circuito equivalente de ac a pequeña señal para la red de la figura 10.27. e) ::: = ZiV, (7S.46 kO)V, 0.993 V, Zi + R, 75.46 kO + 0.56 kO de manera que Vo Vu Vi A ; - ; - - ; (0.98)(0.993) ; 0.973 " V V V 1" ; -A, Zi RL . 1 . ( 75.46 kOj ; -(0.98) 2.2kO ; -33.61 10.8 REDES eB En la figura 10.29 aparece un amplificador de base común con las resistencias de la carga aplicada y de la fuente. El hecho de que la carga se encuentra conectada entre las terminales de la base y del colector la aísla del circuito de entrada y Z¡ permanece esencialmente igual para condiciones sin carga o con carga. El aislamiento que existe entre los circuitos de entrada y de salida también mantiene a Zo en un nivel fIjo aun cuando pueda cambiar el nivel de Rs' Ahora, la ganancia de voltaje se detenninará mediante 10.8 Redes eB 487
- 514. EJEMPLO 10.7 488 1, I~-r-· '1 o Rs ~: + ...1 ~2 01 + + R, ~ Re V, '" - V, - RL V. 1 z, ~ ~ VE' ~ F- Vec Z. Figura 10.29 Configuración de base común con Ro y RL" (10.39) y la ganancia de corriente: A", -1, (10.40) Para el amplificador de base común de la figura 10.30, los parámetros de dos puertos sin carga son (utilizando a", 1) Z.", r = 20 Q, A = 250 YZ = 5 ka. Con el modelo equivalente de dosl e VNL o puertos, determine: a) A~. b) A,,. e) A,. Figura 10.30 Ejemplo 10.7. Solución 1 ltO a:;¡l 51tO 2V 8V a) En la figura 10.31 aparece la red equivalente de pequeña señal. ~+ V, l 1, v =o --0.2 kíI + - V, • lkQ z, RLAVNLV¡ = RL + Ro +1 (8.2 kQ)(250lV, 8.2 kQ + 5 kQ 5kí1 20Q 'V 250 V, -1 =155.3V, 1 .--;, •>8.2 kQ • + Vo Figura 10.31 Circuito equivalente de ac a pequeña señal para la red. de la figura 10.30. Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 515. v y _0_ = 155.3 Vi Re 11 RL 5 kQ 118.2 kQ = 3.106 kQ o 200. 200. 155.3 V V, V b) A = " "= - -'. V V, V,, R ( 200. ), A,. = (155.3) R¡ + R 1 , 200.+2000. = 14.12 Se observa una ganancia relativamente baja debido a una impedancia de la fuente mucho ma- yor que la impedancia de entrada del amplificador. Z ( 20Qi) e) Ai = -A, -' = -(1553 RL 8.2 k = -0.379 la cual es significativamente menor a 1 debido a la división de la corriente entre Re y Re 10.9 REDES FET Como se observó en el capítulo 9. el aislamiento que existe entre la compuerta y el drenaje o la fuente de un amplificador a FET asegura que los cambios en RL no afecten el nivel de Z¡ y que los cambios en R _ nO afecten a R . Por tanto:sen o El modelo de dos puertos sin carga de lafigura 10.2 para un amplificador a FET no está afectado por la resistencia de carga aplicada y por la fuente. Resistencia de fuente con desvío P"ra el amplificador a FET de la figura 10.32, la carga aplicada aparecerá en paralelo con RD en el modelo de pequeña señal, lo cual dará por resultado la siguiente ecuación para la ganan- cía con carga: r'VV'V-l1-o._-.-J 1 R,," e, ++ v, '¡ t ... c, -l, Figura 10.32 Amplificador JFET con RS<!ñ y Re (10.41) + 10.9 Redes FET 489
- 516. figura 10.33 Amplificador JFET con Rs sin derivación. EJEMPLO 10.8 Figura 10.34 Ejemplo 10.8. 490 El nivel de impedancia permanece en (10.42) (10.43) Resistencia de fuente sin desvío Para el amplificador a FET de la figura 10.331a carga aparecerá de nuevo en paralelo Con Ro y la ganancia con carga se convierte en V A" = o V = (10.44) , con (10.45) y (10.46) e, .... Para el amplificador a FET de la figura 10.34, los parámetros de dos puertos sin carga son A, =-3.18,Z.=Rj IIR,=239kQyZ =2.4kQ.cong =2.2mS.'''L I _ o m a)' Por medio de los parámetros de dos puertos de arriba. determinar A" y A, . b) Con la ecuación (10.44), calcule la ganancia con carga y compárela con 'el resultado del inciso a. + R, 10,", ~ I v, ', 1 + v, .... Rs, 270kil .... :O.uF 0.3 kil --z, Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL + 4,7 kO
- 517. Solución a) En la figura 10.35 aparece la red equivalente a pequeña señal y Ikl1 + - + '¡ z v, v, 1 V RA (4.7kQ)(-3.18) A = " = L 1 , V RL + R 4.7 kQ + 2.4 kQ, " = -2.105 V"A = = _V_, _V_(I :;;; __R...ci__ A, V, VI (239 kQ)(-2.IOS) 239 H2 + I kQ = -2.096",A, ~--~r----o + I 2.4kQ ~1 + 239kQ '¡ ~3.18V e~4.7k11 Vo Figura 10.35 Circuito equivalente de aC a pequeña señal para la red de la figura 10.34. b) La ecuación (10.44): A, = l + gll,Rs1 -(2.2mS)(2.4 kQ 114.7 kQ) -3.498 í + (2.2 mS)(O.3 kQ) 1.66 -2.105 como arriba Fuente-seguidor Para la configuración fuente-seguidor de la figura 10.36. el nivel de Z¡ es independiente de la magnitud de RL y está determinado mediante (10.47) Vcc rR,dl ,, + r t ( o1 v, '¡ e, }L + Re ¡ - Rs - Ve Z, Z" ":" ... ... Figura 10.36 Configuración de fuente-seguidor con Rseñ y Rr 10.9 Redes FET 491
- 518. 492 La ganancia de voltaje con carga tíene el mismo fonnato que la ganancia sin carga con Rs reemplazada por la combinación en paralelo de Rs y Re gm(RS 11 RL) 1 + gm(RsIIRL) (10.48) El nivel de la impedancia de salida está determinado según el capítulo 9: 20 = R 11_1 s gm (10.49) el cual revela una insensibilidad a la magnitud de la resistencia de la fuente Rscn' Compuerta comúu Aunque la configuración de compuerta común de la figura 10.37 sea un tanto diferente a aque- llas que se describieron anteriormente respecto a la colocación tanto de RL como de Rscn" los circuitos de entrada y de salida permanecen aislados y (10.50) (10.51) La ganancia de voltaje con carga está dada mediante (10.52) o e, + ... Figura 10.37 Configuración de compuerta común con Rseñ y RL • 10.10 TABLA RESUMEN Ahora que ya se han examinado con cierto detalle los amplificadores a BJT y FET con carga y sin carga (capítulos 8 y 9), en la tabla 10,1 se proporciona una revisión de las ecuaciones que se desarrollaron. Aunque todas las ecuaciones son para la situación con carga, con la elimina- ción de RL se obtíenen las ecuaciones para la situación sin carga. Lo mismo sucede para el efecto de R, (para los BJT) y de R"ñ (para los JFET) sobre 20 , En cada caso la relación de la fase entre los voltajes de entrada y de salida también se ofrecen para establecer una rápida Capítulo 10 Aproximacíón a los sistemas: efectos de Rs y RL
- 519. referencia. Un repaso de las ecuaciones revelará que el aislamiento provisto por el JFET entre la compuerta y el canal por medio de la capa de Sial ocasiona una serie de ecuaciones menos complejas que aquellas que se encontraron para las configuraciones BJT. El vínculo propor- cionado mediante lb entre los circuitos de entrada y de salida del transistor amplificador BJT añade un toque de complejidad a algunas de las ecuaciones. TABLA 10.1 Resumen de configuraciones de transistores (A,. Z,.Z,) Configuración A1" = Vo/V; ~ vee , -(RdlRcl- r -' - - - r,, ~ Re f - - , R. " Vo -h.. V -f'-(RdIRclR, V, A Zo " + ,1 v 1-." - RL V, '" -- Incluyendo r,,: -+ Z, .. .. (RdIRellro) r, Vee - '- -(RdiRcl ¡- r,. Re fR, Vo Rs u Vi 1. V -h V -- h,: (RLIIRcl + I " v 1-., Zo ~le RL v, '" -- R, -1 Zi Incluyendo r,,: -(RdIRellro) r, Vee -J - , ...., -. Zi R.IIllr, RBllh.. RBlIllr, R,IIR,llllr, R,!lR,llh" R,IIR,II/3r, RE' ~ RdIR, ~I R,IIR,II/3(r, + RÉ) Re . -,~ R, ' , -- R~ U V, 1 V +1 " v 1-." ~I R,IIR,II(h" + h¡,RÉ) " v, v, '" -- R2 .. v Zo -1 Zi RE -- RL Incluyendo ro: • ~I R,IIR,IIJl(r, + RÉ) ·N- f ~ -(RdIRcl Rellr, n V Vo r, V s ', _ RE Re ~ Rellh" -- RL ~ h (RLliRe) 1 z, VCC ¡ 20 " - ¡ VEE Incluyendo r,,: ~ -(R,IIRellr.) Rellr, " 10.10 Tabla resumen Zo Re Re I I Rellr" Re Re R("lir" R; ~ R.IIR,IIR, Rell(i+ r,) Rell( R; + h" ) h¡, Rell(i+ r,) Re Re Rellr" 493
- 520. TABLA 10.1 Resumen de configuraciones de transistores (A", Z" Z,) (continuación) + ', ', + + , , ', - ! 494 i ~ Configuración -Z, - , ' . I I Incluyendo 1',,: Incluyendo ro: -RLIIRc RE, -(RdIRcl r. Incluyendo r,,: -(RdiRcllrol r. -(R,iIRcl RE z, R, 13r,II-1-, A,·I 1 , R, h"'TAJ R, ilr,ll-I-, A,I h . R,.. r.REI'IAJ R, ~aR '1-- 1-' E. lA,,! Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 521. TABLA 10.1 Resumen de configuraciones de Iransistores 1;4,. Z,.Z.) (continuación) Configuración +rv, '" - I ~ 1/, .. -Z, v R,"~ v. ... ~r'-v + v, '" -- l z, b- Re VDV • R, ""l.f Rs .. -.~ R[J -= VDDt Zo fv V" 1 1 J v" ", = Incluyendo ro: -8mlRolIRd 1 + 8mRs Incluyendo r,,: RD + Rs 1 +g",Rs +--- r, Incluyendo ru: - gm(RDIIRLllr,) 8mlRsIIRLl 1 + gm(R,IIRL ) ~ 8mrdiR,llRd Td + RD "" gmT,¡{RsIIRL) gmlRDliRd Incluyendo r(J: " gmlRDIIRLl Z ~ 10.10 Tabla resumen z, R,IIR, R, 1 + g",Rs R, g",rdRs 1+ T" + RollRL g",rrfRs 1+--- rd + Ro 495
- 522. ~:j Av, 2,=2'1 EJEMPLO 10.9 496 10.11 SISTEMAS EN CASCADA El método de los sistemas de dos puertos resulta muy útil para los sistemas en cascada tales como los que aparecen en la figura 10.38. donde Arl' AVe' Al':;' y así sucesivamente, s~n las ganancias de voltaje de cada etapa bajo condiciones de carga. Esto es, AI'I está deterrntnada con la impedancia de entrada para Al'~' que actúa como la carga sobre Al']' Para Al'c' Al'! deter- minará la potencia de la señal y la impedancia de la fuente en la entrada para A,.; La ganancia total del sistema determina entonces el producto de las ganancias individuales de la siguiente manera: Av~Av·A.A ... ·T I '~ v, y la ganancia total de corriente mediante A " Z -A -'-' Vr R L (10.53) (10.54) No importa qué tan perfecto sea el diseño del sistema. la aplicación de una carga en un sistema de dos puertos afectará la ganancia de voltaje. Por tanto, no existe la posibilidad de una situación donde A . A ,y así sucesivamente, como en la figura 10.38 sean sólo los valores sinVI- V2 carga. Es importante considerar la carga de la etapa siguiente. Los parámetros sin carga se pueden utilizar para calcular las ganancias con carga de la figura 10.38, pero la ecuación (10.53) requiere los valores con carga. v = v/ °1 '2 v = v / ()2 " ~ Av, WAv) t --·-f--~------!-----} + I v4 I RL v" -' '-'I I __ ... _l r-------L-________~ ~ _________ I Z"i + I I 2'2 Z"2 i 1 Zl~ Z,,:::. ' Figura 10.38 Sistema en cascada. El sistema de dos etapas de la figura 10.39 utilizó una configuración de transistor emisor- seguidor antes de una configuración de base común para asegurar que el máximo porcentaje de la señal aplicada aparezca en las terminales de entrada del amplificador de base común. En la figura 10.39 se proporcionan los valores sin carga de cada sistema, con excepción de 2, y de 20 para el emisor-seguidor, los cuales son valores con carga. Determinar para la configuración de la figura 10.39: a) La ganancia con carga para cada fase. b) La ganancia total del sistema, A, y A~.. e) La ganancia total de corriente del sist'ema. d) La ganancia total del sistema en el caso de que se eliminara la configuración emisor- seguidor. R, 1 " -1 k!l + Emisor-seguidor z¡= IOkO V Z,,=12kQ ~ A ;;::<1 ~Sl. I = Figura 10.39 E.jemplo 10.9. + vo == V, 11 '- 2i~ z, I I I z, A"2 Base común 2,=260 Z,,=5.1kQ A "~L = 240 Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL 1 ----."+ 1 + Y, ~ 8.2 kQ V - - -
- 523. Solucióu a) Para la configuración emisor-seguidor, la ganancia con carga es b) e) d) z + Z12 ()I y V A = -"-'- = 0.684 , V " (26 Q)(1)V;, 26Q + l2Q Para la configuración de base común. y A ' ; A " A,; VICR Y y RA VL '~L ic. == (8.2 kQ)(240)V " RL + Ro? 8.2 kQ + 5.1 kQ V A = ;;, = 147.97 ", V "=A"lAr:, = = = (0.684)(147.97) 101.20 Z " Z + R " , 92 -A Z -"V r R L AVT = (10 kQ)(101.20) 10 kQ + 1 kQ -(101.20 - - f OkQ )8.2 kQ -123.41 Z V (26 Q)V,I ce s 0.025 V,= Z + R 26Q+lkQ ''" ., V; V = 0.025 eon " =V, V, 147.97 0.684 V " de arriba Por tanto, la ganancia total es aproximadamente 25 veces mayor con la configuración emisor- seguidor para acoplar la señal en la entrada del amplificador. Sin embargo, considérese que la importancia de la impedancia de salida de la primera etapa fue relativamente parecida a la impedancia de entrada de la segunda etapa, o en caso contrario la señal se hubiera "perdido" una vez más debido a la acción de divisor de voltaje. 10.12 ANÁLISIS POR COMPUTADORA El análisis por computadora en esta sección incluye una evaluación medíante PSpice de la respuesta de un amplificador BJT y FET con carga y con la resistencia de la fuente. La red BJT de la figura 10.40 utiliza la misma configuración sin carga que se examinó en el análisis me- diante PSpice en el capítulo 8. donde la ganancia sin carga fue de 350.4. Los nodos están identificados en la figura 1OAO y aparecen en la descripción de la red en el archivo de entrada de la figura 1OA1. Se observa en la descripción del transistor que IS es el valor seleccionado de S x 10-5 A. como se presentó en el capítulo 8. Además, se observa la utilización de una resistencia muy grande (esencialmente un circuito abierto) del nodo 4 a la tierra con objeto de 10.12 Análisis por computadora 497
- 524. Figura 10.40 Definición de los nodos de una configuración mediante divisor de voltaje con Rs y RL, Figura 10.41 Análisis mediante PSpice del amplificador BJT de la figura 10.40, 498 5 t2V 6.8 kO 56kQ m ill 11 6 GJ [I I¿~F + 1 VV; • )1 ~ = 90 6000 , 1O'~F, ~ , r.:--t , ~ 10'MO '>1mV 8.2 kO 1.5 kll 20 ~F,, 1 1 ,, IOk¡) ..L 'SJT VOltage-Divider Bias Conflgura':.lon ..:t.!1 Rs and RL - ric:;o lC.~() ..*. CIRCUIT DESCRIPTlotl VCC 5 O OC 22V RB1 5 2 56K RB2 2 O 8.2K RE 1 O 1..5K Re 5 3 6. SR el 4 2 lOUF CE 1 o 20UF vs 6 o AC 1MV o RS 6 4 600 RR 4 o 1t:12 e2 3 7 lOUF RL 7 OlOR Q1 3 2: 1 QMODEL .MODEL QMODEL NPN{eF~90 IS=5E-lS) .op .AC LIN 1 10KH 10KH .PRINT AC VM(3) VM(7) VM(4) .OPTIONS NOPAGE .END .... 8JT MOOEL PJ.P.AMETERS QMODEL NPN IS 5.000000E-15 BF 90 NF 1 BR 1 NR 1 ...... SM1LL SIGNA!. BIAS NODE 1) 5) VOLTAGE NOOE 2.0235 ( 2) 22.0000 ( 6) VOLTACE NAME vcc SOLtJTION VOLTAGE 2.7019 0.0000 TEMPF,RATURE = NODE VOLTAGE ( 3) 12.9280 7) 0.0000 VS TOTAL SOtlRCE CURRENTS ctrnRENT -1.679E-03 O.OOOE+OO POWER DISSIPATION 3.69E-02 WATTS Capitulo 10 Aproximación a los sistemas: efectos de Rs y RL 27.000 NODE ( 4) nEG e VOLTAGE 0.0000
- 525. **** OPEAATING POrNT INFORMA'IION TEMPERATURE **** B:;:POLAR JUNCTION TRANSISTORS NAME Q1 MODEL QMODEL 1B 1. 48E-05 re VRE iBC ...·CE S-ETI;.DC G!-', RX RO eSE eBe CBX eJS BETAAC ?T 1.33E-C3 6.80E-Ol -!.02E+Ol 2.09E+01 9.0CE+Ol 5.16E-02 1.74E+03 O.OOE+OO 1.00E+12 Q.OOE+OO O.OOE+OO Q.OOE+ao O.OOE+OO 9.00E+O: 8.21E+17 **** AC ANALYSIS FR¿Q ,'M:J) 1.000E+04 1.462E-Ol TEMPERATURE V}~(7) V!~(4) 1.462E-Ol 7.007E-04 27.000 DEG e 27.000 DEG e asegurar una trayectoria de dc a ~ierra para el capacitor (un requisito de PSpice). La instrucción PRINT incluye una solicitud para la magnitud del voltaje en los nodos 3. 7 Y4 para una señal de entrada de l mY. Se observa en la solución para la polarización que los nodos 4. 6 Y7 tienen una respuesta de OV debido al aislamiento ofrecido por los capacitores. El nodo 5 es de 22 V tal como debe ser y VE = 2.0235 V. Ve = 2.703·9 V Y Ve = 12.9280 V son similares a la solución en dc del capítulo 8. El análisis en ac indica que V~ y V7 tienen en esencia el mismo nivel porque los capacitores ofrecen un vínculo directo de impedancia mínima de un nodo al míO en la frecuencia que se aplicó. Su magnitud revela una ganancia de 146.2 comparada con una ganancia sin carga de 350.4. La magnitud de V..¡ indica que el 309¿ (0.3 mV) de !a señal que se aplicó se perdió a través de la resistencia de la fuente de 0.6 kn. Por mero interés. ahora se calculará la ganancia del voltaje con carga y se hará Una compa- ración con la solución de PSpice de 146.2. r = 18.44 Q,. y Z = 11 1R1 11 R, ! f3r, 56 kQ 118.2 kQ i1(90)( 18.44 Q) = 1.35 kQ ZV (1.35 kQ)V, V , , = 0.69 V,, Z + R !.35 kQ + 0.6 kQ, , V Y , 0.69= V, V, RLA,:-" (lO kQ)(-350A) A = = =, V RL + R" IOkQ + 6.8kQ, = -208.57 V V con A , , (0.69)(-208.57)= = '. V V.., , - -144 la cual se compara de manera muy favorable con el -146.2 que se obtuvo anteriormente al utilizar PSpice. 10.12 Análisis por computadora Figura 10.41 Continuación. 499
- 526. 500 El amplificador a FET con carga por analizar aparece en la figura 10.42. Se trata de un sistema tratado en el capítulo 9 y modificado para mostrar los efectos de Rseñ y de RL. La descripción del JFET de la figura 10.43 indica que VTO = V,,(,p,g'dO) = Vp = --4 V Yla beta definida mediante IDss/1 Vpr, = 6.25 x 10-4 AN2. El aislamiento proporcionado por los capacitares es obvio una vez más a partir de las soluciones para la polarización para VI' V, Y V,. En realidad. V3 = 67.14 X 10-6 V es casi igual a OV para cualquier propósito práctico.·EI nodo 6 se encuentra a 18 V como se definió en la fuente de y VD = 5.6862 V YVE = 1.0075 V igual como lo propone el análisis de. m r 18 v ~2~k0 III W m 0 iOt¡6OO!l 0.1 J!F + 3.3 k!l V, I¡ 1mV 10 M(l t40~F800. Figura 10.42 Definición de los nodos de un JFET amplificador que tiene una resistencia de la fuente de Rseñ y una resistencia de la carga de RL. 3FET ac ~plifier of Fiq. 10.42 •••• clRCUIT DESCR1PTION voo 6 O OC 18V Jl 4 3 5 JYET RG 3 O lOKI!G RO 6 4 2.2]( RS 5 O 180 el 2 3 O.ltrF es 5 O 40Ut CO 4 7 lOUF .HODEL JFEr NJF VTO=-4V B~A=6_25E-4 VSIG 1 o AC lMV RSIC 1 2 600 RL 7 o 3.31< .OP .AC LIN 1 lOKH lOKK .PRINT AC VIl) VI)) VIO) VIS) V(7) .OPTIONS NOPAG! .nI" Figura 10.43 Análisis mediante PSpice del JFET amplificador de la figura 10.42. Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 527. *.** Junction FET HODEL PARAMETERS JFET NJF VTO -4 BETA 625.000QQOE-06 ...NODE ( 1) ( 5) SMALL SIGNAL BIAS VOLTAGE NODE 0.0000 ( 2) 1.0075 ( 6) VOLTAGE SOURCE CURRENTS NAME C:JRRENT VOD VSIG -5.597E-a3 O.OOaE+aa SOLUTIQN VOLTAGE 0.0000 1.8,0000 TEMPERATURE "" NODE VOLTAGE ( 3) 57.14E-06 ( 1) 0.0000 TOTAL POWER DISSIPATION 1. OlE-al WAT'l'S OPERATING POINT INFORMATION •••• JfETS NAME MODEL ID VGS VOS GK GOS CGS eGO J1 JFET 5.60E-OJ -l.OlE+OO 4.68E+oa 3.74E-03 O.OOE+OO O.OOE+OO O.OOE+OO **** AC ANALYSIS FREQ V(l) V(J) TEMPERATURE TEMPEAATURE "" V(4) V(') 27.000 NODE ( 4) OEG e VOLTAGE 5.6862 27.000 DEG e l.OOOE+04 1.00DE-03 9.999E-04 27.000 DEG e V(7) 4.937E-034.937E-OJ 1.48BE-06 Figura 10.43 Continuación. La solución en ac indica que V.:¡ ;: V7 (los capacitares se encuentran en su estado de corto circuito equivalente) con una magnitud de 4.937 mV para una ganancia de 4.937 para Av. de- bido a que la señal aplicada es de 1 mV. Ahora se verificarán los resultados mediante las ecuaciones desarrolladas en el capítulo 9. 2IDSS 2(10 mAl 5mSgmo = = = Vp -4V gm(en - 1 V) ~ VesJ ~ -1 V)= g 1- - - = 5mSl--- mO V -4V p =3.75 mS pala comparar con el 3.74 mS en la descripción del JFET de la salida en PSpice. A, = -gm(RD 11 RL) = -(3.75 mS)(2.2 kQ 113.3 kQ) = -(3.75 mS)(1.32 kQ) -4.95 que debe ser compalada con e1-4.937 arriba. 10.12 Análisis por computadora 501
- 528. PROBLEMAS 502 § 10.3 Efecto de la impedancia de carga (RJ 1. Para la configuración de polarización fija de la figura 10.44: al Determine A . Z v Z . 1 "L I - " b) Trace el modelo de dos puertos de la figuru 10.2 con los parámetros definidos en el inciso a. el Calcule la ganancia A" utilizando el modelo del inciso b y la ecuación (10.3 l. d) Determine la ganancia de corriente utilizando la ecuación (10.6). el Determine Al' 2, YZ". utilizando el modelo f,. y compare con las soluciones anteriores. rIr; V 1 I ~ 6ROHl 3.3 ¡"i"l I-----ll---~..-~:J V" 1.8~F I v, o---III---~---f -1, p = 100 -Z, -Z, Figura 10.44 Problemas 1.2 Y3. * 2. a) Dibuje las rectas de carga de ac y de para la red que está en la figura 10.44 sobre las caracterís+ ticas de la figura 10.45. 9 8 7 6 5 3 2 o b) Calcule el valor de pico a pico de J, y de V". a partir de la gráfica en caso de que Vi tenga un valor pico de 10 mV Determine la ganancia de 'oltaj~ A, = V,/V y compare con la soluciór. que se obtuvo en el problema l. le (mA) . .¡...;.• ~ , F '" ··Jf . i ¡: c::::. ,', :tt:.. :. ' ccT: .,. ¡ . ,.' ,.,; . .-. ~ . ..~..~ •• .l_! ~,~-:" " .. , 1-: .. ¡, 't·· 5 10 15 20 25 Figura 10.45 Problemas 2 y 7. Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 529. 3. a) Determine la ganancia de voltaje A" para la red de la figura 10.44 para RL = 4.7 k.o., 2.2 k.o. Y 0.5 kQ, ¿Cuál es el efecto de disminuir los niveles de RL en la gar.ancia de voltaje? b) ¿Cómo cambiarán Z;. Z" y A,_ "I~on la disminución de los valores de RL? § 10.4 Efecto de la impedancia de la fuente (RJ >;< 4. Para la red de la figura 10.46: + a) Determine A, "l. Z, )' Zo· b) Dibuje el modelo de dos puertos de la figura 10.2 con los parámetros que se determinaron en el inciso a. e) Determine A utilizando los resultados del inciso b. d) Calcule A, e) Detenn1.ne'A, utilizando el modelo r(. y compare los resultados con los que se obtuvieron en el inciso a. ' f) Cambie R, a 1kQ Ydetermine Al· ¿Cómo cambia Al _ con el nivel de R,? g) Cambie R, a 1 kQ Y determine Al". ¿Cómo cambia A, ,con el nivel de R,'? h) Cambie R, a 1 kQ Y determine A, '1 . Z, y Zo' ¿Cómo cambian con el nivel de R,? 12 V f'ill ¡.uF I( o ~, R I ~F V ~!-----C~'-+----1 ~ fi=180 ! ~ 0.6 Hl ---+ z, § 10.5 Efecto combinado de Rs y RL -Z" Figura 10.46 Problema 4. >;< 5. Para la red de la figura 10,47: + a) Detennine A'-'L . Z¡ y Z(I. b) Trace el modelo de dos puertos de la figura 10.2 con los parámetros que se determinaron en el inciso (l. e) Detennine Al y Al' ,. d) Calcule A¡. e) Cambie RE. a 5.6 kQ Y determine Al', . ¿Cuál es el efecto de cambiar los niveles de RL sobre la ganancia? f) Cambie R, a 0.5 kQ (con RL en 2.7 kQ) Y haga sus comentarios sobre el efecto de reducir R, sobre Al g) Cambie RL a 5.6 ~ Y R, a 0.5 kQ Y determine los nuevos valores de Z¡ y Z". ¿Cómo se ven afectados los parámetros de impedancia al cambiar los niveles tanto de RL como de R,'? 24 V } 560 kn 1, R IO~F V, í~~~'----1 I lW 4.3 k!l IO~F ~ '-----11-(--T'-r+---<o Vo fi = 80 v', ---+ Z, I ~ RLf2.7kn i.,.,. I -=F Figura 10.47 Problemas 5, 17y21 . Problemas 503
- 530. 504 § 10.6 Redes BJf de CE 6. Para la configuración con divisor de voltaje de la figura IOA8: a) Determine AVI't.' Z, y Zo' b) Dibuje el modelo de dos puenos de la figura 10.2 con los parámetros que se determinaron en el inciso a. e) Precise la gananciaA¡. utilizando el modelo del inciso b. d) Calcule la ganancia de corriente Al' e) Detennine Av' Zj y Zo utilizando el modelo r" y compare las soluciones. 16V 2.2kO 68 k!l 6.8~F 1" v" 1, V, o • ) fJ = 100 6.8~ -Z" RL 5.6 In -Z, 16 k!l 0.75 In 1lO~F - ... Figura 10.48 Problemas 6, 7 Y 8. * 7. a) Dibuje las rectas de carga de de y ac para la red de la figura 10.48 sobre las características de la figura 10.45. + b) Calcule el valor de pico a pico de le y de Va a partir de la gráfica en caso de que Vi tenga un valor pico de 10 mV. Determine la ganancia de voltaje A" = Vo IVI y compare con la solución que se obtuvo en el problema 6. 8. a) Determine la ganancia de voltaje Av para la red de la figura 10.48 cuando RL == 4.7 kn, 2.2 kQ Y 0.5 ka. ¿Cuál es el efecto de disminuir los niveles de RL sobre la ganancia de voltaje? b) ¿Cómo cambiarán Z., Z y A. con la disminución de los valores de RL ' , o '7'L 9. Para la red de emisor estabilizado de la figura 10.49: a) Determine AV:-<L ' Z¡ y 20' b) Trace el modelo de dos puertos de la figura 10.2 con los valores que se detenninaron en el inciso a. c) Detennine la ganancia A y Av' d) Cambie Rs a 1 ill. ¿Cuál es el'efecto sobre AV:-;L' Z, y Zo? e) CambieRsa 1kn y calcule Av y Av,' ¿Cuál es el efecto de aumentar los niveles de Rs sobre A, y Av,? 680 k!l --Z, 18 V 3kil I~ P = llO -Zo RL 4.7 kQ O.82kQ Figura 10.49 Problema 9. Capítulo 10 Aproximación a los sistemas: efectos de R, y RL
- 531. § 10.7 Redes emisor-seguidor * 10. Para la red de la figura 10.50: + a) Determine A" 1.' Z, y Z". b) Trace el modelo de dos puertos de la figura 10.2 con los valores que se determinaron en el inciso a. e) Determine la ganancia Al y A." d) Cambie R, a 1 kQ Ydetermine Al' y A, . ¿Cuál es el efecto de aumentar los valores. de R, sobre las ganancias de voltaje? e) Cambie R, a 1 kQ Ydetermine A"I.' 2, ') Z,," ¿Cuál será el efecto de aumentar los niveles de R, sobre los parámetros: f) Cambie RL a 5.6 kQ )' determine A" y A", ¿Cuál es el efecto de aumentar los valores de RL sobre las ganancias de voltaje'? Mantenga R, en su nivel original de 0.6 kQ. ~ sL V, 20 V o 6.8 kíl j3 ::; 120 I'¡ --z, 12kQ f:'1; 1 '*"Figura 10.50 Problemas 10. 18 Y 22. § 10.8 Redes CB * 11. Para la red de base común de la figura 10.51: a) Detennine 21 ,2(1 YA" 'L b) Trace el modelo de dos puertos de la figura 10.2 con los parámetros del inciso a. c) Determine la ganancia AL' y A,." d) Determine AL y A,., utilizando el modelo r" y compare los resultados con los que se obtuvieron en el inciso c. e) Cambie R, a 0.5 kQ YRL a 2.2 kQ Ycalcule A" y A"" ¿Cuál es el efecto de cambiar los niveles de R, y RL sobre las ganancias de voltaje? f) Calcule Z" si se cambia R, a 0.5 kD. cuando todos los demás parámetros pennanecen como en la figura 10.51. ¿Cómo se afecta Zu al cambiarlos niveles de R.,: g) Detennine Z¡ cuando se reduce RL a 2.2 kQ. ¿Cuál es el efecto de cambiar los niveles de RL sobre la impedancia de entrada? 6 V -22 V i r ~ 2.2 kíl ~ 4.7 kU r:: R 4.7."F v 1 (1,,1 I 4.7¡¡F Jo :, ~ z,':I--<>-'-4-1-~I~-~O-----l~:. "l,~. I ! , ..... ? ? Figura 10.51 Problemas 11 y 19. Problemas 505
- 532. 506 -----~--- § 10.9 Redes FET * 12. Para la red JFET de autopolarización de la figura 10.52: + a) Detennine A, :-;L' Z¡ y Z(I' b) Trace el modelo de dos puertos de la figura 10.2 con los parámetros del inciso a. e) Detennine Ar y A,. o"~ d) CambieRL a6.8 k,Q y R~eñ a 1 kQ Ycalcule los nuevos niveles deA" y AI _,' ¿Cómo se afectan las ganancias de voltaje debido a los cambios en Rseñ YRL ? e) Para los mismos cambios del inciso d calcule Z¡ y 20' ¿Cuál es el impacto sobre ambas impedancias? --z, lMQ 12 V 2.7kQ 0.5 1 k!l ... 10~F --Z. I20~F ... RL 4.7 kQ ... Figura 10.52 Problemas 12, 20 Y23. 13. Para la red fuente-seguidor de la figura 10.53: + a) Detennine A , Z. y Z . b) Trace el mod~)~ d~ do; puertos de la figura 10.2 con los parámetros del inciso a. e) DetennineA.yA,_: d) Cambie RL a4.7 kQy calcule los nuevos niveles deA,. y Av,' ¿Cuál es el efecto de aumentar los niveles de RL en ambas ganancias de voltaje: e) Cambie R~Cñ al k,Q (con R L en 2.2 k,Q) Ycalcule Al' y Av,' ¿Cuál es el efecto de aumentar los niveles de Rseñ en ambas ganancias de voltaje? f) Cambie RL a4.7 k,Q y Rseñ al kQy calcule 2 1 y Zv' ¿Cuál es el efecto sobre ambos parámetros? 12V R,O' 8.2 JlF V. ~!---o'-'~-+I I 0.5 kQ v, 'V --Z; 2MQ 8.2~F fF V. 1 3.3 ill ~ 2.2 ka ...... ... Figura 10.53 Problema 13. Capítulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 533. * 14. Para la red de compuerta común de la figura 10.54: a) Detennine A,. ,L' Z, y Z,,. b) Trace el modelo de dos puertos de la. figura 10.2 con los parámetros del inciso a. e) Detennine A,. y A,.,- d) Cambie RL a 2.1 kQ Ycaiculel. y A, . ¿Cuál es el efecto de cambiar el nivel deRcsobre ambas ganancias de voltaje? e) Cambie RSCfi a 0.5 kQ (con RL en 4.7 kQ) Y calcule A,. y A,. . ¿Cuál es el efecto de cambiar el nivel de RSCii en ambas ganancias de voltaje'? f) Cambie RL a 1.2 kQ YR'Cii a 0.5 kQ YealculeZ, y Z(J' ¡,Cuál es el efecto sobre ambos parámetros'? IX V 3.3 k.O: R . 5.6MF V" 1 I ~I-I-O-'-- + ' 1ka 1 v, ~ z:- ~ 1.2k!2 + Figura 10.54 Problema 14. § 10.11 Sistemas en cascada '" 15. Para el sistema en cascada de la figura 10.55 con dos estados idénticos. calcule: a) La ganancia del voltaje eOrl carga en cada fase. b) La ganancia total del sistema. Al' y A" " e) La ganancia de corriente con carga en cada fase. d) La ganancia toral de corriente del sistema. e) Cómo se afecta Z¡ debido ;:¡J segundo estado y Re f) Cómo se afecta Z(J debido al segundo estado y R., g) La relación de la fase entre V" y Vi' + -Z¡ Figura 10.55 Problema 15. Ampliticador de emisor común Z,= I kQ Z()=3.3kQ A "" -420 '" Amplificador de emisor común Z¡= I kQ Z,,=3.3kQ A = --420 ",1 2.7 ka Problemas 507
- 534. 508 *16. Para el sistema en cascada de la figura 10.56, detennine: a) La ganancia del voltaje con carga en cada fase. b) La ganancia total del sistema. A. y A.,' c) La ganancia de corriente con carga en cada fase. d) La ganancia total de corriente del sistema. e) Cómo se afecta Zj debido al segundo estado y Re f) Cómo se afecta 20 debido al segundo estado y R.,' g) La relación de la fase entre Vo y Vj' IO~F VR, V ~~F+ V, '¡ -Z, Emisor-seguidor Z¡:50kQ 20=200: Amplificadorde 1-_-1+'emisor común Zi=I.2kQ _ R¿ 2.2kQ Z,,=4.6kQ Z"A == 1'~L A :-640 "¡q Figura 10.56 Problema 16. § 10.12 Análisis por computadora 17. a) Escriba el archivo de entrada para PSpice para la red de la figura 10.47 y solicite el nivel de Vv para V" = 1 mY. Suponga una frecuencia de I kHz para los elementos capacitivos. b) Desarrolle el análisis y compare con el nivel de A., para el problema 5. 18. Repita el problema 17 para la red de la figura 10.50 y compare los resultados con aquellos del problema 10. 19. Repita el problema 17 para la red de la figura 10.51 y compare los resultados con aquellos del problema 11. 20. Repita el problema 17 para la red de la figura 10.52 y compare los resultados con aquellos del problema 12. 21. Repita el problema 17 utilizando BASIC. 22. Repita el problema 18 utilizando BASIC. 23. Repita el problema 20 utilizando BASIC. *Los asteriscos indican problemas más difíciles. Capitulo 10 Aproximación a los sistemas: efectos de Rs y RL
- 535. 11.1 Respuesta en frecuencia de transistores BJT yJFET INTRODUCCIÓN Hasta ahora, el análisis se ha limitado a una frecuencia particular. Para el amplificador es una frecuencia que nonnalmente pennite ignorar los efectos de los elementos capacitivos. reduciendo así el análisis sobre aquel que incluye únicamente elementos resistivos y fuentes de las variedades independientes y controladas. Ahora, investigaremos los efectos que causan sobre la frecuencia los elementos capacitivos más grandes del circuito en el extremo de las frecuencias bajas. ylos elementos capacitivos pequeños del dispositivo activo en las frecuencias altas. Debido a que este análisis se extenderá a través de un amplio rango de frecuencias, se usará la escala logaritmica, así como sus definiciones. Debido a que la industria emplea. por lo general, una escala de decibeles en sus gráficas de frecuencia, se presenta el concepto de decibeles más detallado. Las similitudes entre los análisis de respuesta a la frecuencia de los BJT y los FET penniten que se les trate en el mismo capítulo. 11.2 LOGARITMOS No es posible escapar a la necesidad de sentirse cómodo con la función logarítmica. El graficado de una variable entre límites amplios, la comparación de niveles sin enormes cifras y la identificación de niveles de particular importancia en el diseño, revisión y procedimientos de análisis, son caracteristicas positivas del uso de la función logarítmica. Como primer paso para aclarar la relación entre las variables de una función logarítmica. considere las siguientes ecuaciones matemáticas: Ia = bx, x = 10gba (ll.l ) Las variables a, b y x son las mismas en ambas ecuaciones. Si a se determina elevando la base b a la potencia x, la misma x será el resultado si se toma el logaritmo de a a la base b. Por ejemplo, si b =10 Yx =2, a = bx = (10)2 = 100 pero x = log/) a = loglo 100 ;:: 2 En otras palabras, si se pidiera encontrar la potencia de un número que diera como resultado un nivel particular, como el que se muestra a continuación: 10,000 = 10" CAPÍTULO f 509
- 536. f EJEMPLO 11.1 EJEMPLO 11.2 510 el nivel de x podría ser detenninado usando logaritmos. Esto es. x = logiO 10.000 = 4 En la industria eléctrica/electrónica. y para la mayor parte de la investigación científica. la base en la ecuación logarítmica se limita a 10 Yal número e = 2.71828... Los logaritmos de base 10 son Hamados logaritmos comtmes y los logaritmos base e se les conoce como logaritmos naturales. Resumiendo: Logaritmo común: x=log¡oQ (11.2) Logaritmo natural: v = 10(1 a• 0(' (11.3 ) Los dos están relacionados por loge a = 2.3 loglo a (11.4) En las actuales calculadoras científicas, el logaritmo común está indicado, por lo generaL por la tecla Ilog Iy el logaritmo natural por la tecla [!!l. Usando la calculadora determine el logaritmo de los siguientes números en la base indicada. a) loglo 106 b) log, e3 e) .loglo 10-2 . d) log,e-I. Solución a) 6 b) 3 e) -2 d) -1 Los resultados del ejemplo 11.1 revelan con más claridad cómo el logaritmo de un número elevado a una potencia es simplemente la potencia del número. si es que el número es igual a la base del logaritmo. En el siguiente ejemplo. la base y la variable x no están relacionadas por una potencia entera de la base. Con la calculadora determine el logaritmo de los siguientes números: a) loglo 64. b) log, 64. e) loglo 1600. d) loglo 8000. Solución a) 1.806 b) 4.159 e) 3.204 d) 3.903 Obsérvese que en los incisos a y b del ejemplo 11.2 los logaritmos logiO a y loge a están relacionados como lo define la ecuación (11.4). Además, nótese que el logaritmo de un número no se incrementa en la misma forma lineal que el número. Esto es. 8000 es 125 veces más grande que 64. pero el logaritmo de 8000 es sólo 2.16 veces más grande que la magnitud del logaritmo de 64. revelando con esto una relación extremadamente no lineal. La tabla 11.1 muestra con mayor claridad cómo se incrementa el logaritmo de un número sólo como el Capítulo 11 Respuesta en frecuencia de transistores BJT y JFET
- 537. exponente del número.. Si se desea el antilogaritmo de un número se emplean las funciones de la calculadora 10x o eX. TABLA 11.1 loglo !00 = O logw10 =1 loglo 100 = 2 log][) 1.000 = 3 log lO 10.000 = 4 loglo 100,000 = 5 logl(l LOOO.OOO = 6 logj() 10.000.000 = 7 loglo 100.000.000 = 8 Yasí suce!>ivamente Usando una calculadora, determine el antilogaritmo de las siguientes expresiones: a) 1.6 = lag 10 Q. b) 0.04 = log, u. Solución a) b) Q = 1016 Teclas de calculadora: ya = 39.81 a::: eO.04 Teclas de calculadora: ya = 1.0408 III el I]J 12ndFI 110x l Debido a que el resto del análisis de este capítulo emplea el logaritmo común, revisemos ahora unas cuantas propiedades de los logaritmos empleando solamente el logaritmo común. Por lo general, las mismas relaciones son ciertas para los logaritmos de cualquier base. loglO 1 = O (11.5) Como lo muestra mejor la tabla 11.1. debido a que 100 = l. (11.6) que para el caso especial de a = 1 se convierte en (11.7) revelando que para cualquier b mayor de 1 el logaritmo de un número menor que 1 siempre es negativo. (11.8) En cada caso, las ecuaciones que empleen logaritmos naturales tendrán el mismo fonnato. 11.2 Logaritmos f EJEMPLO 11.3 511
- 538. f 512 EJEMPLO 11.4 Usando una calculadora determine el logaritmo de los siguientes números: al log,o 0.5. 3 ? =30% 10g,o 2 ~ 0.3010 • 4000 bl loglO--' 250 e) loglO (0.6 x 30). Solución al --0.3 b) log!04000 -log,o 250 ~ 3.602 - 2.398 ~ 1.204 4000 Verificación: log,o-- ~ logIO 16 ~ 1.204 250 e) loglO 0.6 + loglO 30 ~ -0.2218 + 1.477 ~ 1.255 Verificación: log,o (0.6 x 30) ~ log,o 18 ~ 1.255 El uso de escalas logaritmicas puede expandir significativamente el rango de variación de una variable particular en una gráfica. La mayoría del papel para gráficas disponible es de la variedad semilogarítmico o logarítmico (lag-lag). El término semi (que significa la mitad) indica que solamente una de las dos escalas es logarítmica y. en cambio, logarítmico indica que ambas escalas son logarítmicas. En la figura 11.1 aparece una escala semilogarítmica. Obsér- vese que la escala vertical es lineal con divisiones iguales. El espaciado entre las líneas de la gráfica logarítmica se muestra en la gráfica. ~ , ¡¡mE=I1lIII: II I 11 I •:lllII: l:l:IlI= I • I;·~ •2 3 4 5 6 7 8 9 1 2 J 4 5 6 7 8 9 1 / =48% I ~ ogI0 9 =0.9543 log¡o8=O.9031 10g10 7 = 0.8451 loglO 6 == 0.7781 10g1O 5 ~ 0.6999 loglO 3 == 0.4771 log,0 4=0.6021 (,,60%) Figura 11.1 Papel para gráfica semilogarítmica. Capitulo 11 Respuesta en frecuencia de transistores BJT y JFET
- 539. El logaritmo de 2 en base lOes aproximadamente 0.3. La distancia de l (lag10 1 = O) a 2 es por tanto el 30% de la distancia. El logaritmo de 3 en base JO es 0.477 1, o casi el 48% de la distancia (casi la mitad de la distancia entre los incrementos de potencias de lOen la escala logarítmica). Debido a que !oglO 5 := 0.7. está marcado en un punto a170% de la distancia. Nótese que entre cualquier de los dos dígitos aparece la misma compresión de líneas confonne se avanza de izquierda a derecha. Es importante observar el valor numérico resultante y el espaciado. ya que las gráficas tendrán, por lo general. solamente las marcas indicadas en la figura 11.2 debido a la faIta de espacio. Debe notar que las barras más largas de esta figura tienen los valores numéricos 0.3. 3 Y30 asociados a ellas, las siguientes barras más cortas tienen valores de 0.5. S YSO Ylas barras más cortas 0.7. 7 Y70. casi la mitad (03) (3) (5) (7) (30) (50)(70) ,.---A--, I I I I I I I i 0.1 0.7 10 lOO log ~ Cl'ii tres cuanos (0..5) Figura 11.2 Identificación de los valores numéricos de las marcas en una escala logarítmica. Fíjese cómo la graficación de una función en una escala logarítmica puede cambiar la apa- riencia general de la forma de onda, comparada con una graficación en una escala lineal. La gráfica de una línea recta en una escala lineal puede producir una curva en una escala logarítmica, y una gráfica no lineal en una escala lineal puede tomar la apariencia de una línea recta en una gráfica logarítmica. El punto importante es que los resultados extraídos a cada nivel deben éstar correctamente etiquetados. desarrollando una familiaridad con el espaciado de las figuras 11.1 y 11.2. Esto es muy cierto para algunas de las gráficas lag-lag que aparecen más adelante en el libro. 11.3 DECIBELES El concepto de decibel (dB) y los cálculos asociados serán cada vez más importantes en las secciones restantes de este capítulo. El fondo que rodea al término decibeZ tiene su origen en el hecho establecido de que la potencia y los niveles de sonido están relacionados con la base logarítmica. Esto es, un incremento en el nivel de potencia, digamos de 4 a 16 W, no resulta un incremento del nivel de audio por un factor de 16/4 = 4. Se incrementará por un factor de 2, que se deriva de la potencia de 4 de la siguiente manera: (4)2 = 16. Para un cambio de 4 a 64 W, el nivel de audio se incrementará por un factor de 3, debido a que (4)3 = 64. En forma logaritmica, la relación puede escribirse como log4 64 = 3. Para efectos de estandarización. se definió al beZ (B) mediante la siguiente ecuación que relaciona los niveles de potencia PI y P2: bel (11.9) 11.3 Decibeles f 513
- 540. f 514 El ténnino be! se derivó del apellido de Alexander Graham Bel!. Sin embargo. se encontró que el be1 era una unidad de medición demasiado grande para propósitos prácticos y, se definió el decibel (dB), de fonna que 10 decibeles ~ I be!. Por tanto, dB (11. JO) La clasificación nominal de los equipos de comunicaciones electrónicas (amplificadores. micrófonos, etc.) está medido con frecuencia en decibeles. Sin embargo. la ecuación (11.10) indica que la medición de decibeles es una medida de la diferencia en magnitud entre dos niveles de potencia, Para una potencia final (de salida) especificada (P,) debe haber un nivel de potencia de referencia (P1)' Por lo general se acepta que el nivel de referencia sea de 1 mW. aunque en ocasiones se aplica el estándar de años anteriores de 6 mW. La resistencia que se asocia con el nivel de potencia de 1 roW es de 600 n, elegida porque es la impedancia carac- tenstica de las líneas de transmisión de audio. Cuando se emplea el nivel de l mW como nivel de referencia, el símbolo de decibel aparece con frecuencia como dBm. En fonna de ecuación, P, IGdBm = 101og1o ---- 1 mW 600" dBm (11,11) Existe una segunda ecuación para los decibeles que se aplica frecuentement~. Puede describirse mejor mediante el sistema de la fIgura 11.3. Siendo Vi igual a algún valor V¡, PI ~ V? IR¡, donde R¡ es la resistencia de entrada del sistema de la figura 11.3. Si Vi debiera aumen- tarse (o disminuirse) a algún otro nivel, V2 , entonces P'1 = ViIR¡. Si sustituimos en la ecuación (1 1,10) para detenninar la diferencia resultante en decibeles entre los niveles de potencia, y -R, dB Figura 11.3 Configuración empleada en el análisis de la ecuación (11.12). (11,12) Es frecuente que se ignore el efecto de diferentes impedancias (R 1 '" R2) Yse aplique la ecuación 11.12 sólo para establecer una base de comparación entre niveles, voltajes o corrientes. Para situaciones de este tipo la ganancia en decibeles se le debe nombrar más correctamente como la ganancia de volraje o corriente en decibeles para diferenciarla del uso común de los decibeles, como se aplica a los niveles de potencia, Una de las ventajas de la relación logarítmica es la forma en que puede aplicarse a las etapas en cascada. Por ejemplo, la magnitud de la ganancia de voltaje general de un sistema en cascada es dada por (l Ll3) Capítulo 11 Respuesta en frecuencia de transistores B.IT y JFET
- 541. Aplicando la relación logarítmica adecuada. da como resultado: G, = 20 loglo lA,) = 20 loglo IA"I + 20 10glO IA"I + 20 laglO lA,.,! + ... + 20 loglo IA,J (dB) (11.14) En palabras. la ecuación establece que la ganancia en decibeles de un sistema en cascada es sólo la suma de ganancia en decibles de cada etapa. esto es. dB (11.15) Se elaboró la tabla 1l.2 como un esfuerzo para desarrollar alguna asociación entre los niveles dB y 1;:.s ganancias de voltaje. Obsérvese primero que una ganancia de 2 resulta un nivel dB de + 6 dB. Yuna caída de +resulta un nivel de -6 dB. Un cambio en Vo/V¡ de 1 a 10. lOa 100 o 100 a 1000 da como resultado el mismo cambio de 20 dB en el nivel. Cuando V" :::: VI' V(J/VI :::: 1y el nivel de dB es O. En una ganancia muy alta de 1000. el nivel de dB es 60 y. en cambio. en una ganancia mucho más alta de 10,000 el nivel de dB es de 80 dB. significa que el incremento es de solamente 20 dB como resultado de la relación logarítmica. La tabla 11.2 revela que las ganancias de voltaje de 50 dB o mayores deben reconocerse inmediatamente como demasiado altas. Encuentre la magnitud de la ganancia que corresponde a una ganancia de decibeles de 100. Solución Por la ecuación (11.10), por tanto. P2 100 dB --- loglo - = lO PI P2 = 1010 = 10,000,000,000 PI Este ejemplo muestra muy bien el rango de valores que deben esperarse de los dispositi- vos prácticos. Es cierto que, un cálculo futuro que dé un resultado en decibeles cercano a 100. debe ser por tanto cuestionado de inmediato. La potencia de entrada a un dispositivo es 10,000 W a un voltaje de 1000 V. La salida de potencia es de 500 W y la impedancia de salida es de 20 Q. a) Encuentre la ganancia de potencia en decibeles. b) Obtenga la ganancia de voltaje en decibeles. c) Explique por qué concuerdan o difieren los incisos a y b. Solución 1Po 500 W a) GdB = lO loglo - = lO 10glO - - - P, lO kW lO logl~ - = -10 loglo 20 20 = -10(1.301) = -13.01 dB Vo VPR V(500 W)(20 !1) b) G, = 2010"10 - = 20 loglo - - = 2010"10 -'-------'-'--'- b Vi 1000" 1000 V lOO I = 20 10°10 - - = 20 10010 - = -20 loglo 10 = -20 dB b 1000 "10 - v2 e) R =-' I Pi (1 kV)' 106 ""1""O""k-:-'W"" = -10-4 = 100 n "'" Ro = 20 n 11.3 Decibeles f TABLA 11.2 Ganancia en voltaje V/V, Nivel de dB 0.5 -6 0.707 -3 O 2 6 10 20 40 32 100 40 1.000 60 10.000 80 etc. EJEMPLO 11.5 EJEMPLO 11.6 515
- 542. f EJEMPLO 11.7 516 Un amplificador de 40 W de potencia nominal de salida se conecta a una bocina de 10 Q. a) Calcule la potencia de entrada que se requiere para una salida a potencia total si la ganan- cia de potencia es de 25 dB. b) Deduzca el voltaje de entrada para la salida especificada si la ganancia de voltaje del amplificador es de 40 dB. Solución a) Por la ecuación (11.10): 40W 40W 40W 25 = 10 loglO - - ::} P; =·1 = 3.16 x 102P; antlog (2.5) 40W = 316 == 126.5 mW Vo Vo b) Gv = 20 log,o - ::} 40 = 20 loglO - VI V¡ Vo - = antilog 2 = 100 V; Vo = vPR = Y(40 W)(10 n) = 20 V Vo 20 V V; = 100 = 100 = 0.2 V = 200 mV 11.4 CONSIDERACIONES GENERALES SOBRE LA FRECUENCIA La frecuencia de la señal aplicada puede tener un efecto pronunciado sobre la respuesta de un circuito simple o de varias etapas. Hasta ahora, el análisis se hizo para el espectro de frecuencias medias. A bajas frecuencias encontraremos que los capacitores de acoplamiento y de desvío ya no pueden reemplazarse por la aproximación de corto circuito, debido al incremento de reactancia de estos elementos. Los parámetros dependientes de la frecuencia de los modelos de pequeña señal, y las capacitancias parásitas asociadas con el dispositivo activo del circuito. limitarán la respuesta en alta frecuencia del sistema. Un aumento en la cantidad de etapas de un sistema en cascada también limitará la respuesta en las altas y bajas frecuencias. La magnitud de las curvas de respuesta de ganancia de un sistema de amplificador con acoplamiento Re. directamente acoplado. y acoplado por transformador, se proporcionan en la figura 11A. Obsérvese que la escala horizontal es logarítmica para pennitir una gráfica que se extienda desde las regiones de baja frecuencia hasta las de alta. Para cada gráfica se definió una región de frecuencia baja, media y alta. Además, la principal raZón de la caída en ganancia a las frecuencias baja y alta también se indicó entre paréntesis. Para el amplificador con acoplamiento Re, la caída a bajas frecuencias se debe a la reactancia cada vez mayor de ee> e, o eE' y su límite de alta frecuencia está determinado por los elementos capacitivos parásitos del circuito. y la dependencia en frecuencia de la ganancia del dispositivo activo. Una explicación de la caída de ganancia para el sistema acoplado por transfonnador requiere una comprensión básica de la "acción de transformador" y del circuito del transformador equivalente. Por el momento, digamos que se debe sólo al "efecto de corto·· (entre las terminales de entrada del transformador) de la reactancia inductiva magnética a bajas frecuencias (XL =2¡ifL). La ga- nancia debe ser obviamente en f = O, debido a que en este punto ya no hay un flujo cambiante a través del núcleo para inducir un voltaje secundario o de salida. Como lo indica la figura 11.4, la respuesta a alta frecuencia la controla principalmente la capacitancia parásita entre las vueltas de las bobinas del primario y secundario. Para el amplificador acoplado directamente no hay capacitores de acoplamiento o de desvío que causen una caída de la ganancia a bajas frecuencias. Capítulo 11 Respuesta en frecuencia de transistores BJT y JFET
- 543. lA I-IV"It u - V , Ancho de banda,--------+;I (Las capacitancias parásitas de I la red y los dispositivos activosA (Ce e, o.-., " CE) 0,707A I y la dependencia en frecuencia ¡---~t--:;¡_............_------------;;;;;;;:......~-,~- de la ganancia del transistor." l'm, ., V Frecuencia media Baja , ,frecuencia , , 'RbUlbO) I Alta frecue.!!.:,j~ lO J, lOO 1000 10,000 100,000 1MHz 10 MHz f(escala logaritmica) 'v' tIIAul;II;,'I~_____ r- Ancho de banda--------~ Ca) A 0"" ====~2::============::::==:.........~~':-~Transformador 0707A ." , ¡-CTranSfOrmador) . / i Baja i~cuenCia I Frecu~ncia media I Alta fre~ncia JO J, IV: lA I I 01 --1 lOO 1000 10,000 100,000 Cb) (Las capacitancias.. 1) -1 VI, , '-0-_______ Ancho de banda ________ parásitas de la red y los A dispositivos activos y la '",cd '==================::::::",....__ dependencia en frecuencia 0707A,<"" e ~/ ~r:~~¡~~nanCia del , , 1 , ~or,FETObUlbO) 10Cf,) lOO 1000 10,000 h 100,000 1 MHz Ce) Figura 11.4 Ganancia en función de la frecuencia para a) amplificadores con acoplamiento Re; b) amplificadores acoplados por transformador; c) amplificadores acoplados directamente. f (escala logarítmica) f(escala logarítmica) Como lo señala la figura, es una respuesta plana hasta la alta frecuencia de corte, por las cuales se determinan las capacitancias parásitas del circuito o la dependencia en frecuencia de la ganancia del dispositivo activo. La magnitud de la ganancia es igualo muy cercana al valor de banda media. Para poner las fronteras de frecuencia a una ganancia relativamente alta, se escogió que O.707A, fuera lalmed ganancia a los niveles de corte. Las frecuencias JI yf 2correspondientes son denominadas generalmente como las frecuencias de esquina, corte, banda, o de media potencia. Se escogió el multiplicador 0,707 debido a que en este nivel la potencia de salida es la mitad de la potencia de salida en la banda media, esto es, a las frecuencias medias, y a las frecuencias de media potencia 11.4 Consideraciones generales sobre la frecuencia f 517
- 544. f 518 y ? = O.S? °H/'F ()med (11.16) El ancho de banda de cada sistema se detennina porf 1 Yf ~. esto es. ancho de banda (BW) =J, -JI (11.17) Para aplicaciones de naturaleza de comunicaciones (audio, video) es más útil una gráfica en decibeles de la ganancia de voltaje en función de la frecuencia que aparece en la figura 11.4. Sin embargo, antes de obtener la gráfica logarítmica. por lo general se normaliza la curva. como se señala en la figura 11.5. En esta figura, la ganancia para cada frecuencia está dividida entre el valor de banda media. Obviamente. el valor de banda media es 1. corno se indica. A las frecuencias de media potencia el nivel resultante es de 0.707 = 1I--J 2. Ahora. puede obtenerse una gráfica en decibeles aplicando la ecuación 11.12 de la siguiente manera: A, 20log lo A 'med (11.18) 0.707 f------,t-'-------------------"'~ 10 10 JI 100 1000 lo.(m 100,000 J~ J MHI. lO ,'lH/_ ¡(escala )ogar1tmica) Figura 11.5 Gráfica de ganancia normalizada en función de la frecuencia. A las frecuencias de banda media, 20 loglO 1 = OYa las frecuencias de corte. 20 lag 10 1rJ2 = -3 dB. Ambos valores están indicados con claridad en la gráfica de decibeles resultante en la figura 11.6. Entre más pequeña es la relación de la fracción. más negativo será el nivel de decibeles. lOO 1000 IO.()()() 100.000 I MHz 10 MHz f(escala logarítmica) lo OdBf-----~~~----~------~--------~~T_--~-------L---- -3 dB -6dB -9dB -12dB figura 11.6 Gráfica en decibeles para la ganancia normalizada en función de la frecuencia de la figura 11.5. Para la mayor parte de la exposición que viene a continuación, se realizará una gráfica de decibeles para las regiones de frecuencias baja y alta. Recuerde la figura 11.6 para pennitir una visualización de la respuesta del sistema total. Debe comprenderse que la mayoría de los amplificadores introducen un desplazamiento de fase de 1800 entre las señales de entrada y salida. Ahora, este hecho debe ampliarse para indicar que sólo ocurre en la región de la banda media. A bajas frecuencias, hay un desplazamiento de fase tal que Vo se retrasa de Vi por un ángulo cada vez mayor. A altas frecuencias el desplazamiento de fase caerá a menos de 1800 . La figura 11.7 es una gráfica de fase estándar para un amplificador con acoplamiento RC Capítulo 11 Respuesta en frecuencia de transistores BJT y JFET
- 545. • <): (fase de Vn a V) 1 I .'6() ~ 2iO --.....- . I:-::()<--~ __+I_____________~ I (JO [) i() f, 1(lO 100n IO.oon IDü.(lOO f: I 1Hl 10 :'I.·lHz f (c~c~tla logarítmica¡ Figura 11.7 Gráfica de fase para un sistema amplificador con acoplamiento RC 11.5 ANÁLISIS A BAJA FRECUENCIA, GRÁRCA DE BODE En la región de baja frecuencia de un amplificador con BJT o FET de una sola etapa, la combi- nación R-C. se forma por los capacitares Ce CE y Cs del circuito y los parámetros resistivos del circuito, y es la que determina las frecuencias de corte. Puede establecerse un circuito R-C similar al de la figura 11.8 para cada elemento capacitivo y determinar la frecuencia en que el voltaje de salida cae a 0.707 de su valor máximo. Una vez que se detenninan las frecuencias de corte debidas a cada capacitar. pueden compararse para establecer cuál detenninará la frecuen- cia de corte en baja frecuencia del sistema. Nuestro análisis comenzará con la serie de combinaciones R-C de la figura 11.8 y el desa- rrollo de un procedimiento que resultará una en gráfica de la respuesta a la frecuencia con el mínimo de tiempo y esfuerzo. A frecuencias muy altas, I Xc = --=Ofl 27rfC y el equivalente de corto circuito puede sustituir al capacitar. como se muestra en la figura 11.9. El resultado es Vo := Vi a altas frecuencias. En!; OHz, I I X =--= =oofl C 27rfC 27r(O)C y la aproximación de circuito abierto puede aplicarse como se ve en la figura 11.1O con el resultado de Vu ; OV. Entre los dos extremos, la relación Av = Va Ni variará como lo indica la figura 11.11. Conforme aumenta la frecuencia, disminuye la reactancia capacitiva, y aumenta el voltaje de entrada. porque aparece entre las tenninales de salida. r"=v,/v, on; ~----------- I o~~--------+------------------------c ~ f Figura 11.11 Respuesta a baja frecuencia para el circuito R-C de la figura 11.8. 11.5 Análisis a baja frecuencia, gráfica de Bode ;--11---""---<+' e v, R Figura 11.8 Combinación R-C que definirá una baja frecuencia de corte. ,, <>--<>----<>--.,-----0 + + v, R <>--------+----0 Figura 11.9 Circuito R-C de la figura 11.8 a frecuencias muy altas. o----<> + v, o,...-~---<> + Figura 11.10 Circuito R-C de la figura 11.8 a f = OHz. 519 f
- 546. f 520 Los voltajes de salida y entrada se relacionan por la regla de divisor de voltaje de la siguiente manera: v = RVi o R + Xc estando determinada la magnitud de Vo por Para el caso especial cuando Xc = R, V = RV¡ =-----;"~R~V¡=='" RV¡ RV, 1 o VR2 + X~ VR2 + R2 = -V2fj2-2R-2 = -V2-2R- = -v2-2Vi y IA"I (11.19) cuyo nivel se indica en la figura 11,11. En otras palabras. a la frecuencia en la que Xc = R, la salida será el 70.7% de la entrada para el circuito de la figura 11.8, La frecuencia a la que esto ocurre está especificada por 1 Xc = 27rf,C R 1 y f =-- 1 27rRC (11.20) En términos de logaritmos, 1 Gv = 20 IOglO Av = 20 IOglO v2 = -3 dB mientras Av == V/Vi =1o Vo == Vi (el valor máximo), Gv = 20 IOglO 1 = 20(0) = OdB En la figura 11.6 podemos reconocer que hay una caída de 3 dB en la ganancia desde el nivel de banda media cuando! = 11 , En un momento encontraremos que un circuito Re deter- minará la frecuencia de corte a baja frecuencia para un transistor BJT, y JI se determinará por la ecuación (11.20). Si la ecuación de ganancia es escrita como A = Vo = __R_ = ____ = __-'-__ v Vi R - jXc 1 - j(XciR) 1 - j(liwCR) 1 - j(li2-rrfCRl y se usa la frecuencia definida antes. 1 A, = ----- 1 - j (f¡Ij) (11.21) En la forma de magnitud y fase, A = _V_o = I ¡tan- J¡if) v Vi VI + (Nj)' . ~~~ (11.22) magnitud de A,. fase 4: de V(J a V, Capitulo 11 Respuesta en frecuencia de transistores B.IT y JFET
- 547. Para la magnitud, cuando f = f" , I I lA I= = • ¡;; = 0.707 ..... -3 dB , VI + (lf v 2 En forma logarítmica, la ganancia en dB es I [ (f )2]'12A,(dB) = 20 lOglO VI + (Nf)2 = -20 log,o I + ; = -m(20) lOglO[ 1 + (]n = -lO loglO[1 + (]rJ Para las frecuencias dondef <.g JI o (fl!f)2 ~ 1, la ecuación anterior puede calcularse por y finalmente, ( f, )2A,(dB) = -10 log,o f A"(dB' = -20 f, log lO - f'-_ _ _ _ _ _ _ _ _.....Jf ~ JI (11.23) Ignorando la condición f ~ JI por un momento, una gráfica de la ecuación (11.23) en una escala logarítmica de frecuencias producirá un resultado de naturaleza muy útil para futuras gráficas en decibeles. A f=f,: A f= -tGf,: f, = 1 f f, = 2 f f, = 4 f y -20 loglO I = OdB y -20 loglO 2 '" -6 dB y -20 IOglO 4 '" -12 dB f, = f lOy -20 loglO lO = -20 dB Una gráfica de estos puntos se muestra en la figura 11.12, desde 0.1 f, af,. Nótese que esto resulta una línea recta cuando se grafica en una escala logarítmica. En la misma figura también 1A"", (escala lineal) 1, 10 1,/4 /¡/2 1, 21, 3/, 51, 10/, O /-2010g,o 1 =OdB Figura 11.12 Gráfica de Bode para la región de baja frecuencia. -- f(escala logaritmica)I 1 ... __ ... -3 ______ L ____ .L _ _ ,.-- I : "," ______ ~ ____ ~~ ,,' Respuesta en frecuencia real , "-6 -9 -6 dB/octava o -20 dE/década-12 -20 log" NI 521 f
- 548. f EJEMPLO 11.8 e 0--11----.---<> + O.lI'F + v, figura 11.13 Ejemplo 11.8. 522 se traza una línea recta para la condición de OdB paraf P JI' Como se dijo antes. los segmentos de linea recta (asíntotas) son solamente exactos para OdB cuandof Y JI y la línea con pendien- te cuando/1 ~ f Sin embargo. sabemos que cuandof = JI' hay una caída de 3 dB desde el nivel de banda media. Empleando esta infonnación junto con los segmentos rectos. permite una gráfica 10 suficientemente exacta de la respuesta de frecuencia. como se indica en la misma figura. La gráfica de segmentos lineales formada por las asíntotas y puntos de corte asociados se le llama gráfica de Bode de la magnitud en función de la frecuencia. Los cálculos anteriores y la curva misma muestran que: Un cambio en frecuencia por un/actor de 2, equivalente a 1 octava, resulta un cambio de 6 dB en la relación, tal como se observa por el cambio en ganancia de J/2 aJI • Como se indica por el cambio en ganancia def/2 aft. Para un cambio de 10:1 enlrecuencia, equivalente a 1 década, hay un cambio de 20 dB en la relación, como se señala entre las frecuencias deI/lO Y/I • Por tanto, en el futuro puede obtenerse con facilidad una gráfica en decibeles para una función que tenga el fonnato de la ecuación (11.23). Primero obtenga!]. sólo a partir de los parámetros del circuito, y luego tr.ace dos asíntotas. una a lo largo de la línea de OdB Yla otra a partir deJ, y con una pendiente de 6 dB/octava o 20 dB/década. Luego encuentre el punto de 3 dB que corresponda aJ, y trace la curva. Para el circuito de la figura 11.13: a) Determine la frecuencia de corte. b)· Trace las asíntotas y localice el punto de -3 dB. c) Dibuje la curva de respuesta en frecuencia. Solución 1 1 a) JI = 27rRC ~ (6.28)(5 X 103 0)(0.1 X 10-6 F) '" 318.5 Hz b) Ye) Ver la figura 11.14. 1A.(dB) 31.8? Hz) (318.5 Hz) (637 Hz) (3185 Hz) 1, 10 /¡/2 1, 2/, 3/, 51, 10/, 0r-------~--7r--~~P-~--,_------- -3 -6 -9 -12 -15 -18 -21 Figura 11.14 Respuesta en frecuencia para el circuito R-e de la figura 11.13. Capítulo 11 Respuesta en frecuencia de transistores BJT y JFET
- 549. La ganancia a cualquier frecuencia puede determinarse a partir de la gráfica de frecuencia de la siguiente manera: . pero y A, Por ejemplo. si A'(dBJ = -3 dB. Av = VD = 10(-3120) = 10(-0.15) ~ 0.707 V, (11.24) como se espera La cantidad 10-0 15 se determina usando la función lO~ que se encuentra en la mayoría de las computadoras científicas. A partir de la figura 11.14. A,(dBI =-1 dB enf= 2fl = 637 Hz. La ganancia en este punto es (A",,)10.20 = 10(-1/20) = 10(-0.05) = 0.891VD A =-= v Vi y VD = 0.891 V, o V" es 89.1% de VI af= 637 Hz. El ángulo de fase de ese determina de e = tan-I f l (11.25) f a partir de la ecuación (11.22). Para frecuencias f <{ JI' Por ejemplo. sifl = lOO!, Paraf=f l • Paraf ~ fJ' Por ejemplo. si f = 100fl. 11.5 Análisis a baja frecuencia, gráfica de Bode J 523
- 550. J 524 En la figura 11.15 se proporciona una gráfIca de e= tan-1 U/J). Si añadimos el desplaza- miento de fase de 180' introducido por un amplificador. se obtendrá la gráfica de fase de la figura 11,7. La respuesta en magnitud y fase de cada combinación R-C se ha establecido. En la sección 11.6 se volverá a graficar la frecuencia de cada capacitor importante para la región de baja frecuencia en una combinación R-C y, se detenninarán las frecuencias de corte para cada uno a fin de establecer la respuesta a baja frecuencia del amplificador BJT. ~ '" d, v,,, v, 90'" .....- - - - ---- 1 ' _ 45" t ----~~~-~'c-1",,_ --0° ' 1 ' I ( ! t--J... 0.1/, 0.2/, 0.3!, 0.5/, 1, 2/, 3/, 5/, lO!, f Figura 11.15 Respuesta de fase del circuito R-Cde la figura 11.8. 11.6 RESPUESTA A BAJA FRECUENCIA, AMPUFICADOR BJT El análisis de esta sección empleará la configuración de polarización del BJT a divisor de voltaje, pero los resultados pueden aplicarse a cualquier configuración BJT. Sólo será necesa- rio en