Пуля П.А. - Функціональні можливості тестових плат на базі ПЛІС ALTERA та XILINX
1. НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»
СТУДЕНТСЬКЕ НАУКОВО-ТЕХНІЧНЕ ТОВАРИСТВО
ЗАХИСТУ ІНФОРМАЦІЇ
Функціональні можливості тестових
плат на базі ПЛІС ALTERA та XILINX
Пуля П. А.
pulya.pa@gmail.com, snt-security.org.ua
2. Короткий огляд існуючих архітектур ПЛІС:
Програмована логіка
Програмована логіка
Класичні (PLD)
Класичні (PLD) Складні (СPLD)
Складні (СPLD)
PLA
PLA PAL
PAL PLS
PLS MACH
MACH MAX FLASH
MAX FLASH FLEX
FLEX
PROM
PROM GAL
GAL
Програмовані
Програмовані
користувачем
користувачем
вентильні матриці
вентильні матриці
(FPGA)
(FPGA)
2/8
3. Структура FPGA:
Блоки
Блоки
вводу/виводу
вводу/виводу
Поле
Поле
міжзв’язків
міжзв’язків
Матриці
Матриці
логічних
логічних
елементів
елементів
3/8
6. XILINX 3E-500 FG320
- 200 тис. ключів;
- Робота із ISE/Webpack and EDK;
- 16MB fast Micron PSDRAM;
- 16MB Intel StrataFlash Flash R
- Xilinx Platform Flash ROM
- Високоефективні перетворювачі напруги;
- Кварцевий резонатор 50 МГц,роз’єм для додаткового зовнішнього генератора імпульсів;
- 75 FPGA входів/виходів виведені на роз’єми розширення (один високошвидкісний Hirose FX2 із 43
сигнальними лініями та чотири 2x6 Pmod роз’єми);
- Всі входи/виходи мають захист від статичної напруги та короткого замикання;
- 8 світлодіодів, чотири семи-сегментних індикатора, 4 кнопки, 8 перемикачів; 6/13
- Програмування через інерфейс USB 2.0.
7. Різновиди ПЛІС ALTERA:
Різновиди ПЛІС ALTERA:
FPGA
FPGA СPLD
СPLD
Cyclone
Cyclone Stratix
Stratix Arria
Arria MAX
MAX
Cyclone V
Cyclone V Stratix V
Stratix V Arria V
Arria V MAX V
MAX V
Cyclone IV
Cyclone IV Stratix IV
Stratix IV Arria II
Arria II MAX II
MAX II
Cyclone III
Cyclone III Stratix III
Stratix III Arria
Arria MAX
MAX
Cyclone II
Cyclone II Stratix II
Stratix II
9. Cyclone III FPGA Starter Kit
Cyclone III EP3C25F324 FPGA
Конфігурація:
- Підтримка програматора
USB-Blaster™ (включаючи Altera EPM3128A CPLD) можливість завантаження конфігурації через USB
Пам’ять:
- 256 Mb DDR SDRAM; 1 MB SRAM; 16 MB Intel P30/P33 flash;
Тактування:
50 МГц резонатор
Перемикачі та індикатори:
6 кнопок; 7 світлодіодів
Роз’єми:
9
HSMC; USB типу B.
11. Захист програмного коду у ПЛІС:
- система захисту від зчитування (anti-tumper);
- крипто захист (AES 256);
- можливість розділення проекту всередині кристалу за допомого спеціальних
бар’єрів;
- активне онулення (Рис.1). Anti-tamper представляет собой защиту порта JTAG;
11
- моніторинг спроб зчитування коду,контроль циклічним надлишковим кодом (CRC).
