Oc t5 1

Organización de computadores Universidad de Valencia
Vicente Arnau Llombart 1 20 de marzo de 2012
Capítulo 5.
Multiprocesadores.
Los multiprocesadores son sistemas MIMD basados en varios procesadores funcionando de
forma paralela e independiente. La principal característica de los multiprocesadores es que la
memoria está compartida, es decir, todos los procesadores comparten el mismo espacio de
direccionamiento.
5.1. Coherencia de las cachés
La memoria es uno de los componentes principales de cualquier sistema. La estructura de la
memoria va a tener un importante impacto en el rendimiento general del sistema. Se analizan en
esta parte los diferentes protocolos de coherencia
fundamentales en los actuales sistemas
multiprocesadores con memoria compartida.
En cursos anteriores el alumno se ha encontrado ya con
el tema de las cachés y su coherencia en sistemas con
un único procesador y una sola caché. No se explicarán
aquí los diversos tipos de caché ni su realización, ya
que se supone que es un tema conocido. Lo que se
expone a continuación es el problema de mantener la
coherencia del sistema de memoria en sistemas
multiprocesadores con varias cachés y memoria
compartida.
5.1.1. El problema de la coherencia de las cachés
Pensemos por un momento cuál es el modelo intuitivo que tenemos de lo que debe ser una
memoria. La memoria debe proporcionar un conjunto de direcciones para almacenar valores, y
cuando se lea una de estas direcciones debe devolver el último valor escrito en ella. Es en esta
propiedad fundamental de las memorias en la que descansan los programas secuenciales cuando
usamos la memoria para comunicar un valor desde un punto del programa donde se calcula a
otros puntos donde es usado. También nos basamos en esta propiedad cuando el sistema usa un
espacio de direcciones compartido para comunicar datos entre hebras o procesos que se están
ejecutando en un procesador.
Una lectura devuelve el último valor escrito en esa dirección, sin importar el proceso que escribió
dicho valor. Las cachés (ante-memorias) no interfieren con el uso de múltiples procesos en un
procesador, ya que todos ellos ven la memoria a través de la misma jerarquía de cachés. En el

caso de usar varios procesadores, nos gustaría poder basarnos en la misma propiedad cuando dos
procesos se ejecuten sobre diferentes procesadores de tal forma que el resultado de ejecutar un
programa que usa varios procesos sea el mismo independientemente de si los procesos se
ejecutan o no en diferentes procesadores físicos.
Sin embargo, cuando dos procesos ven la memoria compartida a través de diferentes cachés,
existe el peligro de que uno vea el nuevo valor en su caché mientras que el otro todavía vea el
antiguo.
El problema de la coherencia en sistemas multiprocesadores se puede ver claramente mediante un
ejemplo. Supongamos dos procesadores, cada uno con su caché, conectados a una memoria
compartida. Supongamos que ambos procesadores acceden a una misma posición X en memoria
principal. La figura 5.1 muestra los contenidos de las cachés y memoria principal asumiendo que
ninguna caché contiene inicialmente la variable que vale inicialmente 1. También se asume una
caché de escritura inmediata o escritura directa (“write-through”). Después de que el valor en X
ha sido escrito por A, la caché de A y la memoria contiene el nuevo valor, pero la cache de B no,
y si B lee el valor de X, ¡leerá 1 y no 0 que es el valor de la memoria!
Figura 5.1: El problema de la coherencia de cachés con dos procesadores.
Este es el problema de la coherencia de cachés en multiprocesadores.
Informalmente se puede decir que un sistema de memoria es coherente si cualquier lectura de un
dato devuelve el valor más recientemente escrito de ese dato. Esta definición, aunque
intuitivamente correcta, es vaga y simple; la realidad es bastante más compleja. Esta definición
simple contiene dos aspectos diferentes del comportamiento del sistema de memoria, siendo los
dos críticos a la hora de escribir programas en memoria compartida. El primer aspecto, llamado
coherencia definen los datos devueltos por una lectura. El segundo aspecto, llamado consistencia,
determina cuando un valor escrito será devuelto por una lectura. Demos primero una definición
formal para la coherencia. Se dice que un sistema de memoria es coherente si se cumple:
1. Una lectura por un procesador P de una posición X, que sigue de una escritura de P a X, sin
que ningún otro procesador haya escrito nada en X entre la escritura y la lectura de P, siempre
devuelve el valor escrito por P.
2. Una lectura por un procesador de la posición X, que sigue una escritura por otro procesador a
X, devuelve el valor escrito si la lectura y escritura están suficientemente separados y no hay
otras escrituras sobre X entre los dos accesos.

3. Las escrituras a la misma posición están serializadas, es decir, dos escrituras a la misma
posición por cualquiera dos procesadores se ven en el mismo orden por todos los
procesadores. Por ejemplo, si se escriben los valores 1 y 2 en una posición, los procesadores
nunca pueden leer el valor 2 y luego el 1.
La primera condición preserva el orden del programa y debe ser así incluso para
monoprocesadores. La segunda condición define lo que se entiende por tener una visión
coherente de la memoria. Con estas condiciones el problema para tener un sistema coherente
queda resuelto, sin embargo, todavía queda el problema de la consistencia.
Para ver que el problema de la consistencia es complejo, basta con observar que en realidad no es
necesario que una lectura sobre X recoja el valor escrito de X por otro procesador. Si por
ejemplo, una escritura sobre X precede una lectura sobre X por otro procesador en un tiempo
muy pequeño, puede ser imposible asegurar que la lectura devuelva el valor tan recientemente
escrito, ya que el valor a escribir puede incluso no haber abandonado el procesador que escribe.
La cuestión sobre cuándo exactamente un valor escrito debe ser visto por una lectura se define
por el modelo de consistencia de la memoria.
Otro ejemplo que ilustra el problema de incoherencia de la memoria se puede ver en la figura 5.2.
En esta figura se muestran tres procesadores con cachés propias y conectados a través de un bus
común a una memoria compartida. La secuencia de accesos a la localización u hecha por cada
procesador es la que se indica mediante los números que aparecen al lado de cada arco. Veamos
cuáles son los valores leídos por P1 y P2 dependiendo del tipo de caché utilizada.
Figura 5.2: Ejemplo del problema de coherencia de las cachés.
Métodos para actualizar la memoria.
 Si consideramos una caché de escritura inmediata o “write-through”, la modificación
realizada por el procesador P3 hará que el valor de u en la memoria principal sea 7. Sin
embargo, el procesador P1 leerá el valor de u de su caché en vez de leer el valor correcto
de la memoria principal.

 Si considera una caché de escritura aplazada o post-escritura (“write-back”) la situación
empeora. En este caso el procesador P3 únicamente activará el bit de modificado en el
bloque de la caché en donde tiene almacenado u y no actualizará la memoria principal.
únicamente cuando ese bloque de la caché sea reemplazado su contenido se volcará a la
memoria principal. Ya no será únicamente P1 el que leerá el valor antiguo, sino que
cuando P2 intente leer u y se produzca un fallo en la caché, también leerá el valor antiguo
de la memoria principal. Esta política suele combinarse con la técnica de "Carga en
escritura" (“Write Allocation”), que significa que, cuando haya que escribir en un bloque
que no se encuentra en la caché, traeremos a caché el bloque en cuestión y lo
modificaremos ahí.
 Por último, si varios procesadores escriben distintos valores en la localización u con este
tipo de cachés, el valor final en la memoria principal dependerá del orden en que los
bloques de caché que contienen u se reemplazan, y no tendrá nada que ver con el orden en
que las escrituras a u ocurrieron.
Los problemas de coherencia en la caché también ocurren cuando utilizamos un único procesador
en el caso de las operaciones de E/S. La mayoría de estas operaciones se realizan a través de
dispositivos DMA (“Direct Memory Access”) con lo que es posible que el contenido de la
memoria principal y la memoria caché dejen de ser coherentes. Sin embargo, dado que las
operaciones de E/S son mucho menos frecuentes que las operaciones de acceso a memoria, se han
adoptado soluciones sencillas como usar direcciones de memoria que se marcan como no
almacenables en la memoria caché o eliminar todos los bloques existentes en las cachés de las
páginas que se van a utilizar en la operación de E/S antes de proceder a realizar dicha operación.
En la actualidad, casi todos los microprocesadores proporcionan mecanismos para soportar la
coherencia de cachés.
5.1.3. Soluciones a los problemas de coherencia.
Antes de estudiar las diferentes técnicas para solucionar el problema de coherencia, sería
interesante realizar una definición más formal de la propiedad de coherencia.
En primer lugar empezaremos con la definición de algunos términos en el contexto de los
sistemas de memoria uniprocesador, para después extender dicha definición para
multiprocesadores.
Operación de Memoria: Un acceso a una dirección de la memoria para realizar una lectura,
escritura u operación atómica de lectura-modificación-escritura. Las instrucciones que realizan
múltiples lecturas y escrituras, tales como las que aparecen en muchos de los conjuntos de
instrucciones complejos, pueden ser vistas como un conjunto de operaciones de memoria, y el
orden en que dichas operaciones deben ejecutarse se especifica en la instrucción.
Ejecución atómica: Las operaciones de memoria de una instrucción se ejecutan de forma
atómica una respecto a la otra según el orden especificado. Es decir, todos los aspectos de una

operación deben parecer que se han ejecutado antes de cualquier aspecto de la operación
siguiente.
Emisión: Una operación de memoria es emitida cuando deja el entorno interno del procesador y
se presenta a todo el sistema de memoria, que incluye las cachés, los buffers de escritura, el bus,
y los módulos de memoria. Un punto muy importante es que el procesador sólo observa el estado
del sistema de memoria mediante la emisión de operaciones de memoria; es decir, nuestra noción
de lo que significa que una operación de memoria haya sido realizada es que parezca que ha
tenido lugar desde la perspectiva del procesador.
Realizada con respecto a un procesador: Una operación de escritura se dice que ha sido
realizada con respecto al procesador cuando una lectura posterior por el procesador devuelve el
valor producido por esa escritura o una posterior. Una operación de lectura se dice que ha sido
realizada con respecto al procesador cuando escrituras posteriores emitidas por el procesador no
pueden afectar al valor devuelto por la lectura.
Las mismas operaciones realizadas con respecto a un procesador se pueden aplicar al caso
paralelo; basta con reemplazar en la definición “el procesador” por “un procesador”. El problema
que aparece con el concepto de orden y de las nociones intuitivas de ’posterior’ y ’última’, es que
ahora ya no tenemos un orden definido por el programa sino órdenes de programas separados
para cada proceso y esos órdenes de programa interactúan cuando acceden al sistema de
memoria. Una manera de agudizar nuestra noción intuitiva de sistema de memoria coherente es
determinar qué pasaría en el caso de que no existieran cachés. Cada escritura y lectura a una
localización de memoria accedería a la memoria física principal y se realizaría con respecto a
todos los procesadores en dicho punto, así la memoria impondría un orden secuencial entre todas
las operaciones de lectura y escritura realizadas en dicha localización. Además, las lecturas y
escrituras a una localización desde cualquier procesador individual deberán mantener el orden del
programa dentro de esta ordenación secuencial. No hay razón para creer que el sistema de
memoria deba intercalar los accesos independientes desde distintos procesadores en una forma
predeterminada, así cualquier intercalado que preserve la ordenación de cada programa individual
es razonable. Podemos asumir algunos hechos básicos; las operaciones de cada procesador será
realizadas en algún momento dado. Además, nuestra noción intuitiva de “último” puede ser vista
como el más reciente en alguno de las hipotéticas ordenaciones secuenciales que mantienen las
propiedades discutidas en este párrafo.
Dado que este orden secuencial debe ser consistente, es importante que todos los procesadores
vean las escrituras a una localización en el mismo orden.
Más formalmente, decimos que un sistema de memoria multiprocesador es coherente si el
resultado de cualquier ejecución de un programa es tal que, para cada localización, es posible
construir una hipotética ordenación secuencial de todas las operaciones realizadas sobre dicha
localización (es decir, ordenar totalmente todas las lecturas/escrituras emitidas por todos los
procesadores) que sea consistente con los resultados de la ejecución y en el cual:
1. las operaciones emitidas por un procesador particular ocurre en la secuencia arriba indicada
en el orden en las cuales se emiten al sistema de memoria por ese procesador, y

2. el valor devuelto por cada operación de lectura es el valor escrito por la última escritura en
esa localización en la secuencia arriba indicada.
Está implícita en la definición de coherencia la propiedad de que todas las escrituras a una
localización (desde el mismo o diferente procesador) son vistas en el mismo orden por todos los
procesadores. A esta propiedad se le denomina serialización de las escrituras. Esto significa que
si las operaciones de lectura del procesador P1 a una localización ven el valor producido por la
escritura w1 (de, por ejemplo, P2) antes que el valor producido por la escritura w2 (de, por
ejemplo, P3), entonces las lecturas de otro procesador P4 (o P2 o P3) no deben poder ver w2
antes que w1. No hay necesidad de un concepto análogo para la serialización de las lecturas, dado
que los efectos de las lecturas no son visibles para cualquier procesador distinto de aquel que la
realiza.
El resultado de un programa puede ser visto como los valores devueltos por las operaciones de
lectura que realiza, quizás aumentado con un conjunto implícito de lecturas a todas las
localizaciones al final del programa. De los resultados no podemos determinar el orden en el cual
las operaciones se realizaron realmente por la máquina, sino el orden en el que parece que se
ejecutaron. De hecho, no es importante en qué orden las cosas ocurren realmente en la máquina o
cuándo cambió cada bit, dado que no es detectable; todo lo que importa es el orden en el cual las
cosas parecen haber ocurrido, como detectable a partir de los resultados de una ejecución.
Para finalizar, una definición adicional que necesitamos en el caso de los multiprocesadores es la
de completitud de una operación: Una operación de lectura o escritura se dice que se ha
completado cuando se ha realizada con respecto a todos los procesadores.
5.1.4. Esquemas de coherencia de las cachés
Existen numerosos protocolos para mantener la coherencia de las cachés en un sistema
multiprocesador con memoria compartida. En primer lugar hay dos formas de abordar el
problema. Una forma es resolver el problema de la coherencia por software, lo que implica la
realización de compiladores que eviten la incoherencia entre cachés de datos compartidos. La otra
aproximación es proveer mecanismos hardware que mantengan de forma continua la coherencia
en el sistema, siendo además transparente al programador. Como esta segunda forma es la más
utilizada, nos centraremos en ella de manera que todos los protocolos que siguen se refieren a
soluciones hardware al problema de la coherencia.
Podemos distinguir también dos tipos de sistemas multiprocesadores; por un lado están los
sistemas basados en un único bus, con un número no demasiado grande de procesadores, cada
uno con su caché, y por otro lado están los sistemas más complejos con varios buses o varias
subredes con un gran número de nodos procesadores. En el primero parece más adecuado un tipo
de protocolo que esté continuamente sondeando o fisgando el bus común para ver qué
transacciones podrían introducir incoherencia y actuar en consecuencia. A estos protocolos se les
llama de sondeo o snoopy puesto que fisgan el bus para detectar incoherencia. Básicamente cada
nodo procesador tendrá los bits necesarios para indicar el estado de cada línea de su caché y así

realizar las transacciones de coherencia necesarias según lo que ocurra en el bus en cada
momento.
En el segundo tipo de sistemas, con varias subredes locales y un amplio número de procesadores,
un protocolo de sondeo es complicado de realizar puesto que las actividades en los sub-buses son
difíciles de fisgar, ya que las transacciones van a ser locales a estos. Para estos sistemas más
complejos se utiliza un tipo de protocolo basado en directorio, que consiste en la existencia de un
directorio común donde se guardan el estado de validez de las líneas de las cachés, de manera que
cualquier nodo puede acceder a este directorio común.
Dado que los sistemas multiprocesadores basados en memoria compartida y caché suelen estar
basados en bus, o una jerarquía de buses con no muchos niveles, los protocolos de coherencia
suelen ser de sondeo, por esto se le dedica una atención especial a este tipo de protocolos.
Entre los protocolos de coherencia, tanto si son de sondeo como si no, existen en general dos
políticas para mantener la coherencia: invalidación en escritura (“write invalídate”) y
actualización en escritura (“write update”).
En estas políticas, los protocolos usados para la invalidación o actualización de las otras copias
dependen de la red de interconexión empleada.

5.2. Protocolos de sondeo o snoopy (medio compartido)
Tal y como se ha comentado antes, hay dos tipos de protocolos atendiendo al mecanismo que
utilizan. Así se tienen el write-update o write-broadcast o actualizar en escritura, y el write-
invalidate o invalidar en escritura.
El primer método, el de invalidar en escritura, se basa en asegurar que un procesador tiene
acceso exclusivo a un dato antes de que acceda a él. Esto se consigue invalidando todas las líneas
de todas las cachés que contengan un dato que está siendo escrito en ese momento. Este protocolo
es con diferencia el más usado tanto en protocolos de sondeo como en los de directorio. El acceso
exclusivo asegura que no hay otras copias legibles o escribibles del dato cuando se realiza la
escritura, ya que todas las copias del dato se invalidan en el momento de la escritura. Esto
asegura que cuando otro procesador quiera leer el dato falle su caché y tenga que ir a memoria
principal a buscarlo.
Si dos procesadores intentan escribir a la vez el mismo dato, hay uno que ganará necesariamente,
mientras que el otro deberá esperar a que este escriba momento en el cual deberá volver a obtener
la copia buena para poder volver a escribir. Por lo tanto, este protocolo asegura la escritura en
serie.
El segundo método, alternativa al anterior, es el de actualizar todas las copias de las cachés
cuando se escribe un determinado dato. Este protocolo se llama actualizar en escritura. Para
mantener los requisitos de ancho de banda de este protocolo bajo control, es interesante realizar
un seguimiento de si una palabra en la caché está compartida o no, o sea, que se encuentra
también en otras cachés. Si no está compartida entonces no es necesario actualizar el resto de
cachés.
La belleza de la coherencia de caché basada en snooping reside en que toda la maquinaria para
resolver un problema complicado se reduce a una pequeña cantidad de interpretación extra de
eventos que ocurren de forma natural en el sistema. El procesador permanece inalterado. No
existen operaciones explícitas de coherencia insertadas en el programa. Extendiendo los
requisitos del controlador de la caché y explotando las propiedades del bus, las lecturas y
escrituras que son inherentes al programa se usan de forma implícita para mantener la coherencia
de las cachés mientras que la serialización del bus mantiene la consistencia. Cada controlador de
caché observa e interpreta las transacciones de memoria de los otros controladores para mantener
su propio estado interno. Para conseguir un uso eficiente de ancho de banda limitado que
proporciona un bus compartido nos centraremos en protocolos que usan cachés del tipo post-
escritura (“write-back”) lo que permite que varios procesadores escriban a diferentes bloques en
sus cachés locales de forma simultánea sin ninguna transacción en el bus. En este caso es
necesario tener especial cuidado para asegurarnos de que se transmite la suficiente información
sobre el bus para poder mantener la coherencia. También comprobaremos que los protocolos
proporcionan restricciones suficientes en la ordenación para mantener la serialización de las
escrituras y un modelo de consistencia de memoria secuencial.
Recordemos que en un uniprocesador con una caché con post-escritura. Un fallo de escritura en la
caché hace que ésta lea todo el bloque de la memoria, actualice una palabra, y retenga el bloque

como modificado de tal forma que la actualización en memoria principal ocurre cuando el bloque
es reemplazado. En un multiprocesador, este estado de modificado también se usa por parte del
protocolo para indicar la pertenencia de forma exclusiva del bloque por parte de la caché. En
general, se dice que una caché es propietaria de un bloque si debe suministrar los datos ante una
petición de ese bloque. Se dice que una caché tiene una copia exclusiva de un bloque si es la
única caché con una copia válida del bloque (la memoria principal puede o no tener una copia
válida). La exclusividad implica que la caché puede modificar el bloque sin notificárselo a nadie.
Si una caché no tiene la exclusividad, entonces no puede escribir un nuevo valor en el bloque
antes de poner una transacción en el bus para comunicarse con las otras cachés. Si una caché
tiene el bloque en estado modificado, entonces dicho nodo es el propietario y tiene la
exclusividad. (La necesidad de distinguir entre propiedad y exclusividad se aclarará muy pronto.)
En un fallo de escritura, una forma especial de transacción llamada lectura exclusiva se usa para
impedir a las otras cachés la escritura o adquirir una copia del bloque con propiedad exclusiva.
Esto hace que el bloque de la caché pase a estado modificado permitiendo la escritura. Varios
procesadores no pueden escribir el mismo bloque de forma concurrente, lo que llevaría a valores
inconsistentes: Las transacciones de lectura exclusiva generadas por sus escrituras aparecerán de
forma secuencial en el bus, así que sólo una de ellas puede obtener la propiedad exclusiva del
bloque en un momento dado. Las acciones de coherencia de caché se consiguen mediante estos
dos tipos de transacciones: lectura y lectura exclusiva. Eventualmente, cuando un bloque
modificado se reemplaza en la caché, los datos se actualizan en la memoria, pero este evento no
está producido por una operación de memoria sobre ese bloque y su importancia en el protocolo
es incidental. Un bloque que no ha sido modificado no tiene que se escrito en la memoria y puede
ser descartado.
También debemos considerar los protocolos basados en la actualización. En este caso, cuando se
escribe en una localización compartida, el valor actualizado se transfiere a todos los procesadores
que tienen ese bloque en la caché. De esta forma, cuando los procesadores acceden a ese bloque
posteriormente, pueden hacerlo desde sus cachés con baja latencia. Las cachés de todos los demás
procesadores se actualizan con una única transacción del bus, conservando el ancho de banda. Por
contra, con los protocolos basados en la invalidación, en una operación de escritura el estado de
la caché de ese bloque de memoria en todos los demás procesadores son declarados inválidos.
Las ventajas e inconvenientes de ambos protocolos son complejos y dependen de la carga de
trabajo. En general, las estrategias basadas en la invalidación se han mostrado más robustas y se
proporcionan como el protocolo básico por la mayoría de los vendedores. Algunos vendedores
proporcionan un protocolo de actualización como una opción a ser utilizada para bloques
correspondientes a estructuras de datos específicas o páginas.
A continuación veremos los protocolos MSI, MESI (conocido también como Illinois).

5.2.1. Protocolo de invalidación de 3 estados (MSI)
El primer protocolo que consideraremos es un protocolo de invalidación básico para cachés post-
escritura. Es muy similar al protocolo que fue usado en la serie de multiprocesadores Silicon
Graphics 4D. El protocolo usa los tres estados necesarios en cualquier caché post-escritura para
distinguir bloques válidos que no han sido modificados (“clean”) de aquellos que han sido
modificados (“dirty”). Específicamente, los estados son inválido (I), compartido (S, de “shared”)
y modificado (M). El estado de inválido tiene un significado claro. Compartido significa que el
bloque está presente en la caché y no ha sido modificado, la memoria principal está actualizada y
cero o más cachés adicionales pueden tener también una copia actualizada (compartida).
Modificado significa que únicamente este procesador tiene una copia válida del bloque en su
caché, la copia en la memoria principal está anticuada y ninguna otra caché puede tener una copia
válida del bloque (ni en estado modificado ni compartido). Antes de que un bloque compartido
pueda ser escrito y pasar al estado modificado, todas las demás copias potenciales deben de ser
invalidadas vía una transacción de bus de lectura exclusiva. Esta transacción sirve para ordenar la
escritura al mismo tiempo que causa las invalidaciones y por tanto asegura que la escritura se
hace visible a los demás.
El procesador emite dos tipos de peticiones: lecturas (PrRd) y escrituras (PrWr). Las lecturas o
escrituras pueden ser a un bloque de memoria que existe en la caché o a uno que no existe. En el
último caso, el bloque que esté en la caché en la actualidad será reemplazado por el nuevo
bloque, y si el bloque actual está en el estado modificado su contenido será volcado a la memoria
principal.
Supongamos que el bus permite las siguientes transacciones:
 Lectura del bus (BusRd): El controlador de la caché pone la dirección en el bus y pide una
copia que no piensa modificar. El sistema de memoria (posiblemente otra caché) proporciona
el dato. Esta transacción se genera por un PrRd que falla en la caché y el procesador espera
como resultado de esta transacción el dato solicitado.
 Lectura exclusiva del bus (BusRdX): El controlador de la caché pone la dirección en el bus
y pide una copia exclusiva que piensa modificar. El sistema de memoria (posiblemente otra
caché) proporciona el dato. Todas las demás cachés necesitan ser invalidadas. Esta
transacción se genera por una PrWr a un bloque que, o no está en la caché o está en la caché
en un estado distinto al modificado. Una vez la caché obtiene la copia exclusiva, la escritura
puede realizarse en la caché. El procesador puede solicitar una confirmación como resultado
de esta transacción.
 Escritura (BusWB): El controlador de la caché pone la dirección y el contenido para el
bloque de la memoria en el bus. La memoria principal se actualiza con el último contenido.
Esta transacción la genera el controlador de la caché en una post-escritura; el procesador no
conoce este hecho y no espera una respuesta.
La lectura exclusiva del bus es una nueva transacción que puede no existir excepto para la
coherencia de la caché. Otro nuevo concepto necesario para soportar los protocolos de post-
escritura es que junto con el cambio de estado de cada bloque en la caché, el controlador de la

caché puede intervenir en las transacciones del bus y poner el contenido del bloque referenciado
en el bus, en vez de permitir que la memoria proporcione el dato.
Por supuesto, el controlador de la caché también puede iniciar nuevas transacciones, proporcionar
datos para las post-escrituras, o coger los datos proporcionados por el sistema de memoria.
Figura 5.4: Protocolo básico de invalidación con tres estados.
El diagrama de estados que gobierna un bloque en cada caché en este protocolo se muestra en la
figura 5.4. Los estados están organizados de tal manera que conforme un estado está más cerca de
la parte superior más ligado está el bloque a ese procesador. La lectura de un bloque inválido por
parte de un procesador (incluyendo los no presentes) produce una transacción BusRd. El bloque
recientemente cargado se promociona desde el estado inválido al estado compartido dependiendo
de si otra caché tiene una copia del bloque. Cualquier otra caché con el bloque en el estado
compartido observa el BusRd, pero no toma ninguna acción especial, permitiendo que la
memoria responda con el dato. Sin embargo, si una caché tiene el bloque en el estado modificado
(y únicamente puede haber una) y observa una transacción BusRd en el bus, debe participar en la
transacción ya que la copia existente en memoria no es válida. Esta caché envía los datos al bus
en lugar de la memoria y degrada su copia del bloque al estado compartido. La memoria y la
caché que pedía el dato son actualizadas. Esto puede conseguirse mediante una transferencia
directa entre las cachés a través del bus durante esta transacción BusRd o indicando un error en la
transacción BusRd y generando una transacción de escritura para actualizar la memoria. En el
último caso, la caché original volvería a realizar su solicitud para obtener el bloque de la
memoria. (También es posible hacer que el dato puesto en el bus sea tomado por la caché que
realizó la petición pero no por la memoria, dejando la memoria sin actualizar, pero este caso
requiere más estados).
Una escritura en un bloque inválido implica cargar el bloque entero y después modificar los bytes
que se deseen. En este caso se genera una transacción de lectura exclusiva en el bus, que causa

que todas las otras copias del bloque sean invalidadas, asegurando a la caché que realiza la
petición la propiedad exclusiva del bloque. El bloque asciende al estado de modificado y después
se escribe. Si otra caché realiza una petición posterior de acceso exclusivo, en respuesta a su
transacción BusRdX el bloque se degradará al estado de inválido después de poner la copia
exclusiva en el bus.
La transacción más interesante ocurre cuando se escribe en un bloque compartido. El tratamiento
en este caso es igual al de una escritura en un bloque inválido, usando una transacción de lectura
exclusiva en el bus para adquirir la propiedad exclusiva del bloque. Los datos que nos devuelve el
bus pueden ser ignorados en este caso ya que ya existen en la caché. De hecho, una optimización
común para reducir el tráfico en el bus es introducir una nueva transacción, llamada actualización
del bus o BusUpgr, para esta situación. Un BusUpgr obtiene la propiedad exclusiva al igual que
un BusRdX, invalidando las demás copias, pero no devuelve el bloque al que realizó la petición.
Independientemente de la transacción utilizada, el bloque pasa al estado modificado. Posteriores
escrituras en el bloque mientras permanece en ese estado no generan nuevas transacciones.
El reemplazamiento de un bloque de la caché lleva a dicho bloque al estado de inválido (no
presente) eliminándolo de la caché. Por lo tanto, un reemplazamiento supone que dos bloques
cambien de estado en la caché: el que es reemplazado pasa de su estado actual al estado de
inválido, el que ocupa su lugar de inválido a su nuevo estado. El último cambio no puede tener
lugar antes del primero. Si el bloque a ser reemplazado estaba en el estado de modificado, la
transición de reemplazamiento de M a I genera una transacción de post-escritura. Si estaba en el
estado inválido o compartido, no es necesario hacer nada.
El resultado de aplicar el protocolo MSI al ejemplo mostrado en la figura 5.2 se puede ver en la
figura 5.5.
Acción Procesador Est. P1 Est. P2 Est. P3 Acción bus Datos suminis. por
1. P1 lee u S – – BusRd Memoria
2. P3 lee u S – S BusRd Memoria
3. P3 escribe u I – M BusRdX Memoria
4. P1 lee u S – S BusRd/Flush Caché de P3
5. P2 lee u S S S BusRd Memoria
Figura 5.5: Protocolo de invalidación MSI para las transacciones mostradas en la figura 5.2.
Problema 5.01: Relata lo que sucede en el protocolo MSI cuando en un procesador suceden las
siguientes acciones: a) Fallo de lectura, b) Fallo de escritura, c) Acierto escritura d) Acierto lectura
y d) Reemplazo de dato.

Satisfacción de la coherencia.
Dado que pueden existir lecturas y escrituras a cachés locales de forma simultánea, no es obvio
que se satisfaga la condición de coherencia y mucho menos la de consistencia secuencial.
Examinemos en primer lugar la coherencia. Las transacciones de lectura exclusiva aseguran que
la caché en donde se realiza la escritura tiene la única copia válida cuando el bloque se modifica
en la caché. El único problema que podría existir es que no todas las escrituras generan
transacciones en el bus. Sin embargo, la clave aquí es que entre dos transacciones de bus para un
bloque, únicamente un procesador puede realizar las escrituras; el que realizó la transacción de
lectura exclusiva más reciente. En la serialización, esta secuencia de escrituras aparecerá en el
orden indicado por el programa entre esa transacción y la siguiente transacción para ese bloque.
Las lecturas que realice dicho procesador también aparecerán en orden con respecto a las otras
escrituras. Para una lectura de otro procesador, existirá al menos una transacción del bus que
separará la finalización de la lectura de la finalización de esas escrituras. Esa transacción en el
bus asegura que la lectura verá todas las escrituras en un orden secuencial consistente. Por lo
tanto, las lecturas de todos los procesadores ven todas las escrituras en el mismo orden.
5.2.2. Protocolo de invalidación de 4 estados (MESI).
El protocolo MSI presenta un problema si consideramos una aplicación secuencial en un
multiprocesador; este uso de la multiprogramación es de hecho la carga más usual de
multiprocesadores de pequeña escala. Cuando el programa lee y modifica un dato, el protocolo
MSI debe generar dos transacciones incluso en el caso de que no exista compartición del dato. La
primera es una transacción BusRd que obtiene el bloque de la memoria en estado S, y la segunda
en una transacción BusRdX (o BusUpgr) que convierte el bloque del estado S al M. Añadiendo un
estado que indique que el bloque es la única copia (exclusiva) pero que no está modificado y
cargado el bloque en ese estado, podríamos evitarnos la última transacción, ya que el estado
indica que ningún otro procesador tiene el bloque en caché. Este nuevo estado indica un nivel
intermedio entre compartido y modificado. Al ser exclusivo es posible realizar una escritura o
Problema 5.02: Tenemos un sistema multiprocesador con protocolo MSI. Completa la siguiente
tabla teniendo en cuenta todos los procesadores leen y escriben sobre la misma posición de memoria
y además inicialmente ningún procesador posee copia del dato.

pasar al estado modificado sin ninguna transacción del bus, al contrario que en el caso de estar en
el estado compartido; pero no implica pertenencia, así que al contrario que en el estado
modificado la caché no necesita responder al observar una petición de dicho bloque (la memoria
tiene una copia válida). Variantes de este protocolo MESI se usan en muchos de los
microprocesadores modernos, incluyendo el Pentium, PowerPC 601 y el MIPS R4400 usado en
los multiprocesadores Silicon Graphics Challenge. A este protocolo también se le conoce como
protocolo Illinois por haber sido publicado por investigadores de la Universidad de Illinois en
1984.
El protocolo MESI consiste en cuatro estados: modificado (M), exclusivo (E), compartido (S) e
inválido (I). I yM tienen la misma semántica que antes. El estado exclusivo, E, significa que
únicamente una caché (esta caché) tiene una copia del bloque, y no ha sido modificado (es decir,
la memoria principal está actualizada). El estado S significa que potencialmente dos o más
procesadores tienen este bloque en su caché en un estado no modificado.
Cuando un procesador lee por primera vez un bloque, si existe una copia válida en otra caché
entra en la caché del procesador con el estado S. Sin embargo, si no existe otra copia en ese
instante (por ejemplo, en una aplicación secuencial), entra con el estado E. Cuando ese bloque se
actualiza por medio de una escritura puede pasar directamente del estado E a M sin generar otra
transacción en el bus, dado que no existe otra copia. Estando una cache en estado E, si otra caché
solicita copia del bloque, el estado del bloque deberá pasar de E a S.
Es importante señalar que este protocolo necesita que el bus proporcione una señal adicional (S,
de “Shared”) que esté disponible para que los controladores puedan determinar en una
transacción BusRd si existe otra caché que tenga el mismo bloque.
Durante la fase en la que se indica en el bus la dirección del bloque al que se quiere acceder,
todas las cachés determinan si tienen el bloque que se solicita y, si eso ocurre, activan la señal
compartida. Esta es una línea cableada como un OR, con lo que el controlador que realiza la
petición puede observar si existe otro procesador que tenga en su caché el bloque de memoria
referenciado y decidir si la carga del bloque se debe realizar en el estado S o E.
El diagrama de transición de estados para este protocolo se muestra en la figura 5.7.

Figura 5.7: Diagrama de transición de estados para el protocolo Illinois MESI.
La notación BusRd(S) significa que cuando la transacción de lectura en el bus ocurre, se activa la
señal S, y BusRd(Ŝ) significa que S no está activada. Una transacción BusRd significa que no nos
importa el valor de S en esa transacción. Una escritura a un bloque en cualquier estado hace que
este pase al estado M, pero si estaba en el estado E no se necesita una transacción del bus. La
aparición de un BusRd hace que el bloque pase del estado E al S, dado que existe otra copia del
bloque. Como ocurría anteriormente, la aparición de una transacción BusRd hace que un bloque
que estuviese en el estado M pase al estado S y dicho bloque sea puesto en el bus. Tal como
ocurría en el protocolo MSI es posible hacer que dicho bloque no sea actualizado en la memoria
principal, pero serían necesarios nuevos estados. Obsérvese que es posible que un bloque esté en
el estado S incluso sin existir otras copias, dado que estas copias pueden ser reemplazadas sin que
las demás cachés sean notificadas. Los argumentos para comprobar que el protocolo mantiene la
consistencia secuencial y la coherencia de las cachés es el mismo que en el caso del protocolo
MSI.
El nombre del protocolo (MESI) viene de los nombres de los estados que puede tomar una línea:
modificada, exclusiva, compartida e inválida que en inglés significan Modified, Exclusive,
Shared y Invalid, y lo cierto es que este nombre se usa más que el de Illinois.
Una línea que es propiedad de cualquier caché puede estar como exclusiva o modificada. Las
líneas que están en el estado compartida no son propiedad de nadie en concreto. La aproximación
MESI permite la determinación de si una línea es compartida o no cuando se carga. Una línea
modificada es enviada directamente al peticionario desde la caché que la contiene. Esto evita la
necesidad de enviar comandos de invalidación para todas aquellas líneas que no estaban
compartidas.

Veamos las transiciones según las operaciones realizadas sobre las cachés:
 Fallo de lectura: La línea se coge de la caché que la tenga como propietaria. Si ninguna la
tiene como propietaria, se coge de la memoria principal. Si la línea que se coge está
modificada en otra cache, entonces se escribe esta línea también a la memoria al mismo
tiempo. Si es compartida, la caché con mayor prioridad (la propietaria) es la que entrega la
línea (esto implica un bit adicional por cache para indicar que cache es la propietaria). La
caché que entrega la línea, y aquellas que la contienen, pasan al estado de compartida. Sin
embargo, si quien da la línea es la memoria, entonces la caché que lee pone su línea en
exclusiva y se hace propietaria de ella.
 Fallo de escritura: En este caso la línea se coge de la caché que la tenga. Si ninguna la tiene,
se coge de la memoria principal. Si la línea que se coge está modificada entonces se escribe
esta línea también a la memoria al mismo tiempo. Si es compartida, la caché con mayor
prioridad es la que entrega la línea. La línea leída se actualiza y se pone en estado modificada.
El resto de líneas pasan al estado inválidas. Hay que hacer notar que este protocolo sólo
permite un único escribiente, es decir, una línea modificada sólo está presente en una única
caché.
 Acierto de escritura: Si la caché peticionaria es la propietaria (línea modificada o exclusiva),
se actualiza la línea en la caché sin más. Si la línea está compartida por otras cachés
(compartida), se actualiza la línea después de haber invalidado el resto de líneas. Una vez
actualizada la línea pasa a ser modificada en cualquiera de los casos anteriores.
En las figuras siguientes se muestran unos ejemplos de funcionamiento de este protocolo de 4
estados MESI.
Ejemplo 1: funcionamiento del protocolo MESI de 4 estados.

Ejemplo 2: funcionamiento del protocolo MESI. Ahora vamos a ver cómo se comporta este
protocolo antes el ejemplo de funcionamiento visto en 5.2.
Problemas 5.03: Veamos de ejemplos más sobre el protocolo MESI.
Inicialmente la variable v solo está en memoria principal (MP). Resolver los ejemplos
siguientes.

5.2.5. Protocolo de actualización de 4 estados (Dragon)
A continuación estudiaremos un protocolo de actualización básico para cachés de post-escritura.
Esta es una versión mejorada del protocolo usado por los multiprocesadores SUN SparcServer.
Este protocolo fue inicialmente propuesto por los investigadores de Xerox PARC para su sistema
multiprocesador Dragon.
El protocolo Dragon consta de 4 estados: exclusivo (E), compartido (SC), compartido
modificado (SM) y modificado (M). El estado exclusivo significa que sólo existe una caché (esta
caché) con una copia del bloque y que dicho bloque no ha sido modificado.
La causa de añadir el estado E en Dragon es la misma que en el protocolo MESI. SC significa
que potencialmente dos o más procesadores (incluyendo esta caché) tienen este bloque en su
caché y que la memoria principal puede estar o no actualizada. SM significa que potencialmente
dos o más procesadores tienen este bloque en su caché, la memoria principal no está actualizada y
este procesador es el responsable de actualizar la memoria principal cuando este bloque sea
reemplazado en la caché. Un bloque sólo puede estar en el estado SM en una única caché en un
momento dado. Sin embargo, es posible que una caché tenga el bloque en estado SM mientras
que en las otras aparezca en el estado SC. M significa, como anteriormente, que el bloque ha sido
modificado únicamente en esta memoria, la memoria principal tiene un valor no valido, y este
procesador es el responsable de actualizar la memoria principal cuando el bloque sea
reemplazado. Obsérvese que no existe un estado explícito de bloque inválido (I) como en los
protocolos anteriores. Esto es debido a que el protocolo Dragon es un protocolo basado en la
actualización; el protocolo siempre mantiene los bloque de la caché actualizados, así que siempre
es posible utilizar los datos existentes en la caché.
Las peticiones del procesador, las transacciones del bus y las acciones a realizar por el protocolo
son similares a las vistas en el protocolo Illinois MESI. El procesador todavía envía peticiones de
lectura (PrRd) y escritura (PrWr). Sin embargo, dado que no tenemos un estado de invalidación
en el protocolo, para especificar las acciones a realizar cuando un bloque de memoria se pide por
primera vez, se han añadido dos tipos más de peticiones: lectura con fallo de caché (PrRdMiss) y
escritura con fallo de caché (PrWrMiss). Para las transacciones de bus, tenemos lectura en bus
(BusRd), actualización en bus (BusUpd) y escritura en bus (BusWB). Las transacciones BusRd y
BusWB tienen la semántica usual vista en los protocolos anteriores. BusUpd es una nueva
transacción que toma como parámetro la palabra modificada por el procesador y la envía a todos
los procesadores a través del bus de tal manera que se actualicen las cachés de los demás
procesadores. Enviando únicamente la palabra modificada en lugar de todo el bloque, se espera
una utilización más eficiente del ancho de banda del bus. Al igual que en el caso del protocolo
MESI aparece la señal S para soportar el estado E.
La figura 5.10 muestra el diagrama de transición de estados para este protocolo. A continuación
se exponen las acciones a realizar cuando un procesador incurre en un fallo de caché en una
lectura, un acierto de caché en una escritura o un fallo de caché en una escritura (en el caso de un
acierto de caché en una lectura no hay que realizar ninguna acción).

Figura 5.10: Diagrama de transición de estados del protocolo de actualización Dragon.
 Fallo en una lectura: Se genera una transacción BusRd. Dependiendo del estado de la señal
compartida (S), el bloque se carga en el estado E o SC en la caché local. Más concretamente,
si el bloque está en el estado M o SM en una de las otras cachés, esa caché activará la línea S
y proporcionar á el último valor para ese bloque en el bus, y el bloque se cargará en la caché
local en el estado SC (también se actualiza la memoria principal; si no quisiéramos hacerlo
necesitaríamos estados adicionales). Si la otra caché lo tiene en estado M, cambiará al estado
SM. Si ninguna otra caché tiene una copia, la línea S no se activará y el dato será
proporcionado por la memoria principal y cargado en la caché local en el estado E.
 Escritura: Si el bloque está en el estado SM o M en la caché local, no es necesario realizar
ninguna acción. Si el bloque está en el estado E en la caché local, el bloque cambia
internamente al estado M, no siendo necesaria ninguna acción adicional. Sin embargo, si el
bloque está en el estado SC, se genera una transacción BusUpd. Si alguna otra caché tiene una
copia del dato, actualizan sus copias y cambian su estado a SC. La caché local también
actualiza su copia del bloque y cambia su estado a SM. Si no existe otra copia del dato, la
señal S permanecerá inactiva y la copia local se actualizará cambiando al estado M.
Finalmente, si en una escritura el bloque no está presente en la caché, la escritura se trata
como una transacción del tipo fallo en la lectura seguida de una transacción de escritura. Por
lo tanto, primero se genera un BusRd y si el bloque se también se encuentra en otras cachés
un BusUpd.
 Reemplazo: En el caso de reemplazo de un bloque (los arcos no se muestran en la figura), el
bloque se escribe en la memoria principal utilizando una transacción del bus únicamente si se
encuentra en el estado M o SM. Si está en el estado SC, existirá otra caché con ese bloque en
estado SM, o nadie lo tiene en cuyo caso el bloque es válido en memoria principal.

Ejemplo 1. Funcionamiento del protocolo DRAGON. Ahora vamos a ver cómo se comporta este
protocolo antes el ejemplo de funcionamiento visto en 5.2 y así lo podremos compara con el
protocolo MESI.
Problema 5.06: Protocolo Dragon.
Problema 5.07: Estamos en el protocolo Dragon. Tenemos la cache del procesador P1 que
contienen la variable X en estado M. Que sucede con esta línea de cache si se produce un fallo de
escritura en X en otra cache, P2 por ejemplo. ¿Cómo queda la caché de P2?.

5.2.7. Rendimiento de los protocolos de sondeo.
A la hora de determinar el rendimiento de un multiprocesador con arquitecturas como las vistas
hasta ahora, existen varios fenómenos que se combinan. En particular, el rendimiento total de la
caché es una combinación del comportamiento de tráfico causado por fallos de caché en un
uniprocesador y el trafico causado por la comunicación entre cachés, lo que puede dar lugar a
invalidaciones y posteriores fallos de caché. El cambio del número de procesadores, tamaño de la
caché y tamaño del bloque pueden afectar a estos dos componentes de diferente manera, llevando
al sistema a un comportamiento que es una combinación de los dos efectos.
Las diferencias de rendimiento entre los protocolos de invalidación y actualización se basan en
las tres características siguientes:
1. Varias escrituras a la misma palabra sin lecturas intermedias precisan varias escrituras a todos
en el protocolo de actualización, pero sólo una escritura de invalidación en el de invalidación.
2. Con líneas de caché de varias palabras, cada palabra escrita en la línea precisa de una
escritura a todos en el protocolo de actualización, mientras que sólo la primera escritura de
cualquier palabra en la línea es necesaria en el de invalidación. Los protocolos de
invalidación trabajan sobre bloques de caché, mientras que en el de actualización deben
trabajar sobre palabras para aumentar la eficiencia.
3. El retraso entre la escritura de una palabra en un procesador y la lectura de ese valor escrito
por otro procesador es habitualmente menor en un multiprocesador de actualización, debido a
que los datos escritos son actualizados de forma inmediata en la caché del que lee (si es que el
procesador que lee ya tenía copia de esa línea). Por comparación, en un protocolo de
invalidación, el que va a leer se invalida primero, luego cuando llega la operación de lectura
debe esperar a que esté disponible.
Como el ancho de banda del bus y la memoria es lo que más se demanda en un multiprocesador
basado en bus, los protocolos de invalidación son los que más se han utilizado en estos casos. Los
protocolos de actualización también causan problemas según los modelos de consistencia,
reduciendo las ganancias de rendimiento potenciales mostradas en el punto 3 anterior. En diseños
con pocos procesadores (2–4) donde los procesadores están fuertemente acoplados, la mayor
demanda de ancho de banda de los protocolos de actualización puede ser aceptable. Sin embargo,
dadas las tendencias de mayor rendimiento de los procesadores y la demanda consecuente en
ancho de banda, hacen que los protocolos de actualización no se usen.
En un sistema que requiera mucha migración de procesos o sincronización, cualquier protocolo
de invalidación va a funcionar mejor que los de actualización. Sin embargo, un fallo en la caché
puede producirse por la invalidación iniciada por otro procesador previamente al acceso a la
caché. Estos fallos por invalidación pueden incrementar el tráfico en el bus y deben ser reducidas.
Varias simulaciones han mostrado que el tráfico en el bus en un multiprocesador puede
incrementarse cuando el tamaño de la línea se hace grande. El protocolo de invalidación facilita
la implementación de primitivas de sincronización. Típicamente, la media de copias inválidas es
bastante pequeña, como 2 o 3 en pequeños multiprocesadores.

El protocolo de actualización requiere la capacidad de realizar transacciones de escritura “a
todos” (broadcast). Este protocolo puede evitar el efecto “ping-pong” de los datos compartidos
entre varias cachés. Reduciendo la cantidad de líneas compartidas se consigue una reducción del
tráfico en el bus en un multiprocesador de este tipo. Sin embargo, este protocolo no puede ser
usado con varias escrituras seguidas largas.
5.2.8. El problema de la falsa compartición.+++
La compartición falsa tiene lugar en los sistemas de memoria compartida distribuida cuando dos
procesadores usan variables distintas pero que están en la misma línea de cache (o en la misma
página). En este caso, cuando uno de los procesadores accede a una variable de estas para
escritura el bloque debe ser transmitido al otro procesador, pues siendo variables distintas
comparten línea de cache.
En la figura 5.12 puede observarse como dos variable distintas, A y B, están compartiendo
página, lo cual provocará múltiples invalidaciones entre los procesadores cada vez que uno de
ellos escribe en una de estas dos variables.
Figura 5.12: Problema de la falsa compartición. Dos variables distintas A y B, de procesadores distintos,
están en la misma página.

Oc t5 1

Más contenido relacionado

La actualidad más candente (12)

Destacado (20)

Similar a Oc t5 1 (20)

Último (15)

Oc t5 1