Reporte diseño2
Descargar como DOCX, PDF0 recomendaciones77 vistas
El documento detalla una práctica de la Benemérita Universidad Autónoma de Puebla sobre el comportamiento estático del inversor CMOS, estableciendo objetivos relacionados con el análisis de dimensiones de transistores NMOS y PMOS. Se describe la importancia de la tecnología CMOS en circuitos integrados digitales por su baja disipación de potencia y alta impedancia. Finalmente, se concluye que el uso de software de simulación requiere un análisis previo de señales pequeñas para facilitar el diseño de los transistores.
Reporte diseño2
- 1. BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA Diseño de Circuitos Integrados Practica 1 Comportamiento estático del inversor CMOS Profesor: Santiago R. EQUIPO Andrea Puebla,Puebla,23 de Febrero del 2016
- 2. 1 1. Objetivos Objetivo General: Mediante el desarrollo de esta práctica se pretende lograr los siguientes objetivos: Cumplir con las especificaciones. Objetivo Particular: Relacionarnos con las dimensiones de un transistor NMOS Y PMOS Analizar el circuito en DC y AC. 𝐼 𝐷 = 𝐾 𝑛 𝑊 𝐿 (VGS− VTH)2 . 2. Desarrollo La tecnologíaCMOS esunade las principalestecnologías de circuitosintegradosdigitalesyesladominanteeneste ámbito,porsu bajadisipaciónde potencia,porsumayor nivel de integración y por la alta impedancia que se presentaalaentrada. Parael análisisde uncircuitomost es importante considerar todos los parámetros propuestos, los cálculos se pueden comprobar con TopSPICE, haciendo una pequeña simulación del mismo circuito. I. Las características que trataron de cumplirse fueron las siguientes: A. Las dimensiones de los transistores deben ser las mínimas que la tecnología AMS de .35um pueda permitir. B. Además, el dimensionamiento de los transistores deber ser tal que el voltaje del umbral de conmutación de inversor seaigual o cercano a 𝑉𝑀 = 𝑉 𝐷𝐷 2 . C. Voltaje de alimentación 𝑉𝐷𝐷 = 3.3 𝑉 Tenemos que nuestro circuito está constituido por un par de transistores, NMOS Y PMOS. Las dimensiones mínimas del NMOS que se manejan en esta técnica son de W=.4um y L=.35um. Existen, técnicas para obtener los parámetros en este caso ocupamos la relación de tamaño entre transistores: ( 𝑊𝑃 𝐿 𝑃 ) = 3( 𝑊𝑛 𝐿 𝑛 ) Desarrollando la ecuación se obtiene: 𝑊𝑃 = 1.2𝑢m 𝐿 𝑃 = .35𝑢𝑚 𝑊𝑛 = .4𝑢𝑚 𝐿 𝑛 = −35𝑚 Fig.1. Esquemadel inversorCMOS en TopSpice
- 3. 2 Con losdatos anterioresal obtenersurespuestaenDC, tenemosque: 3. Conclusiones Como se observa en esta práctica, actualmente existen software, plataformas que nos son de gran ayudapara el diseñode circuitosaunque parapoder usarlo, como fue en este caso, se necesitó primero del análisis en pequeñas señales del inversor CMOS para que con las formulas aprendidas durante el curso, fuese más fácil obtener las dimensiones del transistor tipo P y del transistor tipo N.