Reporte vhdl6
Descargar como DOCX, PDF0 recomendaciones879 vistas
Este documento describe el diseño de un contador Gray de 3 bits implementado con VHDL. Se creó un nuevo proyecto en Aldec HDL donde se escribió el código VHDL para el contador. El circuito utiliza flip-flops D para almacenar cada bit y se conectan según el código Gray para cambiar solo un bit cada vez. Se simuló el diseño pero hubo problemas que requirieron editar el código. El objetivo de implementar un contador Gray en VHDL se logró.
Reporte vhdl6
- 1. SEP DGEST INSTITUTO TECNOLÓGICO SNEST DE MATAMOROS DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA Diseño Digital con VHDL Equipo: Alumno(s): Núm. de control: Mario Arturo Cruz Colunga 11260077 Miguel Angel Fierros Peña 11260081 Hermenegildo Martínez de la Cruz 11260095 Jorge Alejandro Reyes Torres 11260108 H. MATAMOROS, TAM. 11 de Octubre del 2013
- 2. Practica 6 Objetivo: Implementar un contador Gray mediante programación VHDL. Marco teórico: Un Contador gray es un circuito que muestra una combinación de ceros y 1,que representan los números en código gray, es implementado mediante biestables. Material: Laptop Kit spartan3e Software aldec HDL, xilinx ISE, adept. Procedimiento: Se crea nuevo proyecto en aldec HDL Se escribe el código VHDL en el nuevo proyecto
- 3. Circuito BDE de los flip flop D I1 D O I1 I0 O I O Q O I O Q O I O QN I0 O I O I CLK I1 I O I1 O O I0 O I1 I0 I1 D I0 I0 O I O I CLK I1 I O I1 O I0 I0 Circuito BDE de conexión de flip flop para armar ic mclk U111 CLK D00 D Q QN Q0 QN0 Df U333 CLK D01 Q Q1 Q Q2 QN2 D df2 U222 CLK D02 D Df QN
- 4. Circuito BDE del contador gray de 3 bits U11 mclk m c lk c lk 4 8 c lr GND clkdiv I1 O I0 U4444 I1 I1 I0 O D00 I1 O I1 I0 O I0 Q0 D01 Q1 D02 Q2 m c lk O I0 Q N0 I1 I O I O I O Q0 Q1 Q2 Q N2 O I0 I O I O I O I O I O icf Observaciones y conclusiones: El circuito no genero muchos problemas a la hora de hacer conexión, se tuvo que editar lo códigos anteriores, además de que hubieron problemas con la simulación en el aldec.