![DAC0832单缓冲工作方式
设D/A转换端口号为
PORTDA，设需转换的
数据放在1000H单元，则
D/A转换程序为：
MOV BX，1000H
MOV AL，[BX]
MOV DX， PORTDA
OUT DX，AL](https://image.slidesharecdn.com/ppt-250219174626-1d3fd557/85/Beijing-Institute-of-Technology-_-Microcomputer-Principles-and-Interfaces-_-Comprehensive-Review-PPT-161-320.jpg)
Beijing Institute of Technology _ Microcomputer Principles and Interfaces _ Comprehensive Review PPT
- 1. 第20讲 最后一课
- 2. 关于考试 • 填空 – 20空，20分 • 简答 – 6题，18分 • 选择 – 6题，12分 • 综合 – 4题，50分
- 3. 计算机基础
- 4. 什么是计算机 • 计算机 – Computer VS Calculator – 模拟人脑 – 电脑： • 是一种利用电子学原理，根据一系列指令来对数据 进行处理的机器。 • 处理信息的工具。根据图灵机理论，一部具有最基 本功能的计算机，应当能够完成任何其它计算机能 做的事情。 • 只要不考虑时间和存储因素，从个人数码助理 （PDA）到超级计算机都应该可以完成同样的作业。
- 5. 计算机的分类 • 个人计算机：台式计算机、便携计算机 – 性能价格比 • 服务器（商用） – 高可靠性、吞吐率 – 低时延 – 可扩展 • 嵌入式计算机系统（专用） – 低成本，低功耗，小体积
- 6. 冯· 诺依曼的三个重要设计思想 采用二进制数表示指令和数据; 将程序（由一系列指令组成）和数据存放在计算机的内 存中，并让计算机自动执行 五大基本部件; 冯·诺依曼体系结构
- 9. CPU
- 10. 微处理器 • 处理器 – 算术逻辑单元和控制逻辑单元 – 可编程 – 集成在一块或者数块集成电路之内 – 物理上：一块芯片 • “微” – 当初各大芯片厂之工艺采用 1 微米的阶段，厂商在 产品名称上用“微”字，强调他们很高科技。就如 同现在的许多商业广告一样，很喜欢用“纳米”字 眼。
- 11. CISC VS RISC • CISC – 复杂指令集 • 可以直接对应高级编程语言高级功能的复杂指令 – 原因 • 为了便于编写程序 • 缺乏大容量的内存 • 存储器访问速度慢 • 只含有少量寄存器 – “正交性”，为每个指令都提供所有的寻址模式， 这给微处理器增加了一些复杂性 – X86
- 12. • RISC – 精简指令集 – 原因 • 编译器的使用逐渐增多而汇编语言的使用相对减少， 使得大多数正交寻址模式基本上已被程序员所忽略 • 相比用更精简的一系列指令来完成同一个任务，用 单一复杂指令甚至会更慢 • 微处理器开始比内存运行得更快，需要有更多寄存 器（以及后来的缓存）来支持更高频率的操作 – ARM
- 13. • 8086是16位处理器 • 80386→32位（1985） • 2003 AMD → AMD64，Intel兼容的 Intel 64 • 两者被称为x86-64或x64 • 不同于IA-64
- 14. • X86架构是可变指令长度的CISC • 向前兼容 • 较新的架构改进 – 将x86指令转化为更像RISC的微指令再予以执行 • 四种执行模式 – 真实模式 – 保护模式 – 系统管理模式（如果说三种时，不答这个） – 虚拟86模式
- 15. 8086编程结构 • 编程结构：从程序员和使用者的角度看到 的结构，与CPU内部的物理结构和实际布 局是有区别的。 • 总线接口部件（bus interface unit, BIU） – 负责与存储器、I/O端口传送数据。 • 执行部件（execution unit, EU） – 负责指令的执行。
- 16. 16 8086的编程结构
- 18. 18 8086最小模式信号连接
- 21. 21 8086的存储器编址
- 24. 80386 • 革命性的一代 • 1985年推出的32位CPU； • 兼容8086、80286CPU功能； • 有32条地址线、32条数据线； • 三种工作方式：实地址方式、保护 方式和虚拟8086方式； • 保护方式下，直接寻址4GB物理地 址空间，虚拟存储空间为64TB； • 采用分段部件、分页部件支持虚拟 存储；
- 26. • 6个组成部分 CPU －指令预取部件(IPU) －指令译码部件(IDU) －执行部件(EU) 存储器管理部件(MMU) －分段部件(SU) －分页部件(PU) 总线接口部件(BIU)
- 27. 80386CPU寄存器结构 80386CPU共有8类32个寄存器： • 通用寄存器、 • 段寄存器、 • 指令指针 • 标志寄存器、 • 控制寄存器、 • 系统描述符表寄存器、 • 调试寄存器 • 测试寄存器。
- 29. 存储器
- 30. 存储器主要性能指标 • 存储容量 是指存储器芯片中所包含的存储单元 （Memory cell）数。半导体存储单元通常 以字节为单位，人们通常说的存储单元都是 指的字节单元。 • 存取时间 存储器的最重要的性能指标，是读写存储器 中某一存储单元所需时间，一般指存储器接 收到稳定地址信号到完成操作的时间。 • 功耗 • 可靠性 • 性价比
- 32. 只读存储器 掩膜ROM: mask programmed ROM; 可编程ROM: Programmable ROM, PROM; 可擦除的PROM: Erasable PROM, EPROM; 电擦除的PROM: Electrically Erasable PROM, E2PROM/EEPROM; 闪存FLASH, NOR flash/NAND flash;
- 33. 随机存取存储器RAM 静态RAM：Static RAM, SRAM； 异步静态RAM: asynchronous SRAM; 同步静态RAM: synchronous SRAM; 动态RAM：Dynamic RAM, DRAM
- 34. SRAM读周期时序图
- 35. SRAM写周期时序图
- 37. 存储宽度扩展:位扩展
- 38. 存储深度扩充: 字扩展 CPU 片 选 译码器 16K X 16位 A 0~13 D0~15 CS WE 16K X 16位 A 0~13 D0~15 CS WE 16K X 16位 A 0~13 D0~15 CS WE 16K X 16位 A 0~13 D0~15 CS WE 地址总线 数据总线 控制总线 4 3 2 1 A15 A14 A0~13 D0~15 WE
- 41. 地址译码 （2）全地址译码 除去用作片内译码的低位地址后，把全部高位地址进 行译码来产生片选信号； 用在较大的系统中； 提供了对全部存储空间的寻址能力； 存储单元地址是唯一的、不存在地址重叠问题； 需要较多的译码逻辑；
- 42. 地址译码 （3）部分地址译码 除去用作片内译码的低位地址后，将高位地址的一部 分进行译码来产生片选信号； 它将存储器空间分成许多块，避免了部分译码不能充 分利用存储空间的缺点。这些存储器块有时候被称为 页； 应用举例：将具有64K存储空间分成16块，每块为4K 字节，这样只需利用A12—A15四根高位地址线译码产 生16个译码控制信号。使用块地址译码的优点是某一 设备所占用的存储空间不超过一块；
- 44. 教材例题讲解 图5.33 全译码法8088与6264构成32KB存储空间 图5.34 部分译码法8088与6116构成8KB存储空间 图5.35 8088与ROM/RAM综合 图5.36 8088与ROM/RAM综合 图5.39 全译码法8086与6116构成8KB存储空间 图5.40 8086与ROM/RAM综合
- 45. I/O接口
- 46. 什么是接口 • I/O接口 – 与CPU和I/O设备相连，实现CPU与外设之间 数据传输的电路，在总线和外设之间实现相容 性变换并提供数据缓冲能力。 – 两个部分： • 对内：与总线相连，都很相似 • 对外：与外设相连，差异较大
- 47. 接口的基本结构
- 48. 接口的功能 • 数据缓冲 • 信息输入输出 • 信息格式转换 • 联络和中断管理 • 译码选址 • 电平转换 • 时序控制 • 可编程 • 错误检测
- 49. 交换信息的类型 • 数据信息： – 数字量、模拟量、开关量； • 状态信息： – 即反映外设当前工作状态的信息，输入装置是 否准备好的信息；在输出时，输出装置是否空 闲等状态信息； • 控制信息： – 控制输入输出装置的启动或停止等。
- 50. 端口编址方式 • 输入输出接口包含一组称为I/O端口的寄存器。为 了让CPU能够访问这些I/O端口，每个I/O端口都需 有自己的端口地址(或端口号)。 • 在一个微型计算机系统中，如何编排这些I/O接口 的端口地址，即所谓I/O端口的编址方式。 • 常见的I/O端口编址方式有两种: – 一种是I/O端口和存储器统一编址，也称存储器映像的 I/O(Memory Mapped I/O)方式； – 另一种是I/O端口和存储器分开编址，也称I/O映像的 I/O(I/O Mapped I/O)方式。
- 51. 统一编址方式
- 52. 单独编址
- 56. DMA控制器工作方式 • 单字节传输方式 – 在单字节传输方式下，DMA控制器每次请求总线只传 送一个字节数据，传送完后即释放总线控制权。 – 在此方式下，总线控制权处于CPU与DMA控制器交替 控制之中，其间，总线控制权经过多次交换。 • 块传输方式(也称成组传输方式) – 块传输方式是指DMA控制器每次请求总线即连续传送 一个数据块，待整个数据块全部传送完成后再释放总 线控制权。
- 57. • 请求传输方式 – 每传输完一个字节，DMA控制器都要检测由I/O接口 发来的“DMA请求”信号是否仍然有效，如果该信号 仍有效，则继续进行DMA传输； – 否则，就暂停传输，交还总线控制权给CPU，直至 “DMA请求”信号再次变为有效，数据块传输则从刚 才暂停的那一点继续进行下去。
- 58. DMA工作过程
- 59. 8255A
- 60. 8255A结构及功能 60
- 61. 8255A端口选择和基本操作
- 63. 应用1：多片8255的连接 63
- 65. 多片8255的连接 65 J1方式控制字： J2方式控制字： MOV AL,83H MOV DX,00E6H OUT DX,AL MOV AL,94H MOV DX,00EEH OUT DX,AL 方式设置指令：
- 69. 8253
- 70. 计时方法 • 软件计时 – 由CPU执行指令序列所花费的时间来构成一定 的时间间隔，从而达到定时的目的。 • 硬件计时 – 用专门的多谐振荡器或单稳态触发器 – 不可编程 • 用电路、改变定时需改变硬件 – 可编程 • 可用软件的方法(通过初始化编程)设定或调整定时 范围，常用芯片Intel 8253/8254
- 71. 8253内部结构
- 72. 8253编程结构
- 73. 8253的读写逻辑
- 74. 控制字
- 76. 8253工作方式总结 • 方式2(分频器)、方式4(软件触发选通)和方式5(硬件触 发选通)，它们的输出波形相同，都是宽度为1个CLK周 期的负脉冲。 – 区别是，方式2是自动重复工作的，而方式4需由软件(设置 计数值)触发启动，方式5需由门控GATE信号触发启动。 • 方式5(硬件触发选通)与方式1(硬件触发单稳)，触发信 号相同，但输出波形不同. – 方式1输出为宽度是N个CLK周期的负脉冲(计数过程中输出 为低); – 方式5输出为宽度是1个CLK周期的负脉冲(计数过程中输出 为高)。
- 77. 8253工作方式总结 • 在6种工作方式中，只有方式0在写入控制字后输出为低； 其余5种方式，都是在写入控制字后输出为高。 • 6种工作方式中的任一种方式，只有在写入计数初值后 才能开始计数。 – 方式0、2、3、4都是写入计数初值后，计数过程就开始了。 – 方式1、5在写入计数初值后，需由外部GATE信号的触发启 动，才能开始计数过程。 • 6种工作方式中，只有方式2(分频器)和方式3(方波发生 器)为自动重复工作方式，其他4种方式都是一次性计数， 要继续工作需要重新启动。
- 78. 例 1 若用8253的计数通道1，工作在方式0，按8位 二进制计数，计数初值为128，则初始化编程 如下： (1) 确定通道控制字-------50H (2) 8位计数初值-----------80H 设8253的端口地址为48H～4BH，
- 79. 例 2 若用通道0，工作在方式1，按十进制（BCD 码）计数，计数初值为2010，则初始化编程 如下： (1) 确定通道控制字------33H (2) 计数初值低8位为10，高8位为20。 若8253的端口地址同例1
- 80. • 8253用作脉冲信号发生器。 • 可用8253产生如图 (a)所示的周期性脉冲信号，其 重复周期为5μs，脉冲宽度为1μs。设CLK信号频 率为2MHz。 例 3
- 81. 例4 用于信号采样
- 82. 中断技术
- 83. 中断 • 设计目标 – 最初目标：解决高速CPU和低速I/O之间的问 题，提高CPU的利用率 – 使CPU具有实时响应和处理随机事件的能力 • 定义 – 在程序运行时，系统外部、内部或现行程序本 身若出现紧急事件，处理器必须立即强行中止 现行程序的运行，改变机器的工作状态并启动 相应的程序来处理这些事件，然后再恢复原来 的程序运行，这一过程称为中断
- 85. 中断优先级和嵌套 • 中断优先级 – 在实际系统中，多个中断请求可能同时出现， 但中断系统只能按一定的次序来响应和处理， 这时CPU必须确定服务的次序，即根据中断源 的重要性和实时性，照顾到操作系统处理的方 便，对中断源的响应次序进行确定。 – 这个响应次序称为中断优先级（priority）。 • 中断级依次降低： – 内部中断和异常＞软件中断＞外部非屏蔽中断 ＞外部可屏蔽中断
- 86. 软件查询确定中断优先级
- 87. 菊花链排队
- 89. 8086实模式中断和处理
- 90. 中断向量表
- 91. 外部中断 • 由外部的中断请求信号启动的中断，称为 外部中断,也称硬件中断。 • 80x86 CPU为外部中断提供两条引线，即 NMI和INTR，用来输入中断请求信号。
- 93. 可屏蔽中断
- 94. 内部中断/软中断 • 内部中断也称软件中断。 • 它是由于CPU执行了INT n(含INT 3)、 INTO指令，或者由于除法出错以及进行单 步操作所引起的中断，主要包括INT n指令 中断、断点中断、溢出中断、除法错中断 以及单步中断。
- 95. 8259A及其应用
- 96. 8259A的功能 • 管理和控制80x86的外部中断请求 • 实现优先级判决 • 提供中断类型码 • 屏蔽中 断输入 中断控制器8259A的功能与结构 IR0 IR7 单片 INT INTA 8259A INTR INTA CPU . . . 中 断 请 求 INTA CPU 8259A IR .0 . . . IR .7 级联 主片 8259A 从片 IR0 . . . IR7 8259A 从片 IR0 . . . IR7 INTR
- 99. 1. 设置优先级的方式 (1) 全嵌套方式(FULLY NESTED MODE) • 也 称 固 定 优 先 级 方 式 。 在 这 种 方 式 下 ， 由 IRi 引入的中 断请求具有固定的优先级－IR0(最高)－ >IR7(最低). • 当 一 个 中 断 请 求 被 响 应 时 ， ISR中的对应位ISn被 置 “1”，8259A把中断类型码放到数据总线上，然后 ，进 入中断服务程序。 • 一 般 情 况 下 (除了“中断自动结束”方式外)，在CPU发 出 中断结束命令(EOI)前，此对应位一直保持为“1”－ 封锁 同级或低级的中断响应，但并不禁止比本级优先 级高 的中断响应－实现中断“嵌套”。 18.2 8259A的工作方式
- 100. (2) 特殊全嵌套方式 (SPECIAL FULLY NESTED MODE－SFNM) CPU IR7 … IR0 IR1 IR7 … • 在处理某一级中断时，不但允许优先级更高的中断请 求进入，也允许同级的中断请求进入。 • 用于主从结构的8259系统中，将主片设置为“特殊全嵌 套方式”。 • 通过ICW4的“SFNM”位可以设置此种方式。 8259(主片) 8259(从片) IR0 IR1
- 101. (3) 优先级自动循环方式(AUTOMATIC ROTATION) • 优先级是循环变化的(不希望有固定的优先级差别)－ 一个设备的中断服务完成后，其优先级自动降为最 低 ，而将最高优先级赋给原来比它低一级的中断请求。 • 开始时，优先级队列还是：IR0->IR7 ，若此时出 现了IR0请求，响应IR0并处理完成后，队列变为： IR1，IR2，IR3，IR4 ，IR5 ，IR6 ，IR7，IR0。 若又出现了IR4请求，处理完IR4后，队列变为： • 系统中是否采用“自动循环优先级”，由操作命令 字OCW2来设定。
- 102. (4)优先级特殊循环方式(SPECIFIC ROTATION) – 与“优先级自动循环方式”相比，只有一点不同，即可以 设置开始的最低优先级。 – 例如，设定IR4为最低优先级，那么IR5就是最高优先 级，其余各级按循环方法类推。
- 103. 2. 屏蔽中断源的方式(中断屏蔽方式) – 普通屏蔽方式 • 通过对中断屏蔽寄存器(IMR)的设定，实现对相应位 为“1”的中断请求的屏蔽。 • 可通过OCW1使IMR的一位或几位置“1”。 – *特殊屏蔽方式(SPECIAL MASK MODE) • 实现： 输出OCW3(ESMM=1,SMM=1) 输出OCW1(使IMR对应于本级的位为“1”) …… …… 输出OCW1(使IMR对应于本级的位为“0”) 输出OCW3(ESMM=1，SMM=0) “中断级无效” 设置 撤销
- 104. (1)中断自动结束方式(AUTOMATIC－AEOI方式) 在第二个 后沿，即完成把对应的ISR位复位。 • 在中断处理过程中，8259A中就没有“正在处 理”的 标识。此时，若有中断请求出现，且IF＝1，则 无 论其优先级如何(比本级高、低或相同)，都将得到 响应。 • 尤其是当某一中断请求信号被CPU响应后，如不及时 撤销，就会再次被响应－“二次中断”。 • AEOI方式适合于中断请求信号的持续时间有一定限 制以及不出现中断嵌套的场合。 • 通过ICW4可以设置AEOI方式(AEOI=1)。 INTA 3. 中断结束方式(END OF INTERRUPT－EOI)
- 105. (2)一般(常规)中断结束方式 • 适合于全嵌套方式。 • 实现：在中断服务程序结束时，向8259A发常规中断结 束命令(OCW2:EOI=1,SL=0,R=0) 例：MOV AL,20H; OUT 20H,AL; OCW2=20H 端口地址=20H(偶地址) • 在全嵌套方式下，ISR中最高优先级的置“1”位，正对应 于当前正在处理的中断，将其清“0”，就完成了当前正 在处理中断的结束操作。 IR0 IR7 … 1 0 1 1 1
- 106. (3)特殊中断结束方式(SPECIFIC EOI－SEOI) • 在 非 全 嵌 套 方 式 下 ， 无 固 定 的 优 先 级 序 列 (使 用设置优 先权命令或特殊屏蔽方式)，此时，根据 ISR的内容就 无法确定刚刚所响应(处理)的中断。 • 这 种 情 况 下 ， 就 不 能 用 上 述 的 EOI方式进行中断 结束处 理，而必须用特殊的中断结束命令SEOI－－ 用 OCW2:EOI=1,SL=1,R=0,L2～L0. • 由 L2～L0指定清除ISR中的哪一位。
- 107. 4. 中断触发方式 • 电 平 触 发 方 式 ： 由 IRi上的有效电平来触发“中断请 求触 发器”。 • 边 沿 触 发 方 式 ： 由 IRi上由低电平向高电平的跳变 来触 发“中断请求触发器”。 • 由ICW1的LTIM位可以设置中断触发方式。
- 108. 5. 连接系统总线的方式 – 缓冲方式(ICW4的BUF=1) • 8259A通过总线驱动器(如8286)和数据总线相连。 • 在缓冲方式下，8259A的 作为输出 ( EN 有效)，此时，由ICW4的M/S位来定义(标识) 本8259A是主片还是从片。 – 非缓冲方式(ICW4的BUF=0) • 即8259A直接与数据总线相连 • 在“非缓冲方式下”，8259A的 作为输入 ( SP 有效) • 此时，由 端来标识本8259A是主片还 是从片。 • 在“非缓冲方式下”，ICW4的BUF＝0，M/S位无意义。 SP / EN SP / EN SP / EN
- 109. 中断查询方式
- 111. • 8259A的控制寄存器可分为两组，一组是初始化命 令字ICW１～ICW4，另一组是操作命令字OCW １～OCW3。 • 每片8259A具有两个内部端口地址，一个偶地址端 口(A0 = 0)，一个奇地址端口(A0 = 1)，其他高位 地址码由用户定义，用来产生8259A的片选信号。 8259A的控制字及编程使用
- 112. • 8259A的初始化流程
- 113. 2. 操作命令字 • 在8259A工作期间，可通过设置操作命令字来修 改或控制8259A的工作方式。 • 需要说明的是，与初始化命令字ICW１～ICW4需 要按规定的顺序进行设置不同，操作命令字 OCW1～OCW3 的设置没有规定其先后顺序，使 用时可根据需要灵活选择不同的操作命令字写入 到8259A中。
- 114. 对8259A按下述要求进行初始化编程： (1) 工作于80x86系统，单片8259A，边沿触发,缓冲方式 (2) 中断类型码初始值为08H，即IR0～IR７ 对应的中断类 型码为08H～0FH。 (3) 中断结束时，用普通中断结束命令，固定优先级。 • 8259A的端口地址为20H，21H。 8259A初始化编程举例
- 115. 8259A的读出操作: 可以读出四个方面的内容 – 读“中断状态字”(“查询字”)： • 先写入P=1的OCW3查询命令字 • 用偶地址读(IN AL,20H) – 读IRR： • 先写入OCW3(RR=1,RIS=0) • 用偶地址读(IN AL,20H) – 读ISR: • 先写入OCW3(RR=1,RIS=1) • 用偶地址读(IN AL,20H) – 随时可用奇地址读IMR – (IN AL,21H)
- 117. DMAC 8237
- 118. Intel 8237
- 119. 8237工作模式 • 8237具有四种工作方式： – 单字节传送方式(single transfer mode) – 块传送方式(block transfer mode) – 请求传送方式(demand transfer mode) – 级联方式(cascade mode)
- 120. 级联方式
- 121. 8237内部寄存器
- 122. 8237的读写控制 122
- 123. 页面寄存器 • 由于8237只能输出16位地址，所以在其控 制下进行的DMA传送的最大寻址空间为 216。 • 对于更大的DMA传送地址空间，则必须设 法提供除此16位地址以外的高位地址。 • 系统中专门为每个DMA通道增设了一个4 位I/O端口，在数据块传送之前可单独对其 编程，用以提供高4位地址。 • 这个4位I/O端口也称DMA页面寄存器。
- 124. 8237的编程步骤 (1) 输出主清除命令； (2) 置页面寄存器； (3) 写入基和当前地址寄存器； (4) 写入基和当前字节计数寄存器； (5) 写入模式寄存器； (6) 写入命令寄存器； (7) 写入屏蔽寄存器； (8) 写入请求寄存器。
- 125. 8237的编程 • 例：在IBM PC系统中，试利用8237通道1， 将内存8000H：0H开始的16K字节数据传 送至磁盘(地址增量传送)。 – 要求采用块传送方式，传送完不自动预置， DREQ和DACK均为高电平有效，固定优先级， 普通时序，不扩展写信号。 – 系统中8237的端口地址为00H～0FH。 – 通道1“页面寄存器”的端口地址为83H。
- 126. 串行通信
- 127. 串行通信 • 串行通信特点 – 将传输的数据分解成二进制位 – 一条信号线 – 按位顺序传送 – 每位占规定的时间间隔 – 适用于长距离通信
- 128. 异步与同步 • 异步方式 – 帧 • 同步方式
- 129. 串行接口标准RS-232 • 两个问题 – 计算机与外设共同遵守的约定 – 按接口设计计算机与外设间的接口电路
- 131. RS-232的连接方式 • 无Modem
- 132. 132 8250功能与结构
- 133. 133 8250内部寄存器寻址
- 134. 8250发送数据过程 • CPU(数据)→8250的THR ； • TSR移空时，THR → TSR，LSR中“数据发送保持寄存 器空” 状态位置位； • TSR根据LCR中规定的格式从低到高逐位发送数据； • LSR中“数据发送保持寄存器空” 状态位可用来产生中 断，也可查询该状态位，以实现数据的连续发送。
- 135. 8250接收数据过程 • SIN引脚上的串行数据逐位进入RSR； • RSR根据LSR中规定的数据位数确定是否收到了一个完整 的数据，收到后将数据→RBR； • RBR收到RSR的数据后，将LSR寄存器中“接收缓冲寄存 器满”的状态位置位； • LSR中“接收缓冲寄存器满”状态位可用来产生中断，也 可查询该状态位，以实现数据的连续接收。
- 136. 8250与8088的连接
- 137. 初始化过程 • 确认串口地址 – COM1、COM2 • 设置波特率 – 依据波特率，查表得出分频次数，分别放入DLL 和DLH – 先将LCR的D7置1，然后写入 • 设置通信格式 – 初始化LCR • 设置Modem控制寄存器 • 设置中断允许寄存器IER
- 138. 例一 • 要求以9600波特率进行异步通讯，每字符8 位，2个停止位，无校验，允许发送和接收 中断。异步通讯的端口地址为2F8～2FFH • 1.8432M=1843.2KHz/16/9600=12=000CH • 要求波特率误差<5%
- 140. 中断方式 • 初始化，开放相应中断 • 发送： – 开发送缓冲器空中断，使IER的D1=1； – 发送第一字符，写入发送缓冲区 – 发送完毕引起中断，在中断服务程序写入下一字符 • 接收 – 开接收数据出错和数据就绪中断，IER的D2=1， D0=1 – 有错，引起中断转出错处理程序 – 无错，接收完毕引起中断，接收下一字符
- 143. 总线
- 144. 总线 • 总线 – 计算机两个或两个以上的模块(部件或子系统)之间 相互连接与通信的公共通路 – 总线不仅仅是一组传输线，它还包括一套管理信息 传输的规则(协议) – 在计算机系统中，总线可以看成一个具有独立功能 的组成部件 – 通常包括一组信号线 • 数据线和地址线，控制时序和中断信号，电源线和地线， 备用线
- 145. 总线层次结构
- 146. 总线标准 • 总线标准必须有具体和明确的规范，通常 包括： – 机械特性：规定模块插件的机械尺寸，总线插 头、插座的规格及位置等； – 电气特性：规定总线信号的逻辑电平、噪声容 限及负载能力等； – 功能特性：给出各总线信号的名称及功能定义； – 规程特性：对各总线信号的动作过程及时序关 系进行说明。
- 148. PCI总线 • PCI总线(Peripheral Component Interconnect，外围 部件互连总线) – 1991年由Intel公司首先提出，并由PCI SIG(Special Interest Group)来发展和推广。 – PCI SIG是一个包括Intel、IBM、Compaq、Apple和DEC 等100多家公司在内的组织集团。 – 1992年6月推出了PCI 1.0版 – 1995年6月又推出了支持64位数据通路、66MHz工作频率的 PCI 2.1版。 • 由于PCI总线先进的结构特性及其优异的性能，使之成 为现代微机系统总线结构中的佼佼者
- 149. PCI的特点 • 高传输率 • 高效率 • 即插即用 • 独立于CPU • 负载能力强、易于扩展
- 150. PCI 总线信号
- 151. PCI操作特点 • 信号的变化在时钟下降沿，信号采样在时 钟上升沿； • 传输过程由主设备使FRAME#为有效开始， 而FRAME#无效后进行最后一个数据传输； • 每个数据传输过程由一个地址期和若干个 数据期组成，地址期为一个时钟周期，数 据期可插入等待，等待是由于主或从设备 未准备好造成；
- 153. AD/DA
- 154. 信号转换 • AD/DA – AD：模拟量→数字量 – DA：数字量→模拟量 • 数据采集 – 从传感器或其它方式得到的模拟信号，经过必 要的处理后转换成数字信号，以供存储、传输、 处理和显示。 – 模拟域到数字域间的接口，称为数据采集系统。
- 155. 过程通道 • 模拟量输入通道 – 传感器 – 信号处理环节 – 多路模拟开关 – 采样保持器 – 模数转换器（A/D） • 模拟量输出通道 – 数模转换器（D/A） – 多路模拟开关 – 信号处理环节
- 156. 数据采集系统的一般形态
- 157. D/A接口电路设计 • D/A转换器原理 – “按权展开、然后求和” – 电阻解码网络 – 两种类型 • 权电阻网络 • T形电阻网络（R-2R梯形电阻网络）
- 158. D/A转换器主要技术指标 • 数模转换器的主要技术指标: – 分辨率 • D/A转换器能够转换的二进制的位数 – 转换时间 • 数字量输入、转换、输出并稳定的时间，一般几百ns到 几μs之间。 – 转换精度 • D/A转换器实际输出电压与理论值之间的误差。1/2 （LSB） （LSB为最低有效位） – 线性度 • 数字量变化时，D/A转换器输出的模拟量按比例关系变 化的程度。
- 159. DAC0832
- 160. • 内部有两级输入锁存器 – 输入寄存器和DAC寄存器 • 有三种工作方式 – 双缓冲工作方式 – 单缓冲工作方式 – 直通工作方式 • 双缓冲工作方式优点 – 转换输出模拟信号的同时，输入新的数据，提高速 度 – 可实现多个模拟输出通道同步输出
- 161. DAC0832单缓冲工作方式 设D/A转换端口号为 PORTDA，设需转换的 数据放在1000H单元，则 D/A转换程序为： MOV BX，1000H MOV AL，[BX] MOV DX， PORTDA OUT DX，AL
- 162. DAC0832双缓冲工作方式
- 163. DAC0832双缓冲工作方式 设CS由A9~A1经译码产生，DAC的地址范围是228-22FH， 实际只使用228H和229H两个地址。在CPU执行OUT指令 时，若A0=0，DAC0832内部LE1有效，数据总线上的值 （AL）送入数据输入寄存器; 若A0=1，DAC0832内部LE2 有效，数据输入寄存器的值送DAC寄存器。 A0832 EQU 228H MOV DX，A0832+0 ；A0=0 OUT DX，AL ；AL的值为待转换的数字 MOV DX，A0832+1 ；A0=1 OUT DX，AL ；AL的值无关
- 166. AD转换器参数 转换精度（Accuracy） ：AD转换器实际输出值接近理想值的 精确程度，用数字量的最低有效位LSB对应的模拟量△表示。 受分辨率限制，理想转换器输入在±0.5 △范围内变化时，输出对应同一 个值，称其转换精度为±0LSB。与此相比较， 输入在±1△范围内变化时， 输出对应同一个值，称其转换精度为±0.5LSB. 转换精度与分辨率有关系， 但需注意精度和分辨率的区 别，例如某ADC具有24位的 分辨率，但其精度相当于16 位，低8位表征随机噪声的影 响。
- 167. ADC0809
- 168. ADC 0809与8088接口电路 例：设8路信号模拟输入 地址为70～77H，对模 拟通道2的转换命令为： OUT 72H, AL 在中断程序中读转换结 果的命令为： IN AL, 72H
- 170. 自强不息