![26/03/2013
56
Z = AB + AC + BC
= (AB + AC + BC)’’
= [(AB)’ . (AC)’ . (BC)’]’
Ejemplo A
B
C
Z
A
B
C
Z
4 compuertas
2 CIs
1 CI AND 2i
1 CI OR 3i
4 compuertas
2 CIs
1 CI AND 2i
1 CI OR 2i
X’ + Y’ = (X . Y)’
A
A
B
C
B
C
Z
5 compuertas
2 CIs
1 CI NAND 2i
1 CI NAND 3i
ó 2 CIs NAND 3i
Versión #1
NAND
Versión #2
Suma de
productos
Versión #3](https://image.slidesharecdn.com/02compsboole09a-160728035004/85/02-comps-boole_09a-55-320.jpg)
02 comps boole_09a
- 1. 26/03/2013 0 Electrónica Digital Departamento de Electrónica Facultad de Ingeniería Bioingeniería Universidad Nacional de Entre Ríos Compuertas lógicas Álgebra de Boole
- 2. Temario del día • Compuertas lógicas • Formas comerciales de compuertas lógicas • Funciones lógicas: representación • Tecnología: principales familias lógicas; los retardos de propagación • Álgebra de Boole • Análisis de circuitos combinacionales • Síntesis de circuitos combinacionales (primera parte) 26/03/2013 1
- 3. 26/03/2013 2 Sistema binario (natural) de 4 bits
- 4. Funciones lógicas y tablas de verdad Función lógica Expresión formal del comportamiento de un circuito lógico / digital X = f (A,B,C) y Y = f (A,B,C) Permite determinar la salida del circuito en función de sus entradas 26/03/2013 3 Tabla de verdad Forma tabular de expresar una función lógica • Columnas entradas / salidas • Filas combinación posible de entradas salida de cada una Circuito lógico 2 Notación para varias líneas A B C X Y
- 5. Entradas: 2 (sensores de PD y PI) Asignación de estados: 0 lógico puerta cerrada 1 lógico puerta abierta Salida: 1 (actuador, L) Asignación de estados: 0 luz apagada 1 luz encendida (salida activa por nivel alto) 26/03/2013 4 ? L PD PI Ejemplo #1: Control de la luz interior de un auto
- 6. Ejemplo #2: Luz interior de un auto, con encendido manual 26/03/2013 5 L PD PI M ? Entradas: 3 (sensores de M, PD y PI) Asignación de estados: 0 lógico puerta cerrada 1 lógico puerta abierta 0 lógico automático 1 lógico manual Salida: 1 (actuador, L) Asignación de estados: 0 luz apagada 1 luz encendida (activa por alto)
- 7. Compuertas lógicas Circuito electrónico que implementa una función lógica elemental 26/03/2013 6
- 8. 26/03/2013 7 A B Z notación: Z = A . B A B Z Compuerta OR Suma lógica (“O”) Número mínimo de entradas: 2 notación: Z = A + B Compuerta AND • Producto lógico (“Y”) • Número mínimo de entradas: 2
- 9. 26/03/2013 8 Compuerta INV (o NOT) Inversión o Negación o complemento lógico Número de entradas: 1 A Z notación: Z = A/ notación: Z = A notación: Z = A’
- 10. 26/03/2013 9 A B Z CompuertaCompuerta NANDNAND notación: Z = (A . B)’ A B Z CompuertaCompuerta NORNOR notación: Z = (A + B)’ OR negada Número de entradas: 2 (ampliable) AND negada Número de entradas: 2 (ampliable)
- 11. 26/03/2013 10 A B Z Compuerta XNOR o EX-NOR notación: Z = (A B)’ XOR invertida o negada Número de entradas: 2 (no ampliable) Operación: Z = A’.B’ + A.B Compuerta de coincidencia Compuerta XOR o EX-OR OR exclusiva Número de entradas: 2 (no ampliable) Operación: Z = A’.B + A.B’ A B Z notación: Z = A B
- 12. 26/03/2013 11 Símbolos de entradas expandidas
- 13. Circuitos internos 26/03/2013 13 Inversor (elemental) NAND LS-TTL (2 entradas) TecnologíaTecnología
- 14. TTL (Transistor-Transistor Logic) Transistores bipolares (BJT) Alta velocidad Alto consumo Baja inmunidad al ruido CMOS (Complementary Metal Oxide Semiconductor) Transistores MOSFET (Metal Oxide Semiconductor Field Effect Transistor) Baja velocidad (relativa) Bajo consumo Alta escala de integración Alta inmunidad al ruido 26/03/2013 14 Las familias lógicas TecnologíaTecnología
- 15. 26/03/2013 15 Cuádruples compuertas de 2 entradas 4001: NOR 4011: NAND 4071: OR 4081: AND 4030 / 70: XOR Séxtuple inversor 4069 Especiales: entradas con histéresis (tipo Schmitt Trigger) 4584: séxtuple inversor con ST 40106: séxtuple inversor con ST 4093: cuádruple NAND 2 entradas con ST Formas comerciales Formas comerciales Serie CMOS 4000/4500
- 18. 26/03/2013 18 Compuertas de hasta 8 entradas 74LS04: séxtuple INV 74LS08: cuádruple AND de 2 entradas 74LS21: doble AND de 4 entradas 74LS30: NAND de 8 entradas Compuertas compuestas 74LS51: AND-OR-INV Series TTL Formas comerciales Formas comerciales
- 20. 26/03/2013 20 Sensor de temperatura corporal Sensor de frecuencia cardiaca Activación de alarma (Z > 0) valor límite prefijado de alarma valor límite prefijado de alarma A B Z Circuito de alarmas de un monitor de UTI (muy simplificado) AplicacionesAplicaciones
- 21. Álgebra de Boole George Boole (s. XIX) Formaliza las reglas del razonamiento lógico Desarrolla una estructura algebraica con dos valores (“verdadero”, “falso”) y dos leyes de composición interna (“y”, “o”) Claude Shannon (1938, Laboratorios Bell) Adapta el álgebra de Boole a la computación (valores “0” y “1”) Formaliza las reglas de construcción de circuitos digitales 26/03/2013 21 Axioma Cada uno de los principios fundamentales e indemostrables sobre los que se construye una teoría. Axioma Cada uno de los principios fundamentales e indemostrables sobre los que se construye una teoría. Teoremas Se derivan de los axiomas y tiene demostración (algebraica o por tablas de verdad) Teoremas Se derivan de los axiomas y tiene demostración (algebraica o por tablas de verdad)
- 22. 26/03/2013 22 Axiomas • (A1) X = 0 si X 1 (A1’) X = 1 si X 0 • (A2) Si X = 0 X’ = 1 (A2’) Si X = 1 X’ = 0 • (A3) 0 . 0 = 0 • (A4) 1 .1 = 1 • (A5) 0 .1 = 1 . 0 = 0 • (A3’) 1 + 1 = 1 • (A4’) 0 + 0 = 0 • (A5’) 1 + 0 = 0 + 1 = 1
- 23. 26/03/2013 23 T3 y T3’ permiten construir puertas INV con puertas NOR o NAND Teoremas de una sola variable
- 24. 26/03/2013 24 Teoremas de dos o tres variables (T9) X + X .Y = X Elimina una variable = X .1 + X. Y = X (1 + Y) = X . 1 = X (T10) X . Y + X . Y’ = X = X ( Y + Y’) = X . 1 = X
- 25. 26/03/2013 25 Otros teoremas X + X’.Y = X + Y X’ + X.Y = X’ + Y X . (X’ + Y) = X . Y = X . X’ + X . Y = 0 + X . Y = X.Y
- 26. 26/03/2013 26 Teoremas de n variables Idempotencia generalizada De Morgan
- 27. 26/03/2013 27 Teoremas de De Morgan para 2 variables (y símbolos alternativos) (X + Y)’ = X’ . Y’(X + Y)’ = X’ . Y’ (X . Y)’ = X’ + Y’(X . Y)’ = X’ + Y’
- 28. 26/03/2013 29 Símbolos equivalentes alternativos OR A B Z 0 0 0 0 1 1 1 0 1 1 1 1 AND A B Z 0 0 0 0 1 0 1 0 0 1 1 1
- 29. 26/03/2013 30 Dualidad Cualquier teorema o identidad del álgebra de conmutación continúa siendo verdadero si tanto 0 y 1 como . y + son intercambiados en todas partes Cualquier teorema o identidad del álgebra de conmutación continúa siendo verdadero si tanto 0 y 1 como . y + son intercambiados en todas partes
- 30. 31 Representaciones estRepresentaciones estáándar de funciones lndar de funciones lóógicasgicas Literal: una variable o su complemento. Ejm: X, Y, X’, Y’ Término de producto: literal o un producto de 2 o más literales Ejm: X, X.Y, X ’.Y.Z Suma de productos: suma lógica de términos de producto Ejm: X.Y + X’.Y.Z Término de suma: literal o una suma de 2 o más literales Ejm: X, X + Y, X ’+ Y + Z Producto de sumas: producto lógico de términos de suma Ejm: (X + Y) . (X’ + Y + Z)
- 31. 26/03/2013 32 Maxitérmino: término de suma donde aparecen todos los literales de la función. Cada variable aparece complementada si su valor es 1 y sin complementar si es 0 Minitérmino: término de producto donde aparecen todos los literales de la función. Cada variable aparece complementada si su valor es 0 y sin complementar si es 1.
- 32. Expresión algebraica de una función lógica como la suma de los minitérminos que hacen 1 la función. Expresión algebraica de una función lógica como la suma de los minitérminos que hacen 1 la función. 26/03/2013 33 Formas canónicas de expresión de funciones Suma canónica F = X’.Y’.Z’ + X’.Y.Z + X.Y’.Z’ + X.Y.Z’ + X.Y.Z
- 33. 26/03/2013 34 Expresión algebraica de una función lógica como el producto de los maxitérminos que hacen 0 la función. Expresión algebraica de una función lógica como el producto de los maxitérminos que hacen 0 la función. Producto canónico F = (X + Y + Z’) . (X + Y’ + Z) . (X’ + Y + Z’)
- 34. 26/03/2013 35 Análisis de circuitos combinacionales Determinar el comportamiento para diferentes entradas Manipular la expresión para sugerir distintos circuitos posibles de implementación Transformar la expresión en una forma estándar Usar la expresión como herramienta de análisis de un circuito más grande que lo incluya
- 35. 26/03/2013 36 Descripción formal del circuito #1 Tabla de verdad
- 36. 26/03/2013 37 #2 Expresión lógica: Suma de productos Expandiendo a una forma estándar Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.) Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.)
- 37. 26/03/2013 38 #3 Expresión lógica: Producto de sumas Expandiendo a una forma estándar Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.) Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.)
- 38. 26/03/2013 39 Síntesis de circuitos combinacionales
- 39. 26/03/2013 40 Detector de números primos de 4 bits F = 1 para N = 1, 2, 3, 5, 7, 11, 13 “Dado un número N de 4 bits en la entrada, el circuito produce una salida H si N es primo”“Dado un número N de 4 bits en la entrada, el circuito produce una salida H si N es primo” Descripción con palabras
- 40. 26/03/2013 41 Descripción con conjunciones ALARM = PANIC + ENABLE. EXITING’ . SECURE’ SECURE = WINDOW . DOOR . GARAGE ALARM = PANIC + ENABLE. EXITING’ . (WINDOW . DOOR . GARAGE)’ “ALARM es 1 si PANICO es 1 o (OR) si ENABLE es 1 y (AND) EXITING es 0 y (AND) SECURE es 0”
- 41. 26/03/2013 42 Implementación por ejemplo suma de productos
- 42. 26/03/2013 43 Z = A.B’ + A.B B A B’ A.B’ A.B Ejemplo #1: síntesis a partir de una tabla de verdad usando los minitérminos BA ABABBAZ , )3,1(.'.),( Z = A . B’ + A . B = A (B’ + B) = A . 1 = A
- 43. 26/03/2013 44 Ejemplo #2: síntesis a partir de la misma tabla de verdad usando los maxitérminos BA BABABAZ , )2,0()').((),( Z = (A + B’) . (A + B) B A A + B’B’ A + B Z = (A + B’) . (A + B) = A.A + A.B + B’.A + B.B’ = A + A.(B + B’) + 0 = A + A.1 = A + A = A
- 44. 26/03/2013 45 Se necesita diseñar un circuito lógico que detecte que la mayoría de sus 3 entradas está en ALTO Ejemplo #3: síntesis a partir de una descripción con palabras Z = A/BC + AB/C + ABC/ + ABC Z = A/BC + AB/C + ABC/ + ABC + ABC + ABC = A/BC + AB/C + ABC/ + ABC + ABC + ABC = BC (A + A/) + AC (B/ + B) + AB (C/ + C) = BC + AC + AB
- 45. 26/03/2013 46 Z = AB + AC + BC (3 AND de 2 entradas y 1 OR de 3 entradas) A B C Z
- 46. 26/03/2013 47 Ejemplo de diseño: sumador de 1 bit con acarreo (full adder) Entradas: 3 Salidas: 2 (funciones) S, COUT = X + Y + CIN DiseñoDiseño
- 47. Tiempos de transición 26/03/2013 48 tTLH ó tr tTHL ó tf TecnologíaTecnología tTLH / trRise time: The time interval between one reference point on a waveform and a second reference point of greater magnitude on the same waveform. tTHL / tf Fall time: The time interval between one reference point on a waveform and a second reference point of smaller magnitude on the same waveform. Solid State Technology Association (antes Joint Electron Device Engineering Council - JEDEC)
- 48. Tiempos de propagación tPHL Propagation Delay Time, High-Level to Low-Level Output: el tiempo entre puntos de referencia especificados en las formas de onda de la entrada y la salida, cuando la salida cambia de nivel alto a nivel bajo. tPLH - Propagation Delay Time, Low-Level to High-Level Output: el tiempo entre puntos de referencia especificados en las formas de onda de la entrada y la salida, cuando la salida cambia de nivel bajo a nivel alto.26/03/2013 49 TecnologíaTecnología
- 49. 26/03/2013 50 Serie LS-TTLSerie LS-TTL Serie CMOS 4000Serie CMOS 4000 TecnologíaTecnología
- 50. 26/03/2013 51 Hazards: efecto de los tP en un circuito Un hazard se produce cuando existen retardos desiguales en los caminos de las señales desde las entradas a la/s salida/s Un hazard se produce cuando existen retardos desiguales en los caminos de las señales desde las entradas a la/s salida/s
- 51. 26/03/2013 52 B A C D Z Peor caso 3 compuertas = 3.tr Atraviesa 3 compuertas Atraviesa 3 compuertas Atraviesa 2 compuertas Atraviesa 3 compuertas Atraviesa 2 compuertas
- 52. 26/03/2013 53 Se asume que: • T3 distinto de T2 • T3 > (T1 + T2) hazard
- 53. 54 Z1 = AB + AC + BC 0 0A B C AB (A+B)C Z (A+B) 0 1 1 1 tp1 tp2 tp3 retardo ¿Qué pasa si A cambia antes de 3 tp? A B C Z1 Z2 = (A + B) C + AB AB AC BC A B C Z2 AB A+B (A+B)C Versión de 3 tp Versión de 2 tp
- 54. 26/03/2013 55 Cualquier circuito lógico puede implementarse con una combinación de AND, OR, INV Una compuerta NAND o NOR permiten hacer INV Por De Morgan los productos y sumas pueden convertirse entre sí Cualquier circuito lógico puede implementarse con una combinación de AND, OR, INV Una compuerta NAND o NOR permiten hacer INV Por De Morgan los productos y sumas pueden convertirse entre sí Universalidad NAND - NOR (A . A)’ = A’ A Z A Z (A + A)’ = A’ X’ + Y’ = (X . Y)’ X’ . Y’ = (X + Y)’ suma productosuma producto producto sumaproducto suma
- 55. 26/03/2013 56 Z = AB + AC + BC = (AB + AC + BC)’’ = [(AB)’ . (AC)’ . (BC)’]’ Ejemplo A B C Z A B C Z 4 compuertas 2 CIs 1 CI AND 2i 1 CI OR 3i 4 compuertas 2 CIs 1 CI AND 2i 1 CI OR 2i X’ + Y’ = (X . Y)’ A A B C B C Z 5 compuertas 2 CIs 1 CI NAND 2i 1 CI NAND 3i ó 2 CIs NAND 3i Versión #1 NAND Versión #2 Suma de productos Versión #3
- 56. 26/03/2013 57 Cualquier circuito lógico puede implementarse con una combinación de AND, OR e INV o solamente con NAND o NOR Ventajas de la universalidad NAND/NOR Uso de CIs iguales retardos iguales Menor costo por reducción de cantidad de CIs Posibilidad de resolver todo con un solo empaque / tipo Mayor velocidad Minimización: obtener menos términos y/o términos con menos variables Reducir el Número de compuertas Reducir el Número de entradas de cada compuerta • Reducción de costo • Mayor velocidad de procesamiento • Métodos de minimización Conclusiones