Arquitectura rics y cisc
- 1. ArquitecturaArquitectura RISC y CISCRISC y CISC UNIVERSIDAD NACIONAL EXPERIMENTALUNIVERSIDAD NACIONAL EXPERIMENTAL DE LOS LLANOS OCCIDENTALESDE LOS LLANOS OCCIDENTALES ““EZEQUIEL ZAMORA”EZEQUIEL ZAMORA” UNELLEZUNELLEZ Barinas, Mayo 2015Barinas, Mayo 2015
- 2. Arquitectura RISC y CISCArquitectura RISC y CISC • Se han realizado muchos esfuerzos para mejorar el rendimiento de los computadores con el fin de incrementar la velocidad de funcionamiento de los componentes tales como: – El subsistema de memoria – El subsistema de dispositivos de E/S – El bus – La CPU • El diseño de la misma CPU tenía que mejorarse para obtener mejoras significativas en el rendimiento. • El diseño y evolución de las CPU’s a lo largo de los años está representado en las arquitecturas RISC y CISC
- 3. Arquitectura CISCArquitectura CISC Arquitectura de Computadora de Conjunto de Instrucciones Complejas (Complex Instruction Set Computer – CISC) Las imperativas tecnológias que influyeron en la evolución de la arquitectura CISC fueron: • El Control Microprogramado – Facilidad de Implementación – Uso de eficiente del espacio en el chip – Posibilidad de modificar el conjunto de instrucciones – Posibilidad de diseñar nuevas y poderosas instrucciones – Posibilidad de simular nuevas arquitecturas
- 4. Arquitectura CISCArquitectura CISC • Necesidad de tener un rico conjunto de instrucciones, dado que muchos programas fueron desarrollados en lenguaje ensamblador – Instrucciones para trabajar con operandos de punto flotante – Instrucciones individuales para guardar y restaurar todos los registros de la CPU – Instrucciones para proporcionar construcciones especiales de lazos – Instrucciones para trabajar con diferentes modos de direccionamiento que permitan el indexado a través de arreglos • Buscar la correspondencia de instrucciones de lenguaje de alto nivel al nivel de lenguaje de máquina – Al usar el control microprogramado, es posible disponer de algunas de las instrucciones de lenguaje de alto nivel a nivel de lenguaje de máquina. Estas instruccciones pueden ser interpretadas por el microprograma – La disponibilidad de una instrucción de lenguaje de máquina ofrece la ventaja de que los compiladores de lenguajes de alto nivel generen código más simple y a la vez más eficiente
- 5. Arquitectura CISCArquitectura CISC Características de la Arquitectura CISC • Instrucciones de longitud variable – La longitud de la instrucción depende del modo de direccionamiento usado en los operandos • Las instrucciones requieren múltiples ciclos de reloj para ejecutar – Antes de que una instrucción pueda ser ejecutada los operandos deben ser buscados desde diferentes ubicaciones en memoria • Predominan las instrucciones con dos operandos – Los CISC soportan cero, uno o más operandos • Variedad del direccionamiento de operandos – Registro a registro, registro a memoria y memoria a registro • Multiples modos de direccionamiento – Alguno de los direccionamientos soportados son el directo de memoria, indirecto de memoria y el indexado a través de registros
- 6. Arquitectura CISCArquitectura CISC Ventajas • Facilidad de implementación del conjunto de instrucciones • Compatibilidad hacia adelante y hacia atrás de nuevas CPU’s • Facilidad de programación • Puede ser menor la complejidad del compilador Desventajas • La complejidad del conjunto de instrucciones crece • Las instrucciones de longitud variable reducen el rendimiento del sistema • Inclusión de instrucciones que raramente se usan
- 7. Arquitectura RISCArquitectura RISC Arquitectura de Computadora de Conjunto de Instrucciones Reducidas (Reduced Instruction Set Computer – RISC) • Las CPUs RISC se ocupan de un número menor de instrucciones comparado con las CPUs en la arquitectura CISC. • Los factores y condiciones que impulsaron el desarrollo de los procesadores RISC fueron: – Reducción de las brechas en velocidad entre la CPU y la memoria – Comprensión de la efectividad de instrucciones simples y complejas – Segmentación (Pipelining) – Velocidad de la memoria – Problemas con latencia de la Instrucción – Problemas de dependencia mutua entre instrucciones – Super Segmentación – Super Procesador Escalar
- 8. Arquitectura RISCArquitectura RISC Características de la Arquitectura RISC • Pequeño conjunto de instrucciones – Poseen un número significativamente menor de instrucciones • Instrucciones simples • Instrucciones de longitud fija – La mayoría de las instrucciones son de la misma longitud, lo que permite que una instrucción se busque con una operación individual • Predominan las instrucciones que se ejecutan en un ciclo de máquina – La mayoría de las instrucciones se ejecutan en un solo ciclo, esto permite la implementación de la segmentación (Pipelining) • Procesamiento de segmentación – Los procesadores RISC tienen la capacidad de manejar varias instrucciones al mismo tiempo, por medio de la técnica de segmentación o línea de trabajo
- 9. Arquitectura RISCArquitectura RISC Causas de la Latencia • Instrucciones requieren más de un ciclo de máquina • Instrucciones de longitud variable • Instrucciones de punto flotante • Acceder a operandos desde memoria en vez que desde registros • Acceder a un recurso compartido El problema de la Dependencia Mutua • La dependencia mutua entre instrucciones impone un orden secuencial en la ejecución • La dependencia mutua puede degradar el rendimiento de un procesador RISC • Los procesadores RISC emplean la programación de instrucciones (instruction scheduling) para minimizar la degradación en rendimiento
- 10. Arquitectura RISCArquitectura RISC Ventajas • Se incrementa la velocidad debido a un conjunto de instrucciones más simple. • Hardware más simple debido a instrucciones más sencillas que requieren menos espacio en el chip • El ciclo de diseño más corto resulta en un diseño efectivo, costos controlados de desarrollo y tiempo de salida al mercado más corto. Desventajas • Excesiva dependencia en la efectividad del compilador • La depuración de los programas se hace difícil por la programación de instrucciones • Se incrementa el tamaño del código de lenguaje máquina • Necesidad de memoria rápida
- 11. Arquitectura RISC y CISCArquitectura RISC y CISC Entidad VAX-11 Intel Pentium UltraSparc Power PC Fabricante Digital Intel Sun Apple, IBM y Motorola Registros 16 PG 8 PG 8 PE 100+ PG 64 PF 32 PG 64bit Espacio de direcciones Virtuales 2^32 bytes 2^46 2^64 2^64 Modos de direccionamiento •Múltiple modos de direccionamiento •Cualquier instrucción puede usar cualquier modo de direccionamiento •Múltiple modos de direccionamiento •Direccionamiento de registro base con cualquier registro de PG •Inmediato •Registro directo , indirecto e indexado •Memoria Directa •Inmediato •Registro directo, indirecto e indexado •Direccionamiento absoluto y relativo Conjunto de Instrucciones Más de 400 Menos de 100
- 12. Arquitectura RISC y CISCArquitectura RISC y CISC Fin