SlideShare una empresa de Scribd logo
CURSO
MICROPROCESADORES
PROFESOR
MARCO AURELIO PORRO CHULLI
ESPECIALIDAD
ING. SISTEMAS Y TELEMÁTICA
CICLO
VII
INTEGRANTES
 LESLY BECERRA DAVILA
 NOEMI ROJAS RAMOS
AÑO
2016
Arquitectura risc
RISC es una filosofía de diseño de CPU
para computadora que está a favor de
conjuntos de instrucciones pequeñas
y simples que toman menor tiempo
para ejecutarse.
 Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar).-
Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones
en un RISC, tienen lugar en su gran conjunto de registros.
 Ausencia de microcódigo.-El microcódigo no se presta a la ejecución en
ciclos únicos, ya que requiere que el hardware sea dedicado a su
interpretación dinámica.
 Instrucciones simples, de formato fijo, con pocos modos de
direccionamiento.- Las instrucciones simples reducen de manera muy
significativa el esfuerzo para su descodificación, y favorecen su ejecución en
pipelines.
 Arquitectura no destructiva de tres direcciones.- contienen los campos de
los dos operandos y de su resultado.
 Ejecución en ciclos únicos (single-cycle).- El resultado directo de los
conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada
instrucción puede ser ejecutada en un único ciclo de la CPU.
 Ejecución en conductos (pipelined).-Las instrucciones simples, de formato
fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución.
Arquitectura risc
 Multiprocesadores de memoria
compartida.- Son sistemas con
múltiples procesadores que comparten
un único espacio de direcciones de
memoria.
 Multiprocesadores de memoria
distribuida: Se caracterizan porque
cada procesador sólo puede acceder a su
propia memoria.
 Escritura continua.- Requiere que
todas las escrituras realizadas en el
caché actualicen asimismo los datos
de la memoria principal.
 Copia posterior.- Es un sistema
mucho más eficiente, aunque
también más complejo de
implementar.
 Escritura invalidada.-
Impide a una CPU
modificar los datos
compartidos en su caché
hasta que otros caches han
invalidado sus copias.
 Escritura radiada.- Que
requiere que la CPU que
modifica los datos
compartidos actualice los
otros caches.
Debido a que cada instrucción realiza una operación muy simple, el
código se ejecutará en aproximadamente el mismo tiempo que el
comando MULT de la arquitectura CISC. Estas instrucciones
reducidas RISC requieren menos hardware y es más sencillo que
las instrucciones complejas, dejando más espacio para registros de
propósito general.
RISC ha alcanzado a todos los fabricantes de semiconductores:
AMD, Intel, MIPS, Motorota, ROSS, y todos ellos son productos
usados por fabricantes de ordenadores y estaciones de trabajo:
Apple, DEC, HP, IBM, SUN, entre otros y sus correspondientes
clónicos.
La CPU trabaja más rápido al utilizar menos ciclos de reloj para
ejecutar instrucciones.
Utiliza un sistema de direcciones no destructivas en RAM. Cada
instrucción puede ser ejecutada en un solo ciclo del CPU.
Excesiva dependencia en la efectividad del compilador.
La depuración de los programas se hace difícil por la
programación de instrucciones.
Se incrementa el tamaño del código del lenguaje
máquina.
Necesidad de memoria rápida.
La arquitectura RISC (Reduced Instruction Set Computer).Ha sido la consecuencia
evolutiva de las CPU. Como su nombre lo indica, se trata de microprocesadores con un
conjunto de instrucciones muy reducidas en contraposición a CISC y se caracteriza
por poseer un juego de instrucciones lo más reducido posible con un porcentaje alto
de ellas que se completan en un ciclo de reloj.
Cada usuario debe decidirse a favor o en contra de determinada arquitectura de
procesador en función de la aplicación concreta que quiera realizar. como para
determinar si RISC puede emplearse en forma rentable para una aplicación concreta.
Si bien el campo de aplicaciones de las arquitecturas RISC de alta capacidad
crece con fuerza, esto no equivale al fin de otras arquitecturas de procesadores y
controladores acreditadas que también seguirán perfeccionándose.
RISC ofrece soluciones atractivas donde se requiere una elevada capacidad de
procesamiento y se presente una orientación hacia los lenguajes de alto nivel,
por lo que, los procesadores RISC han conquistado el sector de las estaciones de
trabajo.
Hoy en día es muy importante tener en cuenta el conocimiento acerca de la
arquitectura RISC ya que la tecnología va avanzando día a día para poder
saber qué tipo de arquitectura elegir.
Arquitectura risc

Más contenido relacionado

PPTX
Arquitectura risc
PPTX
Arquitectura risc
PPTX
Arquitectura RISC
PPTX
Arquitectura risc
PPTX
Arquitectura riscc
PPTX
Arquitectura risc
PDF
Arquitectura risc cisc
PDF
Arquitectura RISC-CISC
Arquitectura risc
Arquitectura risc
Arquitectura RISC
Arquitectura risc
Arquitectura riscc
Arquitectura risc
Arquitectura risc cisc
Arquitectura RISC-CISC

La actualidad más candente (20)

PDF
Eduardo evas 5_a _t3
PDF
Byron toapanta 5to a tarea 3
PPT
Arquitectura rics y cisc
PPTX
PPTX
Arquitecturas risc y cisc
PDF
Procesadores Risc y Cisc
PPTX
ARQUITECTURA RISC
PPTX
ARQUITECTURA CISC
PPTX
Arquitectura risc
PPTX
Arquitectura risc
PDF
Procesadores CISC y RISC
PPTX
Arquitectura cisc
PPTX
PDF
Procesadores SISC RISC
PPTX
Cisc
DOCX
Arquitecturas RICS-CISC
PPTX
Arquitectura CISC
PPTX
Arquitecturas RISC - CISC
PPTX
Eduardo evas 5_a _t3
Byron toapanta 5to a tarea 3
Arquitectura rics y cisc
Arquitecturas risc y cisc
Procesadores Risc y Cisc
ARQUITECTURA RISC
ARQUITECTURA CISC
Arquitectura risc
Arquitectura risc
Procesadores CISC y RISC
Arquitectura cisc
Procesadores SISC RISC
Cisc
Arquitecturas RICS-CISC
Arquitectura CISC
Arquitecturas RISC - CISC
Publicidad

Destacado (7)

PDF
PPTX
Ventajas de bdd expo
PDF
Funciones
PPTX
Arquitectura del microprocesador
PDF
Gst fire alarm system ver.2010
PDF
Instalacion y-connf-de-ltsp
DOCX
Resume 2016
Ventajas de bdd expo
Funciones
Arquitectura del microprocesador
Gst fire alarm system ver.2010
Instalacion y-connf-de-ltsp
Resume 2016
Publicidad

Similar a Arquitectura risc (20)

PPTX
Arqutectura risc
DOCX
PDF
Arquitectura risc vs cisc- -linux en caja-
PDF
Byron toapanta 5to a tarea 3
PPTX
Arquitectura risc
PDF
Constante de Coulomb
PDF
Arquitectura risc cisc
DOCX
Discos duros y procesadores
DOCX
Discos duros y procesadores
DOCX
Discos duros y procesadores
DOCX
Discos duros y procesadores
PPTX
Arquitectura risc
PPTX
modelos-risc-y-cisc.pptx
PPTX
Modelos risc y cisc
PDF
Microprocesadores
PDF
Risc y-cisc-1
PDF
Danilo logroño 5to a tarea 3
PDF
Arquitecturasriscycisc 151009090736-lva1-app6892
PPTX
Arquitectura cisc
PPTX
Arquitectura RISC
Arqutectura risc
Arquitectura risc vs cisc- -linux en caja-
Byron toapanta 5to a tarea 3
Arquitectura risc
Constante de Coulomb
Arquitectura risc cisc
Discos duros y procesadores
Discos duros y procesadores
Discos duros y procesadores
Discos duros y procesadores
Arquitectura risc
modelos-risc-y-cisc.pptx
Modelos risc y cisc
Microprocesadores
Risc y-cisc-1
Danilo logroño 5to a tarea 3
Arquitecturasriscycisc 151009090736-lva1-app6892
Arquitectura cisc
Arquitectura RISC

Más de noemirojasramos (10)

PPTX
Subneteo
PPTX
Modelo de referencia tcp
PPTX
Modelo de referencia osi
PPTX
Dispositivos de red
PPTX
Array bidimensional
PPTX
PPTX
Lenguaje ensamblador
PPTX
Microcontrolador
PPTX
Microprocesadores
Subneteo
Modelo de referencia tcp
Modelo de referencia osi
Dispositivos de red
Array bidimensional
Lenguaje ensamblador
Microcontrolador
Microprocesadores

Último (20)

PPTX
Presentacion de Alba Curso Auditores Internos ISO 19011
PPTX
Historia Inteligencia Artificial Ana Romero.pptx
DOCX
TRABAJO GRUPAL (5) (1).docxsjjsjsksksksksk
PPTX
Propuesta BKP servidores con Acronis1.pptx
PPTX
Uso responsable de la tecnología - EEST N°1
PPTX
Acronis Cyber Protect Cloud para Ciber Proteccion y Ciber Seguridad LATAM - A...
PDF
Teoría de estadística descriptiva y aplicaciones .pdf
PPTX
Diapositivas Borrador Rocha Jauregui David Paolo (3).pptx
PDF
Documental Beyond the Code (Dossier Presentación - 2.0)
PPTX
ccna: redes de nat ipv4 stharlling cande
PPTX
la-historia-de-la-medicina Edna Silva.pptx
PDF
ADMINISTRACIÓN DE ARCHIVOS - TICS (SENA).pdf
PPTX
CLAASIFICACIÓN DE LOS ROBOTS POR UTILIDAD
PDF
0007_PPT_DefinicionesDeDataMining_201_v1-0.pdf
PDF
TRABAJO DE TECNOLOGIA.pdf...........................
PDF
NREN - red nacional de investigacion y educacion en LATAM y Europa: Caracteri...
DOCX
Trabajo informatica joel torres 10-.....................
PPTX
Mecanismos-de-Propagacion de ondas electromagneticas
PPTX
modulo seguimiento 1 para iniciantes del
PDF
capacitación de aire acondicionado Bgh r 410
Presentacion de Alba Curso Auditores Internos ISO 19011
Historia Inteligencia Artificial Ana Romero.pptx
TRABAJO GRUPAL (5) (1).docxsjjsjsksksksksk
Propuesta BKP servidores con Acronis1.pptx
Uso responsable de la tecnología - EEST N°1
Acronis Cyber Protect Cloud para Ciber Proteccion y Ciber Seguridad LATAM - A...
Teoría de estadística descriptiva y aplicaciones .pdf
Diapositivas Borrador Rocha Jauregui David Paolo (3).pptx
Documental Beyond the Code (Dossier Presentación - 2.0)
ccna: redes de nat ipv4 stharlling cande
la-historia-de-la-medicina Edna Silva.pptx
ADMINISTRACIÓN DE ARCHIVOS - TICS (SENA).pdf
CLAASIFICACIÓN DE LOS ROBOTS POR UTILIDAD
0007_PPT_DefinicionesDeDataMining_201_v1-0.pdf
TRABAJO DE TECNOLOGIA.pdf...........................
NREN - red nacional de investigacion y educacion en LATAM y Europa: Caracteri...
Trabajo informatica joel torres 10-.....................
Mecanismos-de-Propagacion de ondas electromagneticas
modulo seguimiento 1 para iniciantes del
capacitación de aire acondicionado Bgh r 410

Arquitectura risc

  • 1. CURSO MICROPROCESADORES PROFESOR MARCO AURELIO PORRO CHULLI ESPECIALIDAD ING. SISTEMAS Y TELEMÁTICA CICLO VII INTEGRANTES  LESLY BECERRA DAVILA  NOEMI ROJAS RAMOS AÑO 2016
  • 3. RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse.
  • 4.  Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar).- Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros.  Ausencia de microcódigo.-El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica.  Instrucciones simples, de formato fijo, con pocos modos de direccionamiento.- Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines.  Arquitectura no destructiva de tres direcciones.- contienen los campos de los dos operandos y de su resultado.  Ejecución en ciclos únicos (single-cycle).- El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU.  Ejecución en conductos (pipelined).-Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución.
  • 6.  Multiprocesadores de memoria compartida.- Son sistemas con múltiples procesadores que comparten un único espacio de direcciones de memoria.  Multiprocesadores de memoria distribuida: Se caracterizan porque cada procesador sólo puede acceder a su propia memoria.
  • 7.  Escritura continua.- Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la memoria principal.  Copia posterior.- Es un sistema mucho más eficiente, aunque también más complejo de implementar.  Escritura invalidada.- Impide a una CPU modificar los datos compartidos en su caché hasta que otros caches han invalidado sus copias.  Escritura radiada.- Que requiere que la CPU que modifica los datos compartidos actualice los otros caches.
  • 8. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando MULT de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. RISC ha alcanzado a todos los fabricantes de semiconductores: AMD, Intel, MIPS, Motorota, ROSS, y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, entre otros y sus correspondientes clónicos. La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones. Utiliza un sistema de direcciones no destructivas en RAM. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.
  • 9. Excesiva dependencia en la efectividad del compilador. La depuración de los programas se hace difícil por la programación de instrucciones. Se incrementa el tamaño del código del lenguaje máquina. Necesidad de memoria rápida.
  • 10. La arquitectura RISC (Reduced Instruction Set Computer).Ha sido la consecuencia evolutiva de las CPU. Como su nombre lo indica, se trata de microprocesadores con un conjunto de instrucciones muy reducidas en contraposición a CISC y se caracteriza por poseer un juego de instrucciones lo más reducido posible con un porcentaje alto de ellas que se completan en un ciclo de reloj. Cada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en función de la aplicación concreta que quiera realizar. como para determinar si RISC puede emplearse en forma rentable para una aplicación concreta.
  • 11. Si bien el campo de aplicaciones de las arquitecturas RISC de alta capacidad crece con fuerza, esto no equivale al fin de otras arquitecturas de procesadores y controladores acreditadas que también seguirán perfeccionándose. RISC ofrece soluciones atractivas donde se requiere una elevada capacidad de procesamiento y se presente una orientación hacia los lenguajes de alto nivel, por lo que, los procesadores RISC han conquistado el sector de las estaciones de trabajo. Hoy en día es muy importante tener en cuenta el conocimiento acerca de la arquitectura RISC ya que la tecnología va avanzando día a día para poder saber qué tipo de arquitectura elegir.