SlideShare una empresa de Scribd logo
AREA: MICROPROCESADORES
TEMA: Arquitectura RIS
INGENIERÍA DE SISTEMAS Y TELEMÁTICA VII A
MARITA YUCELI BARTUREN DIAZ
MARIA MAGDALENA FRIAS FRIAS
WILLIAM AGUINAGA QUISPE
PROFESOR: ING. MARCO AURELIO PORRO CHULLI
Arquitectura risc
ARQUITECTURA RISC
Las máquinas RISC protagonizan la
tendencia actual de construcción de
microprocesadores. PowerPC, DEC
Alpha, MIPS, ARM, son ejemplos de
algunos de ellos.
RISC es una filosofía de diseño
de CPU para computadora que está a favor de
conjuntos de instrucciones pequeñas y simples que
toman menor tiempo para ejecutarse.
Arquitectura RISC (reduced instrution set
computer) computadoras con un conjunto de
instrucciones reducido. Esta arquitectura es
básicamente un tipo de diseño de CPU
generalmente usado en microprocesadores o
micro controladores con las siguientes
características
 Sólo las instrucciones de carga y almacenamiento acceden a la
memoria de datos
 Un gran número de registro de uso general, cuya utilización se
optimiza en el compilador.
 Reporte de instrucción limitado, sencillo y con formato fijo
 Especial énfasis en la segmentación y unidad de control
cableada.
ARQUITECTURA RISC
 Analizar las aplicaciones para encontrar las operaciones clave.
 Diseñar un bus de datos que sea óptimo para las operaciones
clave.
 Diseñar instrucciones que realicen las operaciones clave
utilizando el bus de datos.
 Agregar nuevas instrucciones sólo si no hacen más lenta a la
máquina.
 Repetir este proceso para otros recursos.
ARQUITECTURA RISC
Multiproceso es tradicionalmente conocido
como el uso de múltiples procesos
concurrentes en un sistema en lugar de un
único proceso en un instante determinado.
Como la multitarea que permite a múltiples
procesos compartir una única CPU,
múltiples CPUs pueden ser utilizados para
ejecutar múltiples hilos dentro de un único
proceso
ARQUITECTURA RISC
La forma en que la memoria es actualizada por los caches
locales puede tener un gran impacto en las prestaciones
de un sistema multiprocesador. Básicamente hay dos
métodos:
 Escritura continua (write-through). Requiere que
todas las escrituras realizadas en el caché actualicen
asimismo los datos de la memoria principal. De esta
forma, la memoria principal siempre tiene la última
copia de los datos,
ARQUITECTURA RISC
 Copia posterior (copy-back). Es un sistema mucho más
eficiente, aunque también más complejo de implementar.
Hay dos métodos para mantener cada línea de caché idéntica a
las demás:
 Escritura radiada (write-broadcast), que requiere que la CPU
que modifica los datos compartidos actualice los otros caches,
 Escritura invalidada (write-invalidate), impide a una CPU
modificar los datos compartidos en su caché hasta que otros
caches han invalidado sus copias.
ARQUITECTURA RISC
 La CPU trabaja más rápido al utilizar menos ciclos de
reloj para ejecutar instrucciones.
 Utiliza un sistema de direcciones no destructivas en
RAM. Eso significa que a diferencia de CISC, RISC
conserva después de realizar
sus operaciones en memoria los dos operando y su
resultado, reduciendo la ejecución de nuevas
operaciones.
 Cada instrucción puede ser ejecutada en un solo ciclo
del CPU
ARQUITECTURA RISC
 Excesiva dependencia en la efectividad del
compilador
 La depuración de los programas se hacen difícil
por la programación de instrucciones
 Se incrementa el tamaño del código de lenguaje
maquina
 Necesita de memoria rápida
ARQUITECTURA RISC
 Analizar previamente que es una arquitectura de
computador
 Durante el estudio de las arquitecturas RISC Y CISC investigar
ejemplos de los dispositivos que usan este tipo de
tecnología
 Considerar las principales ventajas y desventajas de las
arquitecturas RISC Y CISC para establecer el porqué de su
creación y el impacto que tuvo.
 Tener bien claros los conceptos básicos sobre la arquitectura
de ordenadores, caso contrario al revisar los temas de este
informe el análisis será más complejas.
ARQUITECTURA RISC
Cada usuario debe decidirse a favor o en contra de determinada
arquitectura de procesador en función de la aplicación concreta que
quiera realizar. Esto vale tanto para la decisión por una determinada
arquitectura CISC o RISC, como para determinar si RISC puede
emplearse en forma rentable para una aplicación concreta. Los
costos, por su parte, también serán evaluados.
ARQUITECTURA RISC
Arquitectura risc

Más contenido relacionado

PPTX
Arquitectura risc
PDF
Eduardo evas 5_a _t3
PPTX
Arquitectura RISC
PPTX
Arquitectura risc
PPTX
Arquitectura risc
PDF
Byron toapanta 5to a tarea 3
PPTX
Arquitectura de los Micropocesadores
PDF
Arquitectura risc cisc
Arquitectura risc
Eduardo evas 5_a _t3
Arquitectura RISC
Arquitectura risc
Arquitectura risc
Byron toapanta 5to a tarea 3
Arquitectura de los Micropocesadores
Arquitectura risc cisc

La actualidad más candente (17)

PPTX
PDF
Arquitectura RISC-CISC
PPT
Arquitectura rics y cisc
PPTX
Arquitectura risc
PPTX
Arquitectura riscc
PPTX
Procedimientos almacenados
PPTX
Arquitectura risc
PPTX
Arquitecturas risc y cisc
PDF
Hernan espinoza 5to_b_t#3
DOCX
Discos duros y procesadores
DOCX
Discos duros y procesadores
PPTX
Arqutectura risc
PPTX
ARQUITECTURA CISC
PPTX
97 2003
PPTX
Cisc
PPTX
Arquitectura cisc
PPT
Arqutecturas harvrd, von newman y risc
Arquitectura RISC-CISC
Arquitectura rics y cisc
Arquitectura risc
Arquitectura riscc
Procedimientos almacenados
Arquitectura risc
Arquitecturas risc y cisc
Hernan espinoza 5to_b_t#3
Discos duros y procesadores
Discos duros y procesadores
Arqutectura risc
ARQUITECTURA CISC
97 2003
Cisc
Arquitectura cisc
Arqutecturas harvrd, von newman y risc
Publicidad

Destacado (12)

DOCX
Sample text advertising
PPTX
Academic Support Programs
PDF
MSS Brochure_Final
DOCX
Daftar pustaka pbl
PPTX
Datadriven charts
DOC
Office Supplies ZWB Release Final copy
PDF
Los cambios de estado
PPTX
Omeprazole on Iron uptake. OptiFer® MediTec original heme-iron uncontested up...
PPT
Ceph With Quanta Stor
PDF
xFlow分析の基礎と実例
PDF
Antibioticos neonatales
PDF
DDoS対策の自動化
Sample text advertising
Academic Support Programs
MSS Brochure_Final
Daftar pustaka pbl
Datadriven charts
Office Supplies ZWB Release Final copy
Los cambios de estado
Omeprazole on Iron uptake. OptiFer® MediTec original heme-iron uncontested up...
Ceph With Quanta Stor
xFlow分析の基礎と実例
Antibioticos neonatales
DDoS対策の自動化
Publicidad

Similar a Arquitectura risc (20)

DOCX
PPTX
ARQUITECTURA RISC
PDF
Arquitectura risc vs cisc- -linux en caja-
PDF
Microprocesadores
PPTX
Arquitectura risc
PDF
Constante de Coulomb
PDF
Arquitectura risc cisc
PPTX
Arquitectura RISC
DOCX
Discos duros y procesadores
PDF
Arquitecturasriscycisc 151009090736-lva1-app6892
PPTX
DOCX
Discos duros y procesadores
PPTX
arquitecturas Modernas
PPTX
Arquitectura de Microprocesadores Modernos.
PPTX
PPTX
CISC
PPTX
Modelos risc y cisc
PPTX
modelos-risc-y-cisc.pptx
PPTX
Arquitectura risc
ARQUITECTURA RISC
Arquitectura risc vs cisc- -linux en caja-
Microprocesadores
Arquitectura risc
Constante de Coulomb
Arquitectura risc cisc
Arquitectura RISC
Discos duros y procesadores
Arquitecturasriscycisc 151009090736-lva1-app6892
Discos duros y procesadores
arquitecturas Modernas
Arquitectura de Microprocesadores Modernos.
CISC
Modelos risc y cisc
modelos-risc-y-cisc.pptx
Arquitectura risc

Más de Yuceli Barturen Diaz (9)

PPTX
Protocolo de internet
PPTX
Modelo de referencia tcp
PPTX
PPTX
Dispositivos de red
PPTX
Clasificacion de-redes
PPTX
Salto condicional mari
PPTX
Lenguaje assembler
PPTX
Microprocesadores
Protocolo de internet
Modelo de referencia tcp
Dispositivos de red
Clasificacion de-redes
Salto condicional mari
Lenguaje assembler
Microprocesadores

Último (20)

PPTX
MATEMATICAS GEOMETRICA USO TRANSPORTADOR
PDF
Teologia-Sistematica-Por-Lewis-Sperry-Chafer_060044.pdf
PDF
Mi Primer Millon - Poissant - Godefroy Ccesa007.pdf
DOC
4°_GRADO_-_SESIONES_DEL_11_AL_15_DE_AGOSTO.doc
PDF
Texto Digital Los Miserables - Victor Hugo Ccesa007.pdf
PDF
Como Potenciar las Emociones Positivas y Afrontar las Negativas Ccesa007.pdf
PDF
MATERIAL DIDÁCTICO 2023 SELECCIÓN 1_REFORZAMIENTO 1° BIMESTRE.pdf
PDF
Iniciación Al Aprendizaje Basado En Proyectos ABP Ccesa007.pdf
DOCX
Programa_Sintetico_Fase_4.docx 3° Y 4°..
PDF
RM2025 - FUNDAMENTOS TEÓRICOS - PEDIATRÍA.pdf
PDF
Telos 127 Generacion Al fa Beta - fundaciontelefonica
PDF
EL aprendizaje adaptativo bajo STEM+H.pdf
PDF
Integrando la Inteligencia Artificial Generativa (IAG) en el Aula
PDF
Los10 Mandamientos de la Actitud Mental Positiva Ccesa007.pdf
PPTX
TEMA 1ORGANIZACIÓN FUNCIONAL DEL CUERPO, MEDIO INTERNO Y HOMEOSTASIS (3) [Aut...
PDF
La Inteligencia Emocional - Fabian Goleman TE4 Ccesa007.pdf
PDF
Los hombres son de Marte - Las mujeres de Venus Ccesa007.pdf
PDF
TOMO II - LITERATURA.pd plusenmas ultras
DOCX
PLAN DE CASTELLANO 2021 actualizado a la normativa
PDF
Introduccion a la Investigacion Cualitativa FLICK Ccesa007.pdf
MATEMATICAS GEOMETRICA USO TRANSPORTADOR
Teologia-Sistematica-Por-Lewis-Sperry-Chafer_060044.pdf
Mi Primer Millon - Poissant - Godefroy Ccesa007.pdf
4°_GRADO_-_SESIONES_DEL_11_AL_15_DE_AGOSTO.doc
Texto Digital Los Miserables - Victor Hugo Ccesa007.pdf
Como Potenciar las Emociones Positivas y Afrontar las Negativas Ccesa007.pdf
MATERIAL DIDÁCTICO 2023 SELECCIÓN 1_REFORZAMIENTO 1° BIMESTRE.pdf
Iniciación Al Aprendizaje Basado En Proyectos ABP Ccesa007.pdf
Programa_Sintetico_Fase_4.docx 3° Y 4°..
RM2025 - FUNDAMENTOS TEÓRICOS - PEDIATRÍA.pdf
Telos 127 Generacion Al fa Beta - fundaciontelefonica
EL aprendizaje adaptativo bajo STEM+H.pdf
Integrando la Inteligencia Artificial Generativa (IAG) en el Aula
Los10 Mandamientos de la Actitud Mental Positiva Ccesa007.pdf
TEMA 1ORGANIZACIÓN FUNCIONAL DEL CUERPO, MEDIO INTERNO Y HOMEOSTASIS (3) [Aut...
La Inteligencia Emocional - Fabian Goleman TE4 Ccesa007.pdf
Los hombres son de Marte - Las mujeres de Venus Ccesa007.pdf
TOMO II - LITERATURA.pd plusenmas ultras
PLAN DE CASTELLANO 2021 actualizado a la normativa
Introduccion a la Investigacion Cualitativa FLICK Ccesa007.pdf

Arquitectura risc

  • 1. AREA: MICROPROCESADORES TEMA: Arquitectura RIS INGENIERÍA DE SISTEMAS Y TELEMÁTICA VII A MARITA YUCELI BARTUREN DIAZ MARIA MAGDALENA FRIAS FRIAS WILLIAM AGUINAGA QUISPE PROFESOR: ING. MARCO AURELIO PORRO CHULLI
  • 3. ARQUITECTURA RISC Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, son ejemplos de algunos de ellos. RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. Arquitectura RISC (reduced instrution set computer) computadoras con un conjunto de instrucciones reducido. Esta arquitectura es básicamente un tipo de diseño de CPU generalmente usado en microprocesadores o micro controladores con las siguientes características
  • 4.  Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos  Un gran número de registro de uso general, cuya utilización se optimiza en el compilador.  Reporte de instrucción limitado, sencillo y con formato fijo  Especial énfasis en la segmentación y unidad de control cableada. ARQUITECTURA RISC
  • 5.  Analizar las aplicaciones para encontrar las operaciones clave.  Diseñar un bus de datos que sea óptimo para las operaciones clave.  Diseñar instrucciones que realicen las operaciones clave utilizando el bus de datos.  Agregar nuevas instrucciones sólo si no hacen más lenta a la máquina.  Repetir este proceso para otros recursos. ARQUITECTURA RISC
  • 6. Multiproceso es tradicionalmente conocido como el uso de múltiples procesos concurrentes en un sistema en lugar de un único proceso en un instante determinado. Como la multitarea que permite a múltiples procesos compartir una única CPU, múltiples CPUs pueden ser utilizados para ejecutar múltiples hilos dentro de un único proceso ARQUITECTURA RISC
  • 7. La forma en que la memoria es actualizada por los caches locales puede tener un gran impacto en las prestaciones de un sistema multiprocesador. Básicamente hay dos métodos:  Escritura continua (write-through). Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la memoria principal. De esta forma, la memoria principal siempre tiene la última copia de los datos, ARQUITECTURA RISC
  • 8.  Copia posterior (copy-back). Es un sistema mucho más eficiente, aunque también más complejo de implementar. Hay dos métodos para mantener cada línea de caché idéntica a las demás:  Escritura radiada (write-broadcast), que requiere que la CPU que modifica los datos compartidos actualice los otros caches,  Escritura invalidada (write-invalidate), impide a una CPU modificar los datos compartidos en su caché hasta que otros caches han invalidado sus copias. ARQUITECTURA RISC
  • 9.  La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.  Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operando y su resultado, reduciendo la ejecución de nuevas operaciones.  Cada instrucción puede ser ejecutada en un solo ciclo del CPU ARQUITECTURA RISC
  • 10.  Excesiva dependencia en la efectividad del compilador  La depuración de los programas se hacen difícil por la programación de instrucciones  Se incrementa el tamaño del código de lenguaje maquina  Necesita de memoria rápida ARQUITECTURA RISC
  • 11.  Analizar previamente que es una arquitectura de computador  Durante el estudio de las arquitecturas RISC Y CISC investigar ejemplos de los dispositivos que usan este tipo de tecnología  Considerar las principales ventajas y desventajas de las arquitecturas RISC Y CISC para establecer el porqué de su creación y el impacto que tuvo.  Tener bien claros los conceptos básicos sobre la arquitectura de ordenadores, caso contrario al revisar los temas de este informe el análisis será más complejas. ARQUITECTURA RISC
  • 12. Cada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en función de la aplicación concreta que quiera realizar. Esto vale tanto para la decisión por una determinada arquitectura CISC o RISC, como para determinar si RISC puede emplearse en forma rentable para una aplicación concreta. Los costos, por su parte, también serán evaluados. ARQUITECTURA RISC