Flip flop 2
- 2. DEFINICIÓN Son circuitos lógicos que siguen un orden específico. El uso de compuertas lógicas permite almacenar números binarios y eliminarlos en un momento requerido.
- 3. FLIP FLOP NAND La señal de entrada en SET establece la condición de operación: SET RESET Qn+1 0 0 No permitido 0 1 1 1 0 0 1 1 Sin cambio
- 4. FLIP FLOP NOR El funcionamiento es similar al Flip Flop Nand, solo que la condición no permitida es cuando ambas entradas sin 1 SET RESET Qn+1 0 0 Sin cambio 0 1 0 1 0 1 1 1 No permitido
- 5. PULSOS DIGITALES Al desconocer las condiciones iniciales del Flip Flop, es necesario utilizar un pulso de reloj, el cual activará al dispositivo por subida de flanco, nivel o bajada de flanco
- 7. DISPARO DE FLIP FLOP
- 11. Parámetro de los Flip-Flops Tiempo de establecimiento (SET UP TIME). Es el tiempo anterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. Tiempo de mantenimiento (HOLD TIME). Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. Frecuencia máxima de reloj. Es la frecuencia máxima admisible de la señal de reloj que garantiza el fabricante. Duración del tiempo alto de reloj. Es el tiempo mínimo que debe durar la parte alta del impulso de reloj. Duración del tiempo bajo de reloj. Es el tiempo mínimo que debe durar la parte baja del impulso de reloj. Tiempo bajo de PRESET Y CLEAR. Es el tiempo mínimo que debe activarse las entradas asíncronas para garantizar su funcionamiento
- 12. PROBLEMA