SlideShare a Scribd company logo
Vga core Stefano Magnoni: stefano.magnoni@dresd.org Arber Ngjela: arber.ngjela@dresd.org  3D-Dresd
Index Standard VGA Breve storia Connettori Temporizzazione del segnale Vga core Come Entity Architecture Work in progress Problema Flusso previsto Si vedrà Eventuale flusso successivo Demo
Standard VGA VGA è l’acronimo di Video Graphics Array Questo standard è stato intordotto da IBM in 1987 Oggigiorno è sorpassato Il VGA rimane tutt'oggi un importante standard grafico. È infatti il "minimo comune denominatore" che  tutte  le schede grafiche devono essere in grado di gestire, ancor prima di caricare driver specifico della scheda. (ad esempio lo splash screen di windows viene caricato in modalità VGA )‏
Standard VGA Grafico comparativo delle varie modalità di visualizzazione standard
Connettore
Signal timing(1)‏ I Pixel vengono disegnati sequenzialmente da sinistra a  destra e dall’alto verso il basso dello schermo Per implementare la sincronizzazione dei cannoni elettronici si comandano i segnali HSYNC and VSYNC
Signal timing(2)‏ HSYNC (Horizontal Syncronization) viene ulizzato per dire al monitor che ha finito di disegnare la riga di pixel (e quindi deve andare a capo)‏ VSYNC (Vetical Syncronization) viene ulizzato per dire al monitor che ha finito di disegnare l’intera immagine (e che può tornare al punto iniziale Riga 0, Colonna 0 )‏
Signal timing(3)‏
Signal timing(4)‏ HSYNC e VSYNC possono essere “alti” anche dopo il “Tempo di porch”... Il tempo di porch infatti rappresenta il tempo che impiega il “cannone a tornare indietro”
VGA core VGA core si occupa di scorrere il banco di ram (IC10 su spartan3) e di disegnare il suo contenuto su di un monitor Legge 16 bit e ne disegna 3 per volta 3 bit rappresentano un pixel, quindi, con una parola di 16 bit possiamo rappresentare 5 pixel. Ogni16 bit abbiamo un bit inutilizzato,quindi, per ogni immagine abbiamo 61440 bit inutilizzati (6,25% della memoria occupata)‏
VGA core (Entity)‏ Input ports: Data(0:15)‏ Clk50_in Output ports: Addr(0:17)‏ Red_out /Blue_out/Green_out HSYNC/VSYNC Csb Oeb web
Work in progress... PROBLEMA: Si vuole creare una piattaforma per analisi di immagine ( filtri, blob-detection etc) che tramite una interfaccia VGA permetta di mostrare i risultati ottenuti senza rispedire le immagini al PC via seriale per la loro singola visualizzazione.
Work in progress... PRIMO TENTATIVO DI SOLUZIONE: Abbiamo tentato di interfacciare il componente verso il bus OPB. Il core deve gestire gli indirizzi quando ne ha bisogno, deve quindi essere Master sul bus. Purtroppo nonostante si lavori con una risoluzione molto bassa la quantità di informazioni e la frequenza con cui ci si deve accedere richiederebbe quasi l’intero bus.
Work in progress... SOLUZIONE CHE SI STA SEGUENDO. Il core rimane “Stand-alone” (non collegato a nessun bus)‏ In questo caso però la Ram è dedicata al core... Per far si che anche altri componenti accedano alla Ram si è previsto di utilizzare un sistema riconfigurabile che utilizza 2 schede: La prima si occupa di riconfigurare la seconda per le varie operazioni operazioni che si vogliono compiere. La seconda è dedicata appunto all’editing dell’immagine.
Work in progress... VGA Monitor Jtag Cable
FLUSSO PREVISTO: La scheda A riceve tramire RS232 dal PC i bistream con cui riconfigurerà la scheda B (tramite riconfigurazione esterna & totale)‏ La scheda A carica sulla scheda B il bistream che permette di ricevere l’immagine da PC tramite RS232 Il Pc manda l’immagine alla scheda B La scheda A riconfigura la scheda B con il bistream che contiene il VGA core permettendo quindi di vedere l’immagine sul monitor La scheda A riconfigura la scheda B con un bistream che esegua una qualsiasi operazione sull’immagine ( ad esempio Blob detection o edge detection)‏ Si torna al punto 4.... Work in progress...
Si vedrà....... VGA Monitor Jtag Cable Comunication cable Eventuale seconda versione:
FLUSSO EVENTUALMENTE SUCCESSIVO: In questo caso sarà la scheda A a gestire la ricezione diretta dell’immagine dalla seriale e a trasferirla successivamente sulla scheda B In questo modo non sarà più necessario gestire 2 comunicazioni seriali (Da Pc a scheda A & Da Pc a scheda B)‏ Si vedrà.......
{  Ora incrociamo le dita tutti insieme...  } Demo

More Related Content

PPT
3D-DRESD INCA
PPT
3DD 1e Christian B
PPT
3D-DRESD DRC
PPT
3DD 1e IPGen
PPT
3D-DRESD RABAN
PPT
Il Personal Computer
PPT
3rd 3DDRESD: DReAMS
PDF
RCIM 2008 -- EHW
3D-DRESD INCA
3DD 1e Christian B
3D-DRESD DRC
3DD 1e IPGen
3D-DRESD RABAN
Il Personal Computer
3rd 3DDRESD: DReAMS
RCIM 2008 -- EHW

Similar to 3rd 3DDRESD: VGA Core (20)

PDF
Videoproduzione nella scuola
PDF
Arkanoid on Altera DE-1
PPT
Il Personal Computer
PPTX
Informazioni sui
PDF
Desdinova Engine: Motore grafico 3D per rendering di ambienti outdoor in temp...
DOC
Scheda video word
ODP
Lezioni 2009
PPT
DHow2 - L4
PDF
Vavd744 ok
PDF
Slide formati video
PDF
Evento CDVS: 01 - Chiariglione "Il ruolo degli standard audiovisivi"
PDF
Vavd746 d
ODP
Video Digitale - Acquisizione e Manipolazione
PPT
Descrizione dell'hardware di un computer.ppt
PDF
Architettura pc - Slide - Ing. Cristian Randieri - www.intellisystem.it
PPTX
Gestione dell'I/O all'interno dei Sistemi Operativi
DOCX
appunti degli argomenti di informatica trattati dal primo al terzo anno di liceo
PPTX
Crestron av professionale 2012
PPT
Thesis Ardemagni Sangalli Slide It
Videoproduzione nella scuola
Arkanoid on Altera DE-1
Il Personal Computer
Informazioni sui
Desdinova Engine: Motore grafico 3D per rendering di ambienti outdoor in temp...
Scheda video word
Lezioni 2009
DHow2 - L4
Vavd744 ok
Slide formati video
Evento CDVS: 01 - Chiariglione "Il ruolo degli standard audiovisivi"
Vavd746 d
Video Digitale - Acquisizione e Manipolazione
Descrizione dell'hardware di un computer.ppt
Architettura pc - Slide - Ing. Cristian Randieri - www.intellisystem.it
Gestione dell'I/O all'interno dei Sistemi Operativi
appunti degli argomenti di informatica trattati dal primo al terzo anno di liceo
Crestron av professionale 2012
Thesis Ardemagni Sangalli Slide It
Ad

More from Marco Santambrogio (20)

PPT
RCIM 2008 - - hArtes Atmel
PDF
RCIM 2008 - - UniCal
PDF
RCIM 2008 - - ALTERA
PDF
DHow2 - L6 VHDL
PDF
DHow2 - L6 Ant
PDF
DHow2 - L5
PDF
RCIM 2008 - - ALaRI
PDF
RCIM 2008 - Modello Scheduling
PDF
RCIM 2008 - HLR
PDF
RCIM 2008 - Modello Generale
PDF
RCIM 2008 - Allocation Relocation
PPT
RCIM 2008 - - hArtes_Ferrara
PDF
RCIM 2008 - Janus
PDF
RCIM 2008 - Intro
PPT
DHow2 - L2
PPT
DHow2 - L1
PPT
RCW@DEI - Treasure hunt
PDF
RCW@DEI - ADL
PPT
RCW@DEI - Design Flow 4 SoPc
PPT
RCW@DEI - Real Needs And Limits
RCIM 2008 - - hArtes Atmel
RCIM 2008 - - UniCal
RCIM 2008 - - ALTERA
DHow2 - L6 VHDL
DHow2 - L6 Ant
DHow2 - L5
RCIM 2008 - - ALaRI
RCIM 2008 - Modello Scheduling
RCIM 2008 - HLR
RCIM 2008 - Modello Generale
RCIM 2008 - Allocation Relocation
RCIM 2008 - - hArtes_Ferrara
RCIM 2008 - Janus
RCIM 2008 - Intro
DHow2 - L2
DHow2 - L1
RCW@DEI - Treasure hunt
RCW@DEI - ADL
RCW@DEI - Design Flow 4 SoPc
RCW@DEI - Real Needs And Limits
Ad

3rd 3DDRESD: VGA Core

  • 1. Vga core Stefano Magnoni: stefano.magnoni@dresd.org Arber Ngjela: arber.ngjela@dresd.org 3D-Dresd
  • 2. Index Standard VGA Breve storia Connettori Temporizzazione del segnale Vga core Come Entity Architecture Work in progress Problema Flusso previsto Si vedrà Eventuale flusso successivo Demo
  • 3. Standard VGA VGA è l’acronimo di Video Graphics Array Questo standard è stato intordotto da IBM in 1987 Oggigiorno è sorpassato Il VGA rimane tutt'oggi un importante standard grafico. È infatti il "minimo comune denominatore" che tutte le schede grafiche devono essere in grado di gestire, ancor prima di caricare driver specifico della scheda. (ad esempio lo splash screen di windows viene caricato in modalità VGA )‏
  • 4. Standard VGA Grafico comparativo delle varie modalità di visualizzazione standard
  • 6. Signal timing(1)‏ I Pixel vengono disegnati sequenzialmente da sinistra a destra e dall’alto verso il basso dello schermo Per implementare la sincronizzazione dei cannoni elettronici si comandano i segnali HSYNC and VSYNC
  • 7. Signal timing(2)‏ HSYNC (Horizontal Syncronization) viene ulizzato per dire al monitor che ha finito di disegnare la riga di pixel (e quindi deve andare a capo)‏ VSYNC (Vetical Syncronization) viene ulizzato per dire al monitor che ha finito di disegnare l’intera immagine (e che può tornare al punto iniziale Riga 0, Colonna 0 )‏
  • 9. Signal timing(4)‏ HSYNC e VSYNC possono essere “alti” anche dopo il “Tempo di porch”... Il tempo di porch infatti rappresenta il tempo che impiega il “cannone a tornare indietro”
  • 10. VGA core VGA core si occupa di scorrere il banco di ram (IC10 su spartan3) e di disegnare il suo contenuto su di un monitor Legge 16 bit e ne disegna 3 per volta 3 bit rappresentano un pixel, quindi, con una parola di 16 bit possiamo rappresentare 5 pixel. Ogni16 bit abbiamo un bit inutilizzato,quindi, per ogni immagine abbiamo 61440 bit inutilizzati (6,25% della memoria occupata)‏
  • 11. VGA core (Entity)‏ Input ports: Data(0:15)‏ Clk50_in Output ports: Addr(0:17)‏ Red_out /Blue_out/Green_out HSYNC/VSYNC Csb Oeb web
  • 12. Work in progress... PROBLEMA: Si vuole creare una piattaforma per analisi di immagine ( filtri, blob-detection etc) che tramite una interfaccia VGA permetta di mostrare i risultati ottenuti senza rispedire le immagini al PC via seriale per la loro singola visualizzazione.
  • 13. Work in progress... PRIMO TENTATIVO DI SOLUZIONE: Abbiamo tentato di interfacciare il componente verso il bus OPB. Il core deve gestire gli indirizzi quando ne ha bisogno, deve quindi essere Master sul bus. Purtroppo nonostante si lavori con una risoluzione molto bassa la quantità di informazioni e la frequenza con cui ci si deve accedere richiederebbe quasi l’intero bus.
  • 14. Work in progress... SOLUZIONE CHE SI STA SEGUENDO. Il core rimane “Stand-alone” (non collegato a nessun bus)‏ In questo caso però la Ram è dedicata al core... Per far si che anche altri componenti accedano alla Ram si è previsto di utilizzare un sistema riconfigurabile che utilizza 2 schede: La prima si occupa di riconfigurare la seconda per le varie operazioni operazioni che si vogliono compiere. La seconda è dedicata appunto all’editing dell’immagine.
  • 15. Work in progress... VGA Monitor Jtag Cable
  • 16. FLUSSO PREVISTO: La scheda A riceve tramire RS232 dal PC i bistream con cui riconfigurerà la scheda B (tramite riconfigurazione esterna & totale)‏ La scheda A carica sulla scheda B il bistream che permette di ricevere l’immagine da PC tramite RS232 Il Pc manda l’immagine alla scheda B La scheda A riconfigura la scheda B con il bistream che contiene il VGA core permettendo quindi di vedere l’immagine sul monitor La scheda A riconfigura la scheda B con un bistream che esegua una qualsiasi operazione sull’immagine ( ad esempio Blob detection o edge detection)‏ Si torna al punto 4.... Work in progress...
  • 17. Si vedrà....... VGA Monitor Jtag Cable Comunication cable Eventuale seconda versione:
  • 18. FLUSSO EVENTUALMENTE SUCCESSIVO: In questo caso sarà la scheda A a gestire la ricezione diretta dell’immagine dalla seriale e a trasferirla successivamente sulla scheda B In questo modo non sarà più necessario gestire 2 comunicazioni seriali (Da Pc a scheda A & Da Pc a scheda B)‏ Si vedrà.......
  • 19. { Ora incrociamo le dita tutti insieme... } Demo