Introducción a Quartus II v15.0 - (Quartus II 2015 Introduction)

QUARTUS II V15.0
Pedro Álvarez Guirado

INDICE
1.INTRODUCCION
2.WEB EDITION VS SUBCRIPTION EDITION
3.MEJORAS RESPECTO DE QUARTUS II
9.0
4.QUARTUS II Vs XILINX ISE
5.CONCLUSION
6.BIBLIOGRAFIA

1.INTRODUCCIÓN
∙ Quartus II es un programa de lógica programable
producido por Altera.
∙ Permite analizar y sintetizar diseños de HDL así como
analizar su rendimiento temporal y examinar diagramas
RTL (Register-transfer level) de circuitos.
∙ Quartus II acepta el uso de VHDL y Verilog como
lenguajes de programación HDL.
∙ Quartus II es un entorno que permite programar PLDs
(FPGAs, SOCs y CPLDs).

2. WEB EDITION VS
SUBCRIPTION EDITION

2. WEB EDITION VS SUBCRIPTION
EDITION•“Web Edition” es una versión libre para
descargar gratuitamente. Solo están
disponibles un número limitado de tarjetas de
Altera.
•La familia de FPGAs Cyclone (de bajo coste) es
soportada por esta edición, así como la familia
MAX de CPLDs. Ambas son versiones ideales
para instituciones educativas.

EDITION• “Subcription Edition” también está disponible para su descarga
gratuita, pero necesitamos pagar una licencia para utilizar el
software al completo. Si utilizamos la licencia libre “Web
Edition” podremos utilizar el programa pero con una restricción
en los dispositivos que podemos usar.

EDITION Web Edition Subcription Edition
Dispositivos
soportados
FPGAs: Ciclone IV,
Max 10 y Ciclone V
(excepto 5CEA9
y5CGXC9) y
EP2AGX45 (Arria II)
FPGAs: All (Arria 10,
Arria 5, Arria II
además de Stratix IV
y V)
Ciclone V SoCs SI (Todos) SI (Todos)
Qsys SI SI
Spectra-Q Engine NO SI
LogicLock NO SI
Multiprocesador NO SI
SignalTap™ II Logic NO SI

3. QUARTUS 15.0 VS QUARTUS 9.0

3.MEJORAS INTRODUCIDAS
• v.8 - 2008 - DSP Builder Advanced Blockset es una
herramienta de desarrollo de procesamiento de señal
digital (DSP) que interactúa entre el software Quartus
II y herramientas MathWorks MATLAB / Simulink DSP.
• v.11 - 2011 - Qsys es la herramienta de integración
de sistemas de nueva generación.
• v.12 - 2012 - SDK de Altera para OpenCL ofrece un
entorno de diseño para implementar aplicaciones
OpenCL para FPGAs ayudándose de C.

MEJORAS DEL TIEMPO DE
COMPILACION EN FUNCIÓN
DE LA VERSION DE QUARTUS
Si observamos la gráfica de
años, el lanzamiento de
Quartus v9.0 se corresponde
con el año 2009.
Si comparamos con el año
2014 vemos como el tiempo
de compilación se ha
reducido un 50%.

3. QSYS VS SOPC
SOPC Builder (System on a Programmable Chip Builder) es un software que
automatiza la conexión de componentes de hardware para crear un sistema que
se ejecuta en FPGAs. Incorpora una biblioteca de componentes asignados y
permite la incorporación de nuevos componentes.
Qsys herramienta de sistemas integrados que sustituye a SOPC Builder. Se usa
en FPGAs con arquitecturas NoC. Qsys da mayor rendimiento respecto de SOPC
Builder, además de una mejor reutilización del diseño y una verificacion más
rápida.

3. SOC EDS
• SoC EDS (System on Chip Embedded Design Suite) es
un conjunto de herramientas de desarrollo, programas
de utilidad, software de gestión de tiempo, y ejemplos
para ayudar a desarrollar software de sistemas
embebidos en FPGAs.

3.FPGAS
FPGAS QUARTUS II 9.0 QUARTUS II 15.0
STRATIX II, GX, III, IV, + V y 10
Arria GX, II GX + V GX;GT;SX;
GZ,SX
Cyclone Series I,II,III,IV I, II, III, IV y V
MAX II II, 5 y 10

3. CUBO DE MEMORIA HÍBRIDO (HMC)
• HMC es una tecnología DRAM. Combina lo mejor de la
lógica y la DRAM. Las capas de DRAM manejan solo
datos, mientras que la capa lógica se ocupa de todo el
control dentro de la HMC.
• Puede alcanzar velocidades de hasta 15 Gbps.

Introducción a Quartus II v15.0 - (Quartus II 2015 Introduction)

3. SPECTRA Q-ENGINE
• Conjunto de algoritmos más rápidos y escalables, una
nueva infraestructura de base de datos jerárquica, y
una nueva tecnología de compilación unificada.
• 8 veces más rápido en tiempos de compilación,
mejorando algoritmos, incrementando optimizaciones
y distribuyendo compilaciones.
• 10 veces mas rápido diseñando puertos I/O.
• Diseño de entrada 5 veces más rápido al elevar el nivel
de abstracción.

3. SPECTRA Q-ENGINE
Menos iteraciones Compatibilidad
Software/Hardware

3. SPECTRA Q-ENGINE
BluePrint Platform Designer

4. QUARTUS II VS XILINX ISE
• Tabla comparativa:

4. QUARTUS II VS XILINX ISE
• Quartus II es en general mejor: simula en menos
tiempo, tiene una mejor interfaz gráfica de usuario, un
mejor soporte HDL.
• El punto bajo de Quartus era su simulador (ModelSim)
aunque en las nuevas versiones Altera lo ha mejorado.
• ISE es bastante bueno en general. Sus puntos bajos
son el apoyo HDL básico y los tiempos de simulación.
• Xilinx tradicionalmente posee mejor silicio y Altera
mejor software.

5. CONCLUSIONES
Mejoras respecto de la versión 9.0:
• Interfaz gráfica y diseño
• Mayor rendimiento y menor tiempo de compilación
• Compatibilidad con mayor número de FPGAs
• Menor consumo de potencia
• Facilidad de uso

6. BIBLIOGRAFÍA
• http://www.eetimes.com/document.asp?doc_id=1326574
[1]
• https://www.altera.com/products/design-software/fpga-
design/quartus-ii/overview.html [2]
• http://www.fpga4fun.com/FPGAsoftware1.html [3]
• http://en.wikipedia.org/wiki/Altera_Quartus [4]
• http://www.eejournal.com/archives/articles/20140225-
rivalry/ [5]
• https://www.altera.com/content/dam/altera-
www/global/en_US/pdfs/literature/po/ss_quartussevswe.
pdf [6]

Introducción a Quartus II v15.0 - (Quartus II 2015 Introduction)

Más contenido relacionado

La actualidad más candente (20)

Similar a Introducción a Quartus II v15.0 - (Quartus II 2015 Introduction) (20)

Último (20)

Introducción a Quartus II v15.0 - (Quartus II 2015 Introduction)