SlideShare una empresa de Scribd logo
9
Lo más leído
10
Lo más leído
19
Lo más leído
Diseño Combinacional
Mapas K
José Ángel Pérez Martínez
Mapas K
• Herramienta que permite reducir el diseño
Digital de las tabla de verdad.
• Reduce en gran medida el circuito realizando,
misma función pero con el mínimo de
circuitos posibles.
• Mucho más simple que usar Algebra
Booleana.
• La reducción puede variar.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

-Se determinan todas las combinaciones
posibles en las entradas A B C (El orden no
importa).

El orden puede ser aleatorio, pero por cuestiones de
facilidad y orden se propone usar la numeración
ascendente en binaria. De esta manera se cubren todas
las combinaciones posible, aunque si su diseño lo
requiere puede utilizar las combinaciones que desee y
en el orden que se le facilite.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

M1

M2

M3

1

-Se determinan todas las combinaciones
posibles en las entradas A B C (El orden no
importa).
-Se escribe el nombre de las variables de
las salidas deseadas .

El número de las salidas no tiene limite, es decir que puede proseguir
M1, M2, M3, M4, M5… Así el número que sean necesarias o deseé. El
nombre de dichas salidas puede ser cualquiera que uno deseé M1,
A1, W3, DS… Pero se recomienda establecer un orden en el nombre
para evitar errores.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

M1

M2

M3

-Se determinan todas las combinaciones
posibles en las entradas A B C (El orden no
importa).
-Se ponen y nombran a las variables de
salidas deseadas .

-Cada combinación de las entradas lanza
un estado de salida para las variables de
salida.

-(0)Cero, Cuando se requiere un cero lógico en la salida (0 volt).
-(1)Uno, Cuando se desea un uno lógico en la salida (5 Votls).
-(*)No Importa, Cuando la combinación ABC nunca se presenta, este valor
puede arrojar un cero (0) o un uno (1) en la salida. Dependiendo de cómo lo
utilicemos.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

M1

M2

M3

0

0

0

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

El llenado de la Tabla puede ser aleatorio,
un estado de los ya registrado,
ó
simplemente salidas que se esperan ante
la combinación de entradas.

Recordemos que las salidas pueden ser ilimitadas y por ello la combinación
de salidas también lo es.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

M1

M2

M3

0

0

0

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

0

0

0

El llenado de la Tabla puede ser aleatorio,
un estado de los ya registrado,
ó
simplemente salidas que se esperan ante
la combinación de entradas.

Se puede tener dos combinaciones iguales
como salida en diferentes combinaciones
de entrada.

Pero nunca se puede tener dos salidas diferentes ante una sola combinación
de entrada.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

M1

M2

M3

0

0

0

0

0

0

0

0

1

1

1

1

0

1

0

0

1

1

0

1

1

*

*

*

1

0

0

1

1

0

1

0

1

*

*

*

1

1

0

*

*

*

1

1

1

*

*

*

Sé a completa la Tabla de Verdad,
obsérvese que en ABC= 011, 101, 110, 111
son condiciones de entrada que de forma
externa no deben presentarse en el
sistema dado que sus salidas no están
definidas, el * indica una salida cualquiera
es decir que puede que sea tanto cero
lógico (0) como uno lógico (1).

En Mapas K, el * se puede usar de forma ventajosa para reducir aún más la
lógica combinacional. Pues toma el valor mas conveniente…
Ejemplo:
Tabla de Verdad a Mapa K
A

B

C

M1

M2

M3

0

0

0

0

0

0

0

0

1

1

1

1

0

1

0

0

1

1

0

1

1

*

*

*

1

0

0

1

1

0

1

0

1

*

*

*

CAB

1

1

0

*

*

*

0

1

1

1

*

*

*

1

Una ves completa la tabla de verdad se
trasladan los mintérminos y maxtérminos
a Mapas K, una para cada variable de
salida.
00 01

11 10

Se establece el cero ó el uno en la Tabla como si fuesen
coordenadas.
Ejemplo:
Tabla de Verdad a Mapa K
A

B

C

M1

M2

M3

0

0

0

0

0

0

0

0

1

1

1

1

0

1

0

0

1

1

0

1

1

*

*

*

1

0

0

1

1

0

1

0

1

*

*

*

CAB

00 01

11 10

1

1

0

*

*

*

0

0

0

*

1

1

1

1

*

*

*

1

1

*

*

*

PARA M1:

Este proceso se realiza para toda la columna M1 indicando el valor
requerido en la salida.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

M1

M2

M3

0

0

0

0

0

0

0

0

1

1

1

1

0

1

0

0

1

1

0

1

1

*

*

*

1

0

0

1

1

0

1

0

1

*

*

*

CAB

00 01

11 10

1

1

0

*

*

*

0

0

1

*

1

1

1

1

*

*

*

1

1

*

*

*

PARA M2:

Nuevamente se llena el mapa K con sus respectivas salidas requeridas para
M2.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

M1

M2

M3

0

0

0

0

0

0

0

0

1

1

1

1

0

1

0

0

1

1

0

1

1

*

*

*

1

0

0

1

1

0

1

0

1

*

*

*

CAB

00 01

11 10

1

1

0

*

*

*

0

0

1

*

0

1

1

1

*

*

*

1

1

*

*

*

PARA M3:

Este proceso se realizo para todas las variables de salida, M1 M2 M3.
Finalmente completa los tres mapas K, una para cada variable de salida.
Ejemplo:
Tabla de Verdad con 3 Entradas
A

B

C

M1

M2

M3

PARA M1:

0

0

0

0

0

0

CAB

00 01

11 10

0

0

1

1

1

1

0

1

0

0

1

1

0

0

0

*

1

0

1

1

*

*

*

1

1

*

*

*

1

0

0

1

1

0

1

0

1

*

*

*

1

1

0

*

*

*

CAB

00 01

11 10

1

1

1

*

*

*

0

0

1

*

1

1

1

*

*

*

PARA M3:
CAB

00 01

11 10

0

0

1

*

0

1

1

*

*

*

PARA M2:

Se prosigue a la minimización o
reducción de los mapas K obtenidos.
Ejemplo:
Minimización

J. Ángel P. M.

PARA M3:

PARA M2:

PARA M1:

CAB

00 01

11 10

CAB

00 01

11 10

CAB

00 01

11 10

0

0

1

*

0

0

0

1

*

1

0

0

0

*

1

1

1

*

*

*

1

1

*

*

*

1

1

*

*

*

Para la minimización se tienen dos opciones:
SOP Suma de productos, se consideran los mintérminos (1).
POS Producto de sumas que considera a los maxtérminos (Cada literal es
negada individualmente debido a que se esta trabajando con maxtérminos
(0)).
Cual de los dos usar dependerá del diseñador. Lo más recomendable es
usar ambos y escoger el diseño más simple, el POS se recomienda debido a
que ahorra circuitos OR ya que estos no existen para más de dos entradas,
en el mercado pero tiene mayor dificultad de implementar.
Ejemplo:
Minimización
PARA M3:

PARA M2:

PARA M1:

CAB

00 01

11 10

CAB

00 01

11 10

CAB

00 01

11 10

0

0

1

*

0

0

0

1

*

1

0

0

0

*

1

1

1

*

*

*

1

1

*

*

*

1

1

*

*

*

Para cualquiera de las dos opciones, ya sea POS ó SOP se realizan
agrupaciones de “2 a la n” de mintérminos o maxtérminos según sea el
caso, es decir se agrupan en 1,2,4,8,16,32… nunca en
3,5,6,7,9,10,11,,12,13,14,15,17…
REVISAR EL CAPITULO MAPAS K TEORIA
Ejemplo:
Minimización
PARA M3:

PARA M2:

PARA M1:

CAB

00 01

11 10

CAB

00 01

11 10

CAB

00 01

11 10

0

0

1

*

0

0

0

1

*

1

0

0

0

*

1

1

1

*

*

*

1

1

*

*

*

1

1

*

*

*

Existen 2 Maxtérminos, 2 mintérminos, 4 No importa
Usando POS con los dos Maxtérminos tenemos: M3=(B’’+C’’)=B+C
Usando SOP con los dos Mintérminos tenemos: M3=B+C
En algunos casos la solución en POS es idéntica a la solución en SOP
debido a que la función es igual a una sola literal.

Los * No importa, pueden ser y no ser utilizados en la minimización tanto
para POS o SOP. Recordando que son combinaciones externamente no
posibles.
Ejemplo:
Minimización
PARA M3:

PARA M2:

PARA M1:

CAB

00 01

11 10

CAB

00 01

11 10

CAB

00 01

11 10

0

0

1

*

0

0

0

1

*

1

0

0

0

*

1

1

1

*

*

*

1

1

*

*

*

1

1

*

*

*

Existen: 3 Mintérminos, 1 Maxtérmino, 4 No importa.
Usando POS con el único Maxtérminos tenemos: M2=(A’’+B’’+C’’)=A+B+C
Usando SOP con los dos Mintérminos tenemos: M2=C+B+A

Al igual que en el caso anterior la solución es igual para ambos métodos.
Se recomienda quedarse con el diseño más simple y que tenga suma de
solo dos valores.
Ejemplo:
Minimización
PARA M3:

PARA M2:

PARA M1:

CAB

00 01

11 10

CAB

00 01

11 10

CAB

00 01

11 10

0

0

1

*

0

0

0

1

*

1

0

0

0

*

1

1

1

*

*

*

1

1

*

*

*

1

1

*

*

*

Existen: 2 Mintérminos, 2 Maxtérmino, 4 No importa.
Usando POS con el único Maxtérminos tenemos: M1=(A’’+C’’)=A+C
Usando SOP con los dos Mintérminos tenemos: M1=C+A
Obsérvese que para los tres casos no se utilizo * como Maxtérmino debido
a que el mapa no los permitió. Al igual que para los tres casos la solución
fue única.
M3=B+C

M2=A+B+C

Diseño:
M1=A+C

Un Diseño Bastante Simple, sin embargo obsérvese que formar el OR de 3
entradas requiere de circuitería extra

Más contenido relacionado

PDF
Sumador de 4 bits
PPTX
Unidad 2 ensamblador
PDF
Electrónica Digital: Mapas de karnaugh con 4 variables
DOCX
Informe escrito final de amplificador de sonido
PDF
2.4. Compuertas AND - OR con Diodos
PDF
Clase MSI
PPT
transistores en conmutación electrronica de potencia
Sumador de 4 bits
Unidad 2 ensamblador
Electrónica Digital: Mapas de karnaugh con 4 variables
Informe escrito final de amplificador de sonido
2.4. Compuertas AND - OR con Diodos
Clase MSI
transistores en conmutación electrronica de potencia

La actualidad más candente (20)

PPTX
Transistores mosfet configuracion y polarizacion
PDF
Carta de Smith y Ejemplos
PDF
automatas finitos
PPTX
Comparador de magnitud (7485)
PPTX
Memorias semiconductoras
PPTX
Circuitos lógicos MSI TTL
PDF
Ejercicios circuitos i
DOCX
Informe transistores bjt
PDF
500 proyectos de electronica
PDF
Sumador de 2bits
PDF
Problemas resueltos Electrónica digital
PDF
Ejercicios compuertas logicas
PPTX
El transistor ujt
PDF
Ejercicios resueltos y_propuestos_adc_da
DOCX
Mapa de karnaugh el semáforo
PPTX
El transistor como interruptor y amplificador
PPTX
El transistor como amplificador
PPTX
Compuertas Lógicas NOR, XOR, NAND, XNOR
PPTX
Scr, triac y diac
PDF
Practica0,1,2,3,4
Transistores mosfet configuracion y polarizacion
Carta de Smith y Ejemplos
automatas finitos
Comparador de magnitud (7485)
Memorias semiconductoras
Circuitos lógicos MSI TTL
Ejercicios circuitos i
Informe transistores bjt
500 proyectos de electronica
Sumador de 2bits
Problemas resueltos Electrónica digital
Ejercicios compuertas logicas
El transistor ujt
Ejercicios resueltos y_propuestos_adc_da
Mapa de karnaugh el semáforo
El transistor como interruptor y amplificador
El transistor como amplificador
Compuertas Lógicas NOR, XOR, NAND, XNOR
Scr, triac y diac
Practica0,1,2,3,4
Publicidad

Destacado (20)

PPT
Simplificación Por Karnaugh
PDF
Guía del mapa de karnaugh
DOCX
Mapas de Karnaugh
PDF
Mapas de karnaugh para 5 variables
PDF
Algebra de boole y simplificacion logica
PPT
Mapas de karnaugh!
PDF
Clase Diagramas de Karnaugh
PPT
UD2 Mapas Karnaugh
PPS
Circuitos combinacionales
PDF
mapas de karnaugh
PPTX
Circuitos digitales
PDF
Mapas de karnaugh (ejercicios resueltos)
PPTX
Mapas de karnaugh
PPSX
Mapas de karnaugh
PPT
Introducción sistemas de control
PPTX
Avances tecnológicos en las escuelas
PPTX
Método de mapa de karnaugh
PPTX
Karnaugh Mapping Explained
PPTX
Electronica digital, compuertas, tabla de verdad
PDF
Estados Indiferentes - Diagramas de Karnaugh
Simplificación Por Karnaugh
Guía del mapa de karnaugh
Mapas de Karnaugh
Mapas de karnaugh para 5 variables
Algebra de boole y simplificacion logica
Mapas de karnaugh!
Clase Diagramas de Karnaugh
UD2 Mapas Karnaugh
Circuitos combinacionales
mapas de karnaugh
Circuitos digitales
Mapas de karnaugh (ejercicios resueltos)
Mapas de karnaugh
Mapas de karnaugh
Introducción sistemas de control
Avances tecnológicos en las escuelas
Método de mapa de karnaugh
Karnaugh Mapping Explained
Electronica digital, compuertas, tabla de verdad
Estados Indiferentes - Diagramas de Karnaugh
Publicidad

Similar a Electronica Digital: Mapas de karnaugh con 3 variables (20)

DOCX
PPTX
Matrices clases
PPTX
PDF
Electrónica digital: sistemas combinacionales sumadores
PDF
karnaugh.pdf
PDF
Mapas de karnaught Fermin Toro
DOC
Ejercicios (1)
PPTX
LAS MATRICES PRENDIZAJE PARA ALUMNOS.pptx
PPT
OPERACIONES CON MATRICES, INTERPOLACIONES, AJUSTE DE CURVAS, POLINOMIOS
PDF
Tema3 ce-combinacionales
PDF
1 matrices haeussler y richard-240-317
PPT
Electrónica digital
PDF
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
PPT
E:\Mimidocumentos\EconomíA MatemáTica
PPT
EconomíA MatemáTica
PDF
Circuitos digitales-problemas
PPTX
DISEÑOSumador
PDF
Ectr1 ex feb04
PPTX
SESION CLASE 7 IO - MODELO DE ASIGNACIÓN.pptx
ODP
Tema 12.2
Matrices clases
Electrónica digital: sistemas combinacionales sumadores
karnaugh.pdf
Mapas de karnaught Fermin Toro
Ejercicios (1)
LAS MATRICES PRENDIZAJE PARA ALUMNOS.pptx
OPERACIONES CON MATRICES, INTERPOLACIONES, AJUSTE DE CURVAS, POLINOMIOS
Tema3 ce-combinacionales
1 matrices haeussler y richard-240-317
Electrónica digital
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
E:\Mimidocumentos\EconomíA MatemáTica
EconomíA MatemáTica
Circuitos digitales-problemas
DISEÑOSumador
Ectr1 ex feb04
SESION CLASE 7 IO - MODELO DE ASIGNACIÓN.pptx
Tema 12.2

Más de Angel Perez (7)

PDF
Automata secuencial automáta finito, ejemplo a -contador ascendente y descen...
PDF
Diseño de diagrama de transición de estados.
PDF
Electrónica Digital: Maquina Secuencial Mixta (Automata)
PDF
Propiedades de la sumatoria.
PDF
Comunicación Bluetooth entre un dispositivo Mobil y un microcontrolador.
PDF
Tabla de Dualidad Transformada Z, Transformada de LaPlace y Discreta.
PDF
Tabla de propiedades de la transformada de laplace
Automata secuencial automáta finito, ejemplo a -contador ascendente y descen...
Diseño de diagrama de transición de estados.
Electrónica Digital: Maquina Secuencial Mixta (Automata)
Propiedades de la sumatoria.
Comunicación Bluetooth entre un dispositivo Mobil y un microcontrolador.
Tabla de Dualidad Transformada Z, Transformada de LaPlace y Discreta.
Tabla de propiedades de la transformada de laplace

Último (20)

PPT
Autocuidado para cualquier persona que desee atender su propia salud mental
DOCX
SILABO. III PRACTIA E INVESTIG 2025.docx
PPTX
"ADMITIMOS QUE ERAMOS IMPOTENTES ANTE EL ALCOHOL Y QUE NUESTRAS VIDAS HABIAN ...
PDF
Sexualidad y genero en los Adolescentes
PDF
Que es PNL, ejercicios, ejemplos, para mejorar
PPTX
19-20_Tema 2_Desarrollo cognitivo adolescencia (L2).pptx
PPTX
Filosofia hispano americano 2020 profesor
PPT
RESOLUCION 2646 INTERSALUD sobre riesgo psicosocial
PDF
MATERIAL ADOLESCENTE PSICOCOLOGIA , SENTIMIENTOS CULPA.pdf
PPT
Programa 5 tecnica y concepto en un ambiente competitivo
PPTX
ATRAVEZ DEL MAR ROJO OOOOOOOOOOOOOOOOOOOOOOOOOOOOOO
PPTX
Larry Nasser un Caso para leer y aprender
PDF
132521686-Modulo-i-Sistemas-de-Permiso-de-Trabajo.pdf
PPTX
Presentacion Educativa Sobre Sexualidad Responsable y Metodos Anticonceptivos...
PDF
Examen Trabajo de Investigación final.pdf
PPTX
"MÁS A CERCA DEL ALCOHOLIMOSMO AA" LIBRO AZUL
PPTX
ADQUISICION Y DESARROLLO LENGUAJE MAPA CONCEPTUAL.pptx
PDF
Presentación Diapositivas Propuesta Proyecto Creativo Retro Naranja.pdf
PDF
1ra ACTIVIDAD 24 321CCSS 3°2025 FBT..pdf
PDF
presentacion_propuesta_de_proyecto_scrapbook_doodle_marron_y_blanco_20250811_...
Autocuidado para cualquier persona que desee atender su propia salud mental
SILABO. III PRACTIA E INVESTIG 2025.docx
"ADMITIMOS QUE ERAMOS IMPOTENTES ANTE EL ALCOHOL Y QUE NUESTRAS VIDAS HABIAN ...
Sexualidad y genero en los Adolescentes
Que es PNL, ejercicios, ejemplos, para mejorar
19-20_Tema 2_Desarrollo cognitivo adolescencia (L2).pptx
Filosofia hispano americano 2020 profesor
RESOLUCION 2646 INTERSALUD sobre riesgo psicosocial
MATERIAL ADOLESCENTE PSICOCOLOGIA , SENTIMIENTOS CULPA.pdf
Programa 5 tecnica y concepto en un ambiente competitivo
ATRAVEZ DEL MAR ROJO OOOOOOOOOOOOOOOOOOOOOOOOOOOOOO
Larry Nasser un Caso para leer y aprender
132521686-Modulo-i-Sistemas-de-Permiso-de-Trabajo.pdf
Presentacion Educativa Sobre Sexualidad Responsable y Metodos Anticonceptivos...
Examen Trabajo de Investigación final.pdf
"MÁS A CERCA DEL ALCOHOLIMOSMO AA" LIBRO AZUL
ADQUISICION Y DESARROLLO LENGUAJE MAPA CONCEPTUAL.pptx
Presentación Diapositivas Propuesta Proyecto Creativo Retro Naranja.pdf
1ra ACTIVIDAD 24 321CCSS 3°2025 FBT..pdf
presentacion_propuesta_de_proyecto_scrapbook_doodle_marron_y_blanco_20250811_...

Electronica Digital: Mapas de karnaugh con 3 variables

  • 1. Diseño Combinacional Mapas K José Ángel Pérez Martínez
  • 2. Mapas K • Herramienta que permite reducir el diseño Digital de las tabla de verdad. • Reduce en gran medida el circuito realizando, misma función pero con el mínimo de circuitos posibles. • Mucho más simple que usar Algebra Booleana. • La reducción puede variar.
  • 3. Ejemplo: Tabla de Verdad con 3 Entradas A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 -Se determinan todas las combinaciones posibles en las entradas A B C (El orden no importa). El orden puede ser aleatorio, pero por cuestiones de facilidad y orden se propone usar la numeración ascendente en binaria. De esta manera se cubren todas las combinaciones posible, aunque si su diseño lo requiere puede utilizar las combinaciones que desee y en el orden que se le facilite.
  • 4. Ejemplo: Tabla de Verdad con 3 Entradas A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 M1 M2 M3 1 -Se determinan todas las combinaciones posibles en las entradas A B C (El orden no importa). -Se escribe el nombre de las variables de las salidas deseadas . El número de las salidas no tiene limite, es decir que puede proseguir M1, M2, M3, M4, M5… Así el número que sean necesarias o deseé. El nombre de dichas salidas puede ser cualquiera que uno deseé M1, A1, W3, DS… Pero se recomienda establecer un orden en el nombre para evitar errores.
  • 5. Ejemplo: Tabla de Verdad con 3 Entradas A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 M1 M2 M3 -Se determinan todas las combinaciones posibles en las entradas A B C (El orden no importa). -Se ponen y nombran a las variables de salidas deseadas . -Cada combinación de las entradas lanza un estado de salida para las variables de salida. -(0)Cero, Cuando se requiere un cero lógico en la salida (0 volt). -(1)Uno, Cuando se desea un uno lógico en la salida (5 Votls). -(*)No Importa, Cuando la combinación ABC nunca se presenta, este valor puede arrojar un cero (0) o un uno (1) en la salida. Dependiendo de cómo lo utilicemos.
  • 6. Ejemplo: Tabla de Verdad con 3 Entradas A B C M1 M2 M3 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 El llenado de la Tabla puede ser aleatorio, un estado de los ya registrado, ó simplemente salidas que se esperan ante la combinación de entradas. Recordemos que las salidas pueden ser ilimitadas y por ello la combinación de salidas también lo es.
  • 7. Ejemplo: Tabla de Verdad con 3 Entradas A B C M1 M2 M3 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 El llenado de la Tabla puede ser aleatorio, un estado de los ya registrado, ó simplemente salidas que se esperan ante la combinación de entradas. Se puede tener dos combinaciones iguales como salida en diferentes combinaciones de entrada. Pero nunca se puede tener dos salidas diferentes ante una sola combinación de entrada.
  • 8. Ejemplo: Tabla de Verdad con 3 Entradas A B C M1 M2 M3 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 * * * 1 0 0 1 1 0 1 0 1 * * * 1 1 0 * * * 1 1 1 * * * Sé a completa la Tabla de Verdad, obsérvese que en ABC= 011, 101, 110, 111 son condiciones de entrada que de forma externa no deben presentarse en el sistema dado que sus salidas no están definidas, el * indica una salida cualquiera es decir que puede que sea tanto cero lógico (0) como uno lógico (1). En Mapas K, el * se puede usar de forma ventajosa para reducir aún más la lógica combinacional. Pues toma el valor mas conveniente…
  • 9. Ejemplo: Tabla de Verdad a Mapa K A B C M1 M2 M3 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 * * * 1 0 0 1 1 0 1 0 1 * * * CAB 1 1 0 * * * 0 1 1 1 * * * 1 Una ves completa la tabla de verdad se trasladan los mintérminos y maxtérminos a Mapas K, una para cada variable de salida. 00 01 11 10 Se establece el cero ó el uno en la Tabla como si fuesen coordenadas.
  • 10. Ejemplo: Tabla de Verdad a Mapa K A B C M1 M2 M3 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 * * * 1 0 0 1 1 0 1 0 1 * * * CAB 00 01 11 10 1 1 0 * * * 0 0 0 * 1 1 1 1 * * * 1 1 * * * PARA M1: Este proceso se realiza para toda la columna M1 indicando el valor requerido en la salida.
  • 11. Ejemplo: Tabla de Verdad con 3 Entradas A B C M1 M2 M3 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 * * * 1 0 0 1 1 0 1 0 1 * * * CAB 00 01 11 10 1 1 0 * * * 0 0 1 * 1 1 1 1 * * * 1 1 * * * PARA M2: Nuevamente se llena el mapa K con sus respectivas salidas requeridas para M2.
  • 12. Ejemplo: Tabla de Verdad con 3 Entradas A B C M1 M2 M3 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 * * * 1 0 0 1 1 0 1 0 1 * * * CAB 00 01 11 10 1 1 0 * * * 0 0 1 * 0 1 1 1 * * * 1 1 * * * PARA M3: Este proceso se realizo para todas las variables de salida, M1 M2 M3. Finalmente completa los tres mapas K, una para cada variable de salida.
  • 13. Ejemplo: Tabla de Verdad con 3 Entradas A B C M1 M2 M3 PARA M1: 0 0 0 0 0 0 CAB 00 01 11 10 0 0 1 1 1 1 0 1 0 0 1 1 0 0 0 * 1 0 1 1 * * * 1 1 * * * 1 0 0 1 1 0 1 0 1 * * * 1 1 0 * * * CAB 00 01 11 10 1 1 1 * * * 0 0 1 * 1 1 1 * * * PARA M3: CAB 00 01 11 10 0 0 1 * 0 1 1 * * * PARA M2: Se prosigue a la minimización o reducción de los mapas K obtenidos.
  • 14. Ejemplo: Minimización J. Ángel P. M. PARA M3: PARA M2: PARA M1: CAB 00 01 11 10 CAB 00 01 11 10 CAB 00 01 11 10 0 0 1 * 0 0 0 1 * 1 0 0 0 * 1 1 1 * * * 1 1 * * * 1 1 * * * Para la minimización se tienen dos opciones: SOP Suma de productos, se consideran los mintérminos (1). POS Producto de sumas que considera a los maxtérminos (Cada literal es negada individualmente debido a que se esta trabajando con maxtérminos (0)). Cual de los dos usar dependerá del diseñador. Lo más recomendable es usar ambos y escoger el diseño más simple, el POS se recomienda debido a que ahorra circuitos OR ya que estos no existen para más de dos entradas, en el mercado pero tiene mayor dificultad de implementar.
  • 15. Ejemplo: Minimización PARA M3: PARA M2: PARA M1: CAB 00 01 11 10 CAB 00 01 11 10 CAB 00 01 11 10 0 0 1 * 0 0 0 1 * 1 0 0 0 * 1 1 1 * * * 1 1 * * * 1 1 * * * Para cualquiera de las dos opciones, ya sea POS ó SOP se realizan agrupaciones de “2 a la n” de mintérminos o maxtérminos según sea el caso, es decir se agrupan en 1,2,4,8,16,32… nunca en 3,5,6,7,9,10,11,,12,13,14,15,17… REVISAR EL CAPITULO MAPAS K TEORIA
  • 16. Ejemplo: Minimización PARA M3: PARA M2: PARA M1: CAB 00 01 11 10 CAB 00 01 11 10 CAB 00 01 11 10 0 0 1 * 0 0 0 1 * 1 0 0 0 * 1 1 1 * * * 1 1 * * * 1 1 * * * Existen 2 Maxtérminos, 2 mintérminos, 4 No importa Usando POS con los dos Maxtérminos tenemos: M3=(B’’+C’’)=B+C Usando SOP con los dos Mintérminos tenemos: M3=B+C En algunos casos la solución en POS es idéntica a la solución en SOP debido a que la función es igual a una sola literal. Los * No importa, pueden ser y no ser utilizados en la minimización tanto para POS o SOP. Recordando que son combinaciones externamente no posibles.
  • 17. Ejemplo: Minimización PARA M3: PARA M2: PARA M1: CAB 00 01 11 10 CAB 00 01 11 10 CAB 00 01 11 10 0 0 1 * 0 0 0 1 * 1 0 0 0 * 1 1 1 * * * 1 1 * * * 1 1 * * * Existen: 3 Mintérminos, 1 Maxtérmino, 4 No importa. Usando POS con el único Maxtérminos tenemos: M2=(A’’+B’’+C’’)=A+B+C Usando SOP con los dos Mintérminos tenemos: M2=C+B+A Al igual que en el caso anterior la solución es igual para ambos métodos. Se recomienda quedarse con el diseño más simple y que tenga suma de solo dos valores.
  • 18. Ejemplo: Minimización PARA M3: PARA M2: PARA M1: CAB 00 01 11 10 CAB 00 01 11 10 CAB 00 01 11 10 0 0 1 * 0 0 0 1 * 1 0 0 0 * 1 1 1 * * * 1 1 * * * 1 1 * * * Existen: 2 Mintérminos, 2 Maxtérmino, 4 No importa. Usando POS con el único Maxtérminos tenemos: M1=(A’’+C’’)=A+C Usando SOP con los dos Mintérminos tenemos: M1=C+A Obsérvese que para los tres casos no se utilizo * como Maxtérmino debido a que el mapa no los permitió. Al igual que para los tres casos la solución fue única.
  • 19. M3=B+C M2=A+B+C Diseño: M1=A+C Un Diseño Bastante Simple, sin embargo obsérvese que formar el OR de 3 entradas requiere de circuitería extra