Este documento describe el uso de mapas K para reducir el diseño digital de tablas de verdad. Los mapas K permiten reducir considerablemente el circuito al representar la misma función con el mínimo de circuitos posibles. Se muestra un ejemplo con una tabla de verdad de 3 entradas y 3 salidas. Luego, cada columna de salida se representa en un mapa K individual. Finalmente, cada mapa K se minimiza utilizando sumas de productos u productos de sumas para obtener expresiones lógicas simplificadas para cada salida.